連接第二節(jié)點P2，該開關(guān)單元11用于在第一端處為高電平時導(dǎo)通第二端與第三端；
[0038]上述第一上拉單元12的第一端連接上述輸出端0UT，第二端連接第一節(jié)點Pl，用于在第一端處為高電平時上拉第二端處的電位；
[0039]上述第二上拉單元13的第一端連接第二節(jié)點P2，第二端連接上述輸出端0UT，用于在第一端處為高電平時上拉第二端處的電位。
[0040]需要說明的是，本文中的“高電平”和“低電平”分別指的是某一電路節(jié)點位置處由電位高度范圍代表的兩種邏輯狀態(tài)。舉例來說，第一節(jié)點Pl和第二節(jié)點P2處的高電平可以具體指代高于公共端電壓的電位，第一節(jié)點Pl和第二節(jié)點P2處的低電平可以具體指代低于公共端電壓的電位；而同時輸入端IN和輸出端OUT處的高電平可以具體指代高于公共端電壓6V以上的電位，輸出端輸入端IN和OUT處的低電平可以具體指代低于公共端電壓6V以上的電位。可以理解的是，具體的電位高度范圍可以在具體應(yīng)用場景下根據(jù)需要進(jìn)行設(shè)置，本發(fā)明對此不做限制。
[0041]與之對應(yīng)的，本文中的“上拉”指的是使相應(yīng)的電路節(jié)點處的電平上升至高電平，本文中的“下拉”指的是使相應(yīng)的電路節(jié)點處的電平下降至低電平?？梢岳斫獾氖?，上述“上拉”與“下拉”均可以通過電荷的定向移動實現(xiàn)，因此可以具體藉由具有相應(yīng)功能的電子元器件或其組合實現(xiàn)，本發(fā)明對此不做限制。
[0042]為了更清楚地說明上述各單元的結(jié)構(gòu)與功能，下面對上述預(yù)充電電路I的工作原理作一簡述，參見圖1:
[0043]—般狀態(tài)下，輸入端IN與輸出端OUT均連接低電平，預(yù)充電電路I內(nèi)部的第一節(jié)點Pl和第二節(jié)點P2處均為低電平，從而上述開關(guān)單元11、第一上拉單元13、第二上拉單元13均不工作，各個節(jié)點處的電位保持不變。
[0044]此時，若輸入端IN處的電位開始由低電平上升，那么在輸入端IN處開始由低電平上升至高電平的過程中，由于上述開關(guān)單元11、第一上拉單元13、第二上拉單元13仍保持之前的工作狀態(tài)，因此第一節(jié)點P1、第二節(jié)點P2以及輸出端OUT處的電位仍保持不變。
[0045]而在輸入端IN處已上升并保持為高電平、輸出端開始由低電平上升高電平的過程中，第一上拉單元12可以在輸出端OUT處的高電平作用下上拉第一節(jié)點Pl處的電位，使得第一節(jié)點Pl處的電位很快達(dá)到高電平(第一節(jié)點Pl處的高電平低于輸出端OUT處的高電平)。此時，開關(guān)單元11在第一節(jié)點Pl的高電平作用下導(dǎo)通輸入端IN與第二節(jié)點P2，使得輸入端IN處的高電平對第二節(jié)點P2處的電位進(jìn)行上拉。由此，在第二節(jié)點P2處的高電平作用下，第二上拉單元13可以反過來上拉輸出端OUT處的電位，形成輸出端OUT處電位上升的正反饋，加速輸出端OUT處電位的上升。
[0046]此后，在輸出端OUT處已上升并保持為高電平的期間內(nèi)，第一節(jié)點Pl會在第一上拉單元12的作用下保持為高電平，從而開關(guān)單元11保持輸入端IN與第二節(jié)點P2之間的導(dǎo)通。此時若輸入端IN處由高電平轉(zhuǎn)為低電平，那么第二節(jié)點P2處的電位會隨著輸入端IN處電位的下降而下降，最終降至低電平。此后，若輸出端OUT處的電位也由高電平轉(zhuǎn)為低電平，從而可以在輸入端IN處再次上升并保持為高電平時重復(fù)上述加速輸出端OUT處電位的上升的流程。
[0047]可以看出，在將預(yù)充電電路I的輸入端IN與輸出端OUT分別連接高電平階段有交叉的兩個掃描驅(qū)動信號時，就可以利用一個掃描驅(qū)動信號來對另一個掃描驅(qū)動信號進(jìn)行預(yù)充電，從而可以基于電荷分享的原理提升掃描驅(qū)動信號的輸出能力。與現(xiàn)有技術(shù)相比，本發(fā)明實施例由于可以降低對掃描驅(qū)動信號的最大幅值電壓的需求，因此可以在保障掃描驅(qū)動信號的輸出能力的同時降低掃描驅(qū)動電路的功耗，有利于產(chǎn)品性能的提升。
[0048]作為一種更具體的示例，圖2是本發(fā)明一個實施例中一種預(yù)充電電路的電路結(jié)構(gòu)圖，參見圖2:
[0049]本發(fā)明實施例中，上述開關(guān)單元11包括第一晶體管Tl，第一晶體管Tl的柵極連接第一節(jié)點P1，源極與漏極中的一個連接輸入端IN，另一個連接第二節(jié)點P2。具體地，圖1中的第一晶體管Tl為N型晶體管，因此與第二節(jié)點P2相連的一端為源極，與輸入端IN相連的一端為漏極?？梢钥闯?，在第一節(jié)點Pl處為高電平時，第一晶體管Tl內(nèi)部的源極與漏極之間可以導(dǎo)通電流，因此可以實現(xiàn)上述開關(guān)單元11的功能，并可以與現(xiàn)有的GOA工藝相集成從而減小制作成本。
[0050]本發(fā)明實施例中，上述第一上拉單元12包括第二晶體管T2，第二晶體管T2的柵極連接輸出端0UT，源極與漏極中的一個連接輸出端0UT，另一個連接第一節(jié)點Pl。具體地，圖1中的第二晶體管T2為N型晶體管，因此與第一節(jié)點Pl相連的一端為源極，與輸出端OUT相連的一端為漏極?？梢钥闯?，在輸出端OUT處為高電平時，第二晶體管T2內(nèi)部的源極與漏極之間可以導(dǎo)通電流并實現(xiàn)第一節(jié)點Pl處電位的上拉，因此可以實現(xiàn)上述第一上拉單元12的功能，并可以與現(xiàn)有的GOA工藝相集成從而減小制作成本。
[0051]本發(fā)明實施例中，上述第二上拉單元13包括第三晶體管T3，第三晶體管T3的柵極連接第二節(jié)點P2，源極與漏極中的一個連接第二節(jié)點P2，另一個連接輸出端OUT。具體地，圖1中的第三晶體管T3為N型晶體管，因此與輸出端OUT相連的一端為源極，與第二節(jié)點P2相連的一端為漏極。可以看出，在第二節(jié)點P2處為高電平時，第三晶體管T3內(nèi)部的源極與漏極之間可以導(dǎo)通電流并實現(xiàn)輸出端OUT處電位的上拉，因此可以實現(xiàn)上述第二上拉單元13的功能，并可以與現(xiàn)有的GOA工藝相集成從而減小制作成本。
[0052]然而在上述預(yù)充電電路中若第一節(jié)點處的耦合電容過大，那么在輸出端處電位由低電平轉(zhuǎn)為高電平，再由高電平轉(zhuǎn)為低電平之后第一節(jié)點處的電位會在一段時間內(nèi)被保持為高電平，使得預(yù)充電電路不能回復(fù)到一般狀態(tài)，因而有可能會影響下一次(比如在一個顯示幀之后的下一個顯示幀內(nèi))的工作流程。
[0053]為解決這一問題，在上述任意一種預(yù)充電電路的基礎(chǔ)上可以增設(shè)一與第一節(jié)點Pl相連的復(fù)位模塊，該復(fù)位模塊用于在輸入端OUT處由高電平轉(zhuǎn)為低電平之后將第一節(jié)點Pl處置為低電平。
[0054]舉例來說，圖3是本發(fā)明又一實施例中一種預(yù)充電電路的電路結(jié)構(gòu)圖?？梢钥闯?，圖3所示的預(yù)充電電路在圖2所示的電路結(jié)構(gòu)的基礎(chǔ)上增加了包括一第四晶體管T4的復(fù)位模塊14，該第四晶體管T4的柵極連接第一節(jié)點P1，源極與漏極中的一個也連接第一節(jié)點P1，另一個連接輸入端IN。從而，在第一節(jié)點Pl處為高電平時，第四晶體管T4內(nèi)部的源極與漏極之間可以導(dǎo)通電流，因而可以在輸入端IN處為低電平時將第一節(jié)點Pl處置為低電平，因此可以實現(xiàn)上述復(fù)位單元14的功能，并可以與現(xiàn)有的GOA工藝相集成從而減小制作成本。
[0055]作為另一種示例，圖4是本發(fā)明另一實施例中一種預(yù)充電電路的電路結(jié)構(gòu)圖?？梢钥闯觯瑘D4所示的預(yù)充電電路在圖2所示的電路結(jié)構(gòu)的基礎(chǔ)上增加了包括第五晶體管T5和第六晶體管T6的復(fù)位模塊14 (圖示的復(fù)位模塊14由14a與14b兩部分組成)。其中，第五晶體管T5的柵極連接起始輸入信號STV (具體為在回到一般狀態(tài)到輸入端處電位開始上升之間的至少部分時間內(nèi)為有效電平的控制信號，在應(yīng)用至掃描驅(qū)動電路中時可以具體為第一級移位寄存器單元的輸入信號)，源極與漏極中的一個連接所述第一節(jié)點P1，另一個連接低電平電壓線Vss。從而，在起始輸入信號STV為有效電平時，第五晶體管T5內(nèi)部的源極與漏極之間可以導(dǎo)通電流，因而第一節(jié)點Pl可