一種支持伽瑪校正的分形掃描顯示控制系統(tǒng)的制作方法
【技術領域】
[0001]本發(fā)明涉及一種支持伽瑪校正的分形掃描顯示控制系統(tǒng)，包括數(shù)據(jù)處理模塊、分形掃描模塊和存儲顯示模塊。本發(fā)明用于顯示系統(tǒng)，提高其掃描效率，并降低系統(tǒng)功耗。
【背景技術】
[0002]目前，中國專利，其專利號為200620122635.X “LED顯示的伽瑪校正裝置”，該裝置采用基于伽瑪容器和伽瑪曲線計算模塊使顯示系統(tǒng)輸出伽瑪調(diào)節(jié)值，該裝置存在的不足是:該系統(tǒng)沒有考慮存儲控制器，不能實時進行圖像數(shù)據(jù)交換，此外，中國專利，其專利號為201110198522.3 “一種顯示控制系統(tǒng)”，公開了一種顯示控制系統(tǒng)，該系統(tǒng)與第一顯示器、第二顯示器以及至少一個影像輸出裝置連結，該裝置存在的不足是:該裝置沒有考慮分形掃描系統(tǒng)，顯示灰度等級不夠，并且該系統(tǒng)的各部件大部分時間處于空閑狀態(tài)，未考慮顯示終端的電源控制管理，系統(tǒng)的能量消耗大，續(xù)航時間不足。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于針對已有技術存在的缺陷，提供一種支持伽瑪校正的分形掃描顯示控制系統(tǒng)，該系統(tǒng)不僅能夠提高顯示系統(tǒng)掃描效率，還能降低系統(tǒng)功耗。
[0004]為達到上述目的，本發(fā)明采用的技術方案為:一種支持伽瑪校正的分形掃描顯示控制系統(tǒng)，由數(shù)據(jù)處理模塊和分形掃描模塊連接存儲顯示模塊構成。其特征在于:數(shù)據(jù)處理模塊用于采集和處理視頻接口信號，由視頻接口經(jīng)伽瑪校正模塊連接顏色處理模塊，并經(jīng)行數(shù)據(jù)計數(shù)模塊連接SRAM讀寫控制模塊構成，伽瑪校正模塊用于對視頻接口輸出的圖像信號進行伽瑪校正，顏色數(shù)據(jù)處理模塊對圖像顏色信號進行數(shù)據(jù)處理，行數(shù)據(jù)計數(shù)模塊用于對用于接收視頻接口輸出行同步信號和場同步信號并進行行數(shù)據(jù)的計數(shù)；所述的分形掃描模塊由分形掃描序列產(chǎn)生模塊連接行列地址產(chǎn)生模塊構成，分形掃描序列產(chǎn)生模塊通過狀態(tài)機產(chǎn)生掃描序列即位碼和子空間碼，行列地址產(chǎn)生模塊用于對分形掃描序列產(chǎn)生模塊輸出的掃描序列進行處理產(chǎn)生行列地址后輸入到存儲顯示模塊中的微顯示器；存儲顯示模塊由數(shù)據(jù)存儲器連接微顯示器構成，數(shù)據(jù)存儲器用于存儲圖像信息輸出灰度數(shù)據(jù)到微顯示器，微顯示器用于將灰度數(shù)據(jù)顯示于微屏幕上。
[0005]上述的一種支持伽瑪校正的分形掃描顯示控制系統(tǒng)中，所述視頻接口用于接收圖像幀數(shù)據(jù)，所述的視頻接口為TV射頻、AV復合視頻、S端子、DV1、VGA或者是HDMI。
[0006]上述的一種支持伽瑪校正的分形掃描顯示控制系統(tǒng)中，所述分形掃描序列產(chǎn)生模塊用于通過狀態(tài)機產(chǎn)生掃描序列即位碼和子空間碼，由圖像數(shù)據(jù)輸入經(jīng)Cyclone IV_EP4CE15F17C8N芯片構成，Cyclone IV_EP4CE15F17C8N芯片內(nèi)由數(shù)據(jù)分塊、近似不變集提取和IFS代碼提取順序連接，IFS代碼輸出構成。Cyclone IV_EP4CE15F17C8N芯片內(nèi)由IFS代碼恢復、不變集F迭代生成、圖像合并和重建圖像數(shù)據(jù)順序連接，圖像數(shù)據(jù)輸出構成。通過所述分形掃描序列產(chǎn)生模塊，圖像壓縮比高，但壓縮后的文件容量與圖像像素數(shù)無關，且解壓縮速度快，能夠有效提高灰度掃描的利用率，從而提高灰度等級和畫面質(zhì)量。
[0007]上述的一種支持伽瑪校正的分形掃描顯示控制系統(tǒng)中，所述的顏色數(shù)據(jù)處理模塊對圖像顏色信號進行數(shù)據(jù)處理，由數(shù)據(jù)信號經(jīng)嵌入式微處理器連接JTAG接口電路構成。JTAG接口電路原理主要是通過JTAG接口直接進行仿真調(diào)試與實時跟蹤，嵌入式微處理器為任意一種可以處理精簡指令或復雜指令、單指令或多指令、單任務或多任務的微處理器。
[0008]上述的一種支持伽瑪校正的分形掃描顯示控制系統(tǒng)中，所述的伽瑪校正模塊對視頻接口信號進行伽瑪校正，由存儲控制器連接伽瑪寄存器和伽瑪運算模塊構成，其特征在于伽瑪寄存器、伽瑪計算模塊和存儲控制器集成于同一塊集成芯片上，伽瑪寄存器用于存儲與期望伽瑪曲線相關的參數(shù)，伽瑪曲線計算模塊用于生成相應的伽瑪曲線，本發(fā)明的重點是在伽瑪校正模塊中設計了一個可以隨機訪問伽瑪容器的存儲控制器，該存儲控制器可以當輸入鎖存信號有效時，將伽瑪寄存器的數(shù)據(jù)進行譯碼，該譯碼數(shù)據(jù)即為下一個期望伽瑪參數(shù)，從而隨機驅動特定的伽瑪校正參數(shù)。
[0009]上述的一種支持伽瑪校正的分形掃描顯示控制系統(tǒng)中，所述微顯示器為一種微型顯示設備，包括硅基液晶微顯示器、硅基有機發(fā)光微顯示器、硅基無機發(fā)光微顯示器、非硅基發(fā)光微顯示器、微型CRT顯示器等，對角線尺寸一般小于3.3cm,像素分辨率不低于640 X 480，單個色彩分量的灰度不低于32級，支持雙目3D應用，支持亮度、對比度和色彩飽和度調(diào)整，支持伽馬矯正，支持單色/YCbCr/RGB等圖像格式，支持PAL/NTSC/SMPTE等圖像制式，支持逐行或隔行掃描模式，支持VGA/DVI/RGB等輸入方式。支持分形掃描功能，則所述圖像接收器中應集成分形掃描控制模塊，用以產(chǎn)生分形掃描控制信號，形生256級以上灰度控制信號驅動微顯示器。
[0010]上述的一種支持伽瑪校正的分形掃描顯示控制系統(tǒng)中，所述SRAM讀寫控制模塊對用于接收視頻接口中的同步信號和像素時鐘信號，并將混合后的有效數(shù)據(jù)寫入SRAM存儲器中，還用于從SRAM讀寫控制模塊中讀出已經(jīng)存儲的有效數(shù)據(jù)包，包括狀態(tài)寄存器、控制寄存器、時鐘發(fā)生器，控制寄存器包括用于配置需要存儲跟蹤信息處理器的存儲配置單元、以及控制SRAM控制器的啟動和暫停的開關控制單元，狀態(tài)寄存器包括用于標示存儲至SRAM存儲器中有效數(shù)據(jù)包個數(shù)的數(shù)據(jù)包個數(shù)狀態(tài)控制單元。
[0011]上述的一種支持伽瑪校正的分形掃描顯示控制系統(tǒng)中，所述的行列地址產(chǎn)生模塊用于對分形掃描序列產(chǎn)生模塊輸出的掃描序列進行處理并產(chǎn)生行列地址，包括數(shù)據(jù)寄存器，行列地址發(fā)生器，數(shù)據(jù)譯碼器，數(shù)據(jù)寄存器用來存儲分形掃描序列產(chǎn)生模塊輸出的位碼、子空間碼、序列中的消隱碼和最后一個碼值，行列地址發(fā)生器用于產(chǎn)生數(shù)據(jù)的行列地址，數(shù)據(jù)譯碼器用于對行列地址進行譯碼并輸出給數(shù)據(jù)存儲器。
[0012]上述的一種支持伽瑪校正的分形掃描顯示控制系統(tǒng)中，所述的行數(shù)據(jù)計數(shù)模塊用于接收視頻接口輸出行同步信號和場同步信號，處理后得到行同步計數(shù)信號和像素地址信號輸出給SRAM讀寫控制模塊，包括行數(shù)據(jù)計數(shù)器、地址寄存器、分頻器，行數(shù)據(jù)計數(shù)器用來對行同步信號的行進行計數(shù)，地址寄存器用來存放當前像素點的坐標地址，分頻器用來對系統(tǒng)時鐘信號進行分頻獲取所需的時鐘信號。
[0013]上述的一種支持伽瑪校正的分形掃描顯示控制系統(tǒng)中，所述的數(shù)據(jù)存儲控制器用來存儲SRAM讀寫控制模塊輸出寫數(shù)據(jù)地址和行列地址產(chǎn)生模塊輸出的行列地址以及顏色處理模塊輸出的顏色數(shù)據(jù)，并輸出灰度數(shù)據(jù)到微顯示器32模塊，該數(shù)據(jù)存儲器可以為一種易失性存儲器或易失性存儲器，存儲空間至少為512M。
[0014]所述一種支持伽瑪校正的分形掃描顯示控制系統(tǒng)中還可以包含電源管理模塊4，用于在空閑時間切斷視頻接口 11、伽瑪校正12、行數(shù)據(jù)產(chǎn)生模塊13和SRAM讀寫控制模塊15的電源。所述電源管理模塊4還可以在系統(tǒng)空閑時切斷分形掃描序列產(chǎn)生模塊21、第二在線數(shù)據(jù)處理器行列地址產(chǎn)生模塊22、存儲器RAM和微顯示器的電源。所述電源管理模塊27由顏色處理模塊中的嵌入式微處理器控制。
[0015]所述一種支持伽瑪校正的分形掃描顯示控制系統(tǒng)中還可以包括中斷控制器5用于控制中斷，當伽瑪校正12、行數(shù)據(jù)處理模塊13、