顯示裝置及其應用在柵極驅動電路中的移位寄存電路的制作方法
【技術領域】
[0001]本發(fā)明涉及半導體技術領域，特別涉及一種應用在柵極驅動電路中的移位寄存電路，及使用該應用在柵極驅動電路中的移位寄存電路的顯示裝置。
【背景技術】
[0002]N型LTPS有較高的電子迀移率，目前廣泛適用與IXD (Liquid Crystal Display,液晶顯示器)和0LED(0rganic Light-Emitting D1de，有機發(fā)光二極管)面板中，但由于電子有較高的迀移率，且LTPS (Low Temperature Poly-si I icon，低溫多晶娃技術)內部存在晶粒界面缺陷，在關態(tài)下漏柵極存在較高的電場，熱機子效應造成NMOS (N-Metal-Oxide-Semiconductor，N型金屬-氧化物-半導體)有較高的漏電。為降低漏電，目前普遍采用的方式在溝道中設置兩個對稱的輕摻雜的漏區(qū)，但會降低TFT(Thin Film Transistor，薄膜晶體管)的開態(tài)電流。
【發(fā)明內容】
[0003]本發(fā)明提供一種顯示裝置及其應用在柵極驅動電路中的移位寄存電路，以解決現有技術中為降低漏電采用的方式在溝道中設置兩個對稱的輕摻雜的漏區(qū)會降低TFT的開態(tài)電流等的技術問題。
[0004]為解決上述技術問題，本發(fā)明采用的一個技術方案是:提供一種應用在柵極驅動電路中的移位寄存電路，用于為對應的第η條掃描線提供對應的掃描信號，移位寄存電路包括:
[0005]第一晶體管，包括第一控制端、第一通路端以及第二通路端，其中，第一控制端接收第η-1條掃描線所對應的掃描信號，第一通路端接收第一電壓信號；
[0006]第二晶體管，包括第二控制端、第三通路端以及第四通路端，其中，第二晶體管的第二控制端接收第η-1條掃描線所對應的掃描信號，第二晶體管的第三通路端連接至第一晶體管的第二通路端，且其連接處定義為第一節(jié)點，第二晶體管的第四通路端接收第二電壓信號;
[0007]第三晶體管，包括第三控制端、第五通路端以及第六通路端，第三晶體管的第三控制端連接至第一節(jié)點，第三晶體管的第五通路端接收時鐘信號，而其第六通路端作為移位寄存電路的輸出端以輸出第η條掃描線所對應的掃描信號；
[0008]電容，連接在第一節(jié)點與第六通路端之間；其中，第三晶體管還包括依次層疊的襯底、半導體層，第一絕緣層，半導體層依次設有第一重摻雜區(qū)、第二重摻雜區(qū)、第一輕摻雜區(qū)以及第二輕摻雜區(qū)，第一輕摻雜區(qū)和第二輕摻雜區(qū)設于第一重摻雜區(qū)與第二重摻雜區(qū)之間，第三控制端設于第一絕緣層上并位于第一輕摻雜區(qū)與第二輕摻雜區(qū)之間，第五通路端和第六通路端分別設在第三控制端的兩側并穿過第一絕緣層而分別與第一重摻雜區(qū)和第二重摻雜區(qū)連接，其中，第一輕摻雜區(qū)的長度大于第二輕摻雜區(qū)。
[0009]其中，第三晶體管還包括:
[0010]金屬層，襯底層疊于金屬層上；
[0011 ] 第二絕緣層，第二絕緣層層疊于第一絕緣層上并覆蓋第一控制端。
[0012]其中，第五通路端和第六通路端設于第二絕緣層上并穿過第二絕緣層分別向第一重摻雜區(qū)、第二重摻雜區(qū)延伸且連接。
[0013]其中，第三控制端與第二輕摻雜區(qū)在垂直方向上的投影部分重疊，第三控制端與第一輕摻雜區(qū)的垂直方向上的投影平齊。
[0014]其中，移位寄存電路還包括:
[0015]第四晶體管，第四晶體管包括第四控制端、第七通路端以及第八通路端，第四控制端接收第η-1條掃描線所對應的掃描項，第七通路端連接至第三晶體管的第六通路端，第八通路端接收第二電壓信號。
[0016]其中，第一電壓信號為高電平，第二電壓信號為低電平。
[0017]其中，襯底、第一絕緣層、第二絕緣層由S1dP /或SiNx材料制成。
[0018]其中，半導體層由非晶Si或者多晶Si材料制成。
[0019]其中，第一晶體管、第二晶體管和第三晶體管分別為η型晶體管。
[0020]為解決上述技術問題，本發(fā)明采用的另一個技術方案是:提供一種顯示裝置，其包括上述的應用在柵極驅動電路中的移位寄存電路。
[0021]本發(fā)明的有益效果是:區(qū)別于現有技術的情況，本發(fā)明的顯示裝置及其應用在柵極驅動電路中的移位寄存電路中的第三晶體管中的第三控制端連接至第一節(jié)點，第五通路端接收時鐘信號，而其第六通路端作為移位寄存電路的輸出端以輸出第η條掃描線所對應的掃描信號，且其第一輕摻雜區(qū)的長度大于第二輕摻雜區(qū)，以使得處于關態(tài)的第三晶體管可降低的漏電，同時提高第三晶體管的開態(tài)電流。
【附圖說明】
[0022]為了更清楚地說明本發(fā)明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據這些附圖獲得其他的附圖，其中:
[0023]圖1是本發(fā)明一實施例移位寄存電路的電路圖；
[0024]圖2是圖1中的移位寄存電路中的第二晶體管的結構不意圖；
[0025]圖3是本發(fā)明另一實施例移位寄存電路的電路圖。
【具體實施方式】
[0026]下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅是本發(fā)明的一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0027]請參閱圖1和圖2，圖1是本發(fā)明一實施例移位寄存電路的電路圖，圖2是圖1中的移位寄存電路中的第三晶體管的結構示意圖。本實施例的移位寄存電路應用在柵極驅動電路中，用于為對應的第η條掃描線(Gn)提供對應的掃描信號，其中，移位寄存電路包括第一晶體管10、第二晶體管20、第三晶體管30以及電容40。
[0028]本實施例的第一晶體管10包括第一控制端11、第一通路端12以及第二通路端13，其中，第一控制端11接收第η-1條掃描線(Gn-1)所對應的掃描信號，第一通路端12接收第一電壓信號(VGH)。
[0029]本實施例的第二晶體管20包括第二控制端21、第三通路端22以及第四通路端23，其中，第二晶體管20的第二控制端21接收第η-1條掃描線(Gn-1)所對應的掃描信號，第二晶體管20的第三通路端22連接至第一晶體管10的第二通路端13，且其連接處定義為第一節(jié)點S，第二晶體管20的第四通路端23接收第二電壓信號(LGL)。
[0030]本實施例的第三晶體管30包括第三控制端31、第五通路端32以及第六通路端33，第三晶體管30的第三控制端31連接至第一節(jié)點S，第三晶體管30的第五通路端32接收時鐘信號(CK)，而其第六通路端33作為移位寄存電路的輸出端以輸出第η條掃描線(Gn)所對應的掃描信號。
[0031 ] 本實施例的電容40連接在第一節(jié)點S與第六通路端33之間。
[0032]本實施例的第三晶體管30還包括依次層疊的襯底34、半導體層35，第一絕緣層36，半導體層35依次設有第一重摻雜區(qū)351、第二重摻雜區(qū)352、第一輕摻雜區(qū)353以及第二輕摻雜區(qū)354，第一輕摻雜區(qū)353和第二輕摻雜區(qū)354設于第一重摻雜區(qū)351與第二重摻雜區(qū)352之間，第三控制端31設于第一絕緣層36上并位于第一輕摻雜區(qū)353與第二輕摻雜區(qū)354之間，第五通路端32和第六通路端33分別設在第三控制端31的兩側并穿過第一絕緣層36而分別與第一重摻雜區(qū)351和第二重摻雜區(qū)352連接，其中，第一輕摻雜區(qū)353的長度大于第二輕摻雜區(qū)354。具體地，如圖2所示，第一輕摻雜區(qū)353的長