一種arm和fpga控制的led脫機屏系統(tǒng)的制作方法
【技術領域】
[0001 ] 本發(fā)明涉及LED顯示技術領域，尤其涉及一種ARM和FPGA控制的LED脫機屏系統(tǒng)。
【背景技術】
[0002]隨著信息化社會的到來和信息技術的進步，顯示技術也得到了迅速發(fā)展。由于半導體的制作和加工工藝逐步成熟和完善，LED顯示己日趨在固體顯示器中占據(jù)主導地位。LED脫機屏是指LED顯示屏控制系統(tǒng)信息顯示時，不經過計算機進行數(shù)據(jù)的整合和格式的轉換，顯示部分直接從顯示緩沖區(qū)中讀取己存放好的信息，當需要更新時，數(shù)據(jù)采集部分再向顯示部分發(fā)送新數(shù)據(jù)。LED脫機屏一般應用于對實時性沒有要求的場合，如廣告、交通等。

【發(fā)明內容】

[0003]本發(fā)明提供一種ARM和FPGA控制的LED脫機屏系統(tǒng)，該系統(tǒng)靈活性高，應用性強，并且具有較強穩(wěn)定性和通用性。
[0004]為了實現(xiàn)上述目的，本發(fā)明采用如下技術方案:一種ARM和FPGA控制的LED脫機屏系統(tǒng)，包括上位機、控制模塊、顯示控制模塊和LED顯示屏，所述上位機與控制模塊相連，控制模塊和顯示控制模塊相連，顯示控制模塊和LED顯示屏相連。
[0005]進一步地，所述控制模塊包括ARM芯片、網絡接口、NORFLASH、NANDFLASH和兩片SDRAM，所述NORFLASH、NANDFLASH和兩片SDRAM分別與ARM芯片相連，所述ARM芯片通過網絡接口與上位機相連。
[0006]優(yōu)選地，所述ARM芯片的型號為S3C2410。
[0007]進一步地，所述顯示控制模塊包括FPGA芯片、插件、FPGA配置電路、驅動電路和兩片RAM，所述插件、FPGA配置電路、驅動電路和兩片RAM分別與FPGA芯片相連，所述FPGA芯片通過驅動電路與LED顯示屏相連。
[0008]優(yōu)選地，所述FPGA芯片的型號為EP1C6240C8。
[0009]本發(fā)明采用ARM+FPGA結合的硬件架構設計了 LED脫機顯示系統(tǒng)，利用C語言和匯編語言共同完成ARM控制模塊的初始化圖片的下載、存儲和發(fā)送，并實現(xiàn)與上位機的通信。ARM主頻達到200MHZ，通過對IXD控制器并行接口的靈活利用，實現(xiàn)了 ARM與FPGA之間數(shù)據(jù)的并行傳輸，提高了系統(tǒng)的傳輸速率，增大了系統(tǒng)可控的圖片大小。FPGA控制模塊利用Verilog HDL語言實現(xiàn)了數(shù)據(jù)的接受、緩存以及掃描顯小，并對圖片進行分割顯示，能夠適應不同的場合。兩個模塊的相互結合最終實現(xiàn)了 256x256大小圖適當修改ARM相關參數(shù)，不需要重新編寫程序，較為靈活。整個系統(tǒng)不同于其他脫機系統(tǒng)，降低了開發(fā)成本和難度，縮短了開發(fā)周期，既可用于小型脫機系統(tǒng)的顯示，亦可作為LED大屏的演示系統(tǒng)，應用較廣。
【附圖說明】
[0010]圖1為本發(fā)明的模塊示意圖；
[0011]圖2為IXD控制器的原理圖；
[0012]圖3為TFT型IXD控制器的時序圖；
[0013]圖4為圖片格式變換示意圖；
[0014]圖5為圖像接收示意圖；
[0015]圖6為軟件設計流程圖。
【具體實施方式】
[0016]下面結合【具體實施方式】對本發(fā)明進行詳細的描述。
[0017]一種ARM和FPGA控制的LED脫機屏系統(tǒng)，包括上位機、控制模塊、顯示控制模塊和LED顯示屏，所述上位機與控制模塊相連，控制模塊和顯示控制模塊相連，顯示控制模塊和LED顯示屏相連。
[0018]所述控制模塊包括ARM芯片、網絡接口、NORFLASH、NANDFLASH和兩片SDRAM，所述NORFLASH、NANDFLASH和兩片SDRAM分別與ARM芯片相連，所述ARM芯片通過網絡接口與上位機相連。
[0019]所述ARM芯片的型號為S3C2410。
[0020]所述顯示控制模塊包括FPGA芯片、插件、FPGA配置電路、驅動電路和兩片RAM，所述插件、FPGA配置電路、驅動電路和兩片RAM分別與FPGA芯片相連，所述FPGA芯片通過驅動電路與LED顯示屏相連。
[0021]所述FPGA芯片的型號為EP1C6240C8。
[0022]本著降低成本和開發(fā)容易的原則，本發(fā)明設計了以ARM芯片(S3C2410)和FPGA芯片為控制中心的脫機顯示系統(tǒng)。整個硬件系統(tǒng)圍繞ARM9S3C2410的核心板和Altera公司的FPGA芯片(EP1C6240C8)為主控制中心，目標底板靜態(tài)采用內存(CY7C1021)為存儲工具，利用以太網傳輸圖片數(shù)據(jù)到ARM核心板。
[0023]在大多數(shù)的脫機屏設計過程中，ARM芯片與FPGA芯片之間的數(shù)據(jù)通信采用SPI模式，由于采用的是串行傳輸，導致傳輸圖片的速率和大小受限，不利于系統(tǒng)的升級。本發(fā)明使用ARM芯片內嵌的IXD控制器，它是ARM芯片外接IXD屏時用到的一個控制器。本系統(tǒng)靈活利用控制器的并行接口，把圖片數(shù)據(jù)并行傳輸至FPGA芯片，提高了數(shù)據(jù)傳輸?shù)乃俾?，增大了系統(tǒng)可控的圖片大小。系統(tǒng)可以存儲256x256大小的BM P圖片，最終實現(xiàn)128x64大小的圖片和動畫顯示，幀頻控制在50Hz.
[0024]所設計的LED脫機屏顯示系統(tǒng)主要由3大模塊構成:控制模塊、顯示控制模塊和LED顯示屏?？刂浦行牟捎玫氖茿RM+FPGA的硬件架構，利用ARM芯片實現(xiàn)圖片數(shù)據(jù)的下載、存儲以及系統(tǒng)的運行控制，作為系統(tǒng)CPU ;FPGA芯片用來實現(xiàn)數(shù)據(jù)的相應轉換和顯示的掃描控制。圖1展示了整個脫機屏系統(tǒng)的硬件設計方案。
[0025]S3C2410中的IXD控制器由傳送邏輯構成，這種邏輯是把位于系統(tǒng)內存顯示緩沖區(qū)中IXD視頻數(shù)據(jù)傳到外部的IXD驅動器。IXD控制器支持單色，使用基于時間的抖動算法和幀頻控制的方法，可以支持2位/像素或4位/像素的單色LCD顯示屏，也支持彩色LCD接口，可以是8位/像素和12位/像素的STN LCD ο支持1位/像素、2位/像素、4位/像素和8位/像素帶有調色板的TFT彩色IXD和16位/像素與24位/像素的無調色板真彩色顯示。根據(jù)屏幕的水平與垂直像素數(shù)、數(shù)據(jù)界而的數(shù)據(jù)寬度、界而時間和自刷新速率，LCD控制器可以編程以支持各種不同要求的顯示屏。LCD控制器的原理圖如圖2所示。
[0026]VFRAME/VSYNC/STV:幀同步信號(STN) / 垂直同步信號(TFT)/SEC TFT 信號；
[0027]VLINE/HSYNC/CPV:行同步脈沖信號(STN) /水平同步信號(TFT)/SEC TFT信號；
[0028]VCLK/LCD_HCLK:像素時鐘信號(STN/TFT)/SEC TFT 信號；
[0029]VD[23:0]:LCD 像素數(shù)據(jù)輸出端口(STN/TFT/SEC TFT)；
[0030]VM/VDEN/TP:LCD驅動器交流信號(STN) /數(shù)據(jù)使能信號(TFT) /SEC TFT信號；
[0031]LEND/STH:行結束信號(TFT)/SEC TFT 信號。
[0032]S3C2410的中IXD控制器能夠傳送圖像數(shù)據(jù)和產生需要的控制信號。IXD控制器由 REGBANK、LCDCDMA、VIDPRCS，TIMEGEN 以及 LPC3600 (如圖 1 所示)組成。REGBANK 有 17個可編程寄存器組和用來配置IXD控制器的256x16的調色板存儲器；IXDCDMA是一個專用DMA,自動傳送數(shù)據(jù)到LCD驅動器，利用這個專用的DMA，視頻數(shù)據(jù)可以在沒有CPU的參與下自動顯示；VIDPRCS從IXDCDMA接收視頻數(shù)據(jù)，然后將其轉換成適合的數(shù)據(jù)格式通過數(shù)據(jù)端口 VD[23:0]發(fā)送到LCD驅動器上。
[0033]TFT型IXD控制器操作:IXD控制器可控制STN和T FT型的IXD顯示屏，釗一對所設計的系統(tǒng)，本發(fā)明選擇使用24位/像素的無調色板真彩色TFT型顯示。TFT型IXD控制器相關介紹如下:
[0034]幀同步(VSYNC)和行同步(HSYNC)脈沖的產生取決于寄存IXDC0N2/3中HOZVA L與LINEVAL的配置值。H0ZVAL與LINEVAL的值與實際IXD屏和尺寸有關，公式如下:
[0035]HOZV AL =(水平顯示尺寸)-1(1)
[0036]LINEV AL =(垂直顯示尺寸)_1(2)
[0037]VCLK(像素時鐘)的速率取決于寄存器LCDC0NI中CLKVAL的值。CLKVAL的最小值為0。HCLK可以設置為FCLK (200MHz)或FCLK/2，即通過設置相應寄存器CLKDIVN中的對應位H DIV N即可，其中HDIVN為0時對應FOLK，為1時對應F0LK/2。
[0038]VCLK(Hz) = HCLK/[ (CLKVAL+1) x2](3)
[0039]幀頻即為VSYNC信號的頻率。幀頻與控制寄存器IXDC0NI及IXDC0N2/3/4中的VSYNC、VBPD、VFPD、LINEVAL、HSYNC、HBPD、HFPD、HOZVAL 和 CLKVAL 有關聯(lián)。大多數(shù) LCD 驅動器有它們適合的幀頻。幀頻可由公式(4)得出:
[0040]Frame Rate = 1/{[(VSPff+1)+(VBPD+1)+(LIINEVAL+1)+(VFPD+1]x[0041 ] [(HSPff+1) + (HBPD+1) + (HFPD+1) + (H0ZVAL+1)]x
[0042]2x (CLKVAL+1) / (HCLK) ]}(4)
[0043]圖3是TFT型IXD控制器的時序圖，圖中很清晰地指出了各參數(shù)的實際意義以及對輸出的控制信號的具體影響，可根據(jù)需要按照此圖設置上述參數(shù)，達到預期的效果。
[0044]本系統(tǒng)采用的是TFT型24位/像素。當BPP24BL = 0時，VD[31:24] = RED [7:0]，VD[23:16] = GREEN[7:0]，VD[15:8] = BLUE[7:0]，VD[7:0] = 0 ;若 BPP24BL = 1，VD[31:24] = 0，VD[23:16] = RED[7:0]，VD[15:8] = GREEN[7:0]，VD[7:0] = BLUE[7:0]。BPP24BL 的設置在 LCDC0NS[12