用于窄邊框液晶顯示面板的goa電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種用于窄邊框液晶顯示面板的G0A電路。
【背景技術(shù)】
[0002]液晶顯示器(Liquid Crystal Display，LCD)具有機(jī)身薄、省電、無福射等眾多優(yōu)點(diǎn)，得到了廣泛的應(yīng)用。如:液晶電視、移動(dòng)電話、個(gè)人數(shù)字助理(PDA)、數(shù)字相機(jī)、計(jì)算機(jī)屏幕或筆記本電腦屏幕等，在平板顯示領(lǐng)域中占主導(dǎo)地位。
[0003]G0A技術(shù)(Gate Driver on Array)即陣列基板行驅(qū)動(dòng)技術(shù)，是運(yùn)用液晶顯示面板的原有陣列制程將水平掃描線的驅(qū)動(dòng)電路制作在顯示區(qū)周圍的基板上，使之能替代外接集成電路板((Integrated Circuit，1C)來完成水平掃描線的驅(qū)動(dòng)。GOA技術(shù)能減少外接1C的焊接(bonding)工序，有機(jī)會(huì)提升產(chǎn)能并降低產(chǎn)品成本，而且可以使液晶顯示面板更適合制作窄邊框或無邊框的顯示產(chǎn)品。
[0004]隨著低溫多晶娃(Low Temperature Poly_silicon，LTPS)半導(dǎo)體薄膜晶體管的發(fā)展，LTPS-TFT液晶顯示器也越來越受關(guān)注，LTPS-TFT液晶顯示器具有高分辨率、反應(yīng)速度快、高亮度、高開口率等優(yōu)點(diǎn)。由于低溫多晶硅較非晶硅(a-Si)的排列有次序，低溫多晶硅半導(dǎo)體本身具有超高的電子迀移率，比非晶硅半導(dǎo)體相對(duì)高100倍以上，可以采用G0A技術(shù)將柵極驅(qū)動(dòng)器制作在薄膜晶體管陣列基板上，達(dá)到系統(tǒng)整合的目標(biāo)、節(jié)省空間及驅(qū)動(dòng)1C的成本。
[0005]請(qǐng)參閱圖1，現(xiàn)有的一種常見的G0A電路包括:級(jí)聯(lián)的多級(jí)G0A單元，每一級(jí)G0A單元均包括:控制輸入單元100、穩(wěn)壓?jiǎn)卧?00、控制輸出單元300、下拉維持單元400、下拉單元500、及第二節(jié)點(diǎn)控制單元600，設(shè)η為正整數(shù)，除第一級(jí)G0A單元外，在第η級(jí)G0A單元中:
[0006]所述控制輸入單元100包括:第一薄膜晶體管Τ1，所述第一薄膜晶體管Τ1的柵極電性連接于控制時(shí)鐘信號(hào)XCK，源極電性連接于上一級(jí)第η-l級(jí)G0A單元的輸出端G(η_1)，漏極電性連接于第三節(jié)點(diǎn)Κ(η);
[0007]所述穩(wěn)壓?jiǎn)卧?00包括:第二薄膜晶體管Τ2，所述第二薄膜晶體管Τ2的柵極電性連接恒壓高電位VGH，源極電性連接于第三節(jié)點(diǎn)Κ(η)，漏極電性連接于第一節(jié)點(diǎn)Q(n)；
[0008]所述控制輸出單元300包括:第三薄膜晶體管T3，所述第三薄膜晶體管T3的柵極電性連接于第一節(jié)點(diǎn)Q(n)，源極電性連接于輸出時(shí)鐘信號(hào)CK，漏極電性連接于輸出端G(n);以及第一電容C1，所述第一電容C1的一端電性連接于第一節(jié)點(diǎn)Q(η)，另一端電性連接于輸出端G(n)；
[0009]所述下拉維持單元400包括:第五薄膜晶體管T5，所述第五薄膜晶體管T5的柵極電性連接于第二節(jié)點(diǎn)P(n)，源極電性連接于輸出端G(n)，漏極電性連接于恒壓低電位VGL;以及第二電容C2，所述第二電容C2的一端電性連接于第二節(jié)點(diǎn)P(n)，另一端電性連接于恒壓低電位VGL;
[0010]所述下拉單元500包括:第六薄膜晶體管T6，所述第六薄膜晶體管T6的柵極電性連接于輸出時(shí)鐘信號(hào)CK，源極電性連接于第三節(jié)點(diǎn)K(n)，漏極電性連接于第七薄膜晶體管T7的源極；以及第七薄膜晶體管T7，所述第七薄膜晶體管T7的柵極電性連接于第二節(jié)點(diǎn)P(n)，漏極電性連接于恒壓低電位VGL;
[0011]所述第二節(jié)點(diǎn)控制單元600包括:第四薄膜晶體管T4，所述第四薄膜晶體管T4的柵極電性連接于第三節(jié)點(diǎn)K(n)，源極電性連接于控制時(shí)鐘信號(hào)XCK，漏極電性連接于第二節(jié)點(diǎn)PU);以及第八薄膜晶體管Τ8，所述第八薄膜晶體管Τ8的柵極電性連接于控制時(shí)鐘信號(hào)XCK，源極電性連接于恒壓高電位VGH，漏極電性連接于第二節(jié)點(diǎn)Ρ(η)。
[0012]圖2所示為雙邊驅(qū)動(dòng)逐行掃描的G0A電路的架構(gòu)示意圖，在顯示面板左、右兩邊分別設(shè)置一 G0A電路，每一 G0A電路均包括第一級(jí)至最后一級(jí)G0A單元，兩邊的G0A電路的時(shí)序相同，每一邊的各級(jí)G0A電路均接入第一時(shí)鐘信號(hào)CK(1)和第二時(shí)鐘信號(hào)CK(2)分別輪流作為控制時(shí)鐘信號(hào)XCK和輸出時(shí)鐘信號(hào)CK，每一邊的G0A電路均按照像素排列順序逐行掃描，兩邊同級(jí)的G0A單元共同作用于同一行像素的驅(qū)動(dòng)。請(qǐng)參閱圖3，圖1所示的G0A電路進(jìn)行雙邊驅(qū)動(dòng)逐行掃描時(shí)，各級(jí)G0A單元內(nèi)的第一節(jié)點(diǎn)Q(n)、第二節(jié)點(diǎn)P(n)、輸出端G(n)的波形都是穩(wěn)定的，因此圖1所示的G0A電路能夠在雙邊驅(qū)動(dòng)逐行掃描架構(gòu)下穩(wěn)定工作。
[0013]圖4所示為雙邊驅(qū)動(dòng)隔行掃描的G0A電路的架構(gòu)示意圖，在顯示面板左、右兩邊分別設(shè)置一 G0A電路，一邊的G0A電路僅包括奇數(shù)級(jí)G0A單元，另一邊的G0A電路僅包括偶數(shù)級(jí)G0A單元。兩邊G0A電路的時(shí)序不同，其中一邊的各級(jí)G0A電路接入第一時(shí)鐘信號(hào)CK(1)和第三時(shí)鐘信號(hào)CK(3)分別輪流作為控制時(shí)鐘信號(hào)XCK和輸出時(shí)鐘信號(hào)CK，對(duì)奇數(shù)行像素進(jìn)行逐行掃描；另一邊的各級(jí)G0A電路接入第二時(shí)鐘信號(hào)CK(2)和第三時(shí)鐘信號(hào)CK(4)分別輪流作為控制時(shí)鐘信號(hào)XCK和輸出時(shí)鐘信號(hào)CK，對(duì)偶數(shù)行像素進(jìn)行逐行掃描。請(qǐng)參閱圖5，圖1所示的G0A電路進(jìn)行雙邊驅(qū)動(dòng)隔行掃描時(shí)，電路中存在很多不穩(wěn)定的因素，這是因?yàn)槊恳贿叺膬蓷l時(shí)鐘信號(hào)不連續(xù)，而該現(xiàn)有的G0A電路中也沒有設(shè)置任何對(duì)第一節(jié)點(diǎn)Q(n)進(jìn)行漏電防護(hù)的設(shè)計(jì)。第一節(jié)點(diǎn)Q(n)出現(xiàn)漏電會(huì)造成G0A電路失效的問題，且在輸出端G(n)輸出完成后存在控制時(shí)鐘信號(hào)XCK與輸出時(shí)鐘信號(hào)CK同時(shí)為低電位的盲區(qū)，也會(huì)導(dǎo)致G0A電路不穩(wěn)定，嚴(yán)重時(shí)可能造成G0A電路失效。因此，圖1所示的現(xiàn)有的G0A電路在雙邊驅(qū)動(dòng)隔行掃描架構(gòu)下不能穩(wěn)定工作，需進(jìn)行改進(jìn)。

【發(fā)明內(nèi)容】

[0014]本發(fā)明的目的在于提供一種用于窄邊框液晶顯示面板的G0A電路，既適用于雙邊驅(qū)動(dòng)逐行掃描架構(gòu)，又適用于雙邊驅(qū)動(dòng)隔行掃描架構(gòu)，在應(yīng)用于雙邊驅(qū)動(dòng)隔行掃描架構(gòu)時(shí)，能夠防止第一節(jié)點(diǎn)漏電，保證電路穩(wěn)定工作，大幅提高G0A電路的可靠性。
[0015]為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種用于窄邊框液晶顯示面板的G0A電路，包括:級(jí)聯(lián)的多級(jí)G0A單元，每一級(jí)G0A單元均包括:控制輸入單元、穩(wěn)壓?jiǎn)卧⒖刂戚敵鰡卧?、下拉維持單元、下拉單元、第二節(jié)點(diǎn)控制單元、及第一節(jié)點(diǎn)漏電防護(hù)單元；
[0016]設(shè)η為正整數(shù)，在第η級(jí)G0A單元中:
[0017]所述控制輸入單元包括:第一薄膜晶體管，所述第一薄膜晶體管的柵極電性連接于級(jí)傳信號(hào)，源極電性連接于第一恒壓電位，漏極電性連接于第三節(jié)點(diǎn)；
[0018]所述穩(wěn)壓?jiǎn)卧?第二薄膜晶體管，所述第二薄膜晶體管的柵極電性連接于第一恒壓電位，源極電性連接于第三節(jié)點(diǎn)，漏極電性連接于第一節(jié)點(diǎn)；
[0019]所述控制輸出單元包括:第三薄膜晶體管，所述第三薄膜晶體管的柵極電性連接于第一節(jié)點(diǎn)，源極電性連接于輸出時(shí)鐘信號(hào)，漏極電性連接于輸出端；以及第一電容，所述第一電容的一端電性連接于第一節(jié)點(diǎn)，另一端電性連接于輸出端；
[0020]所述下拉維持單元包括:第五薄膜晶體管，所述第五薄膜晶體管的柵極電性連接于第二節(jié)點(diǎn)，源極電性連接于輸出端，漏極電性連接于第二恒壓電位；以及第二電容，所述第二電容的一端電性連接于第二節(jié)點(diǎn)，另一端電性連接于第二恒壓電位；
[0021]所述下拉單元包括:第六薄膜晶體管，所述第六薄膜晶體管的柵極電性連接于第四節(jié)點(diǎn)，源極電性連接于第三節(jié)點(diǎn)，漏極電性連接于第七薄膜晶體管的源極；以及第七薄膜晶體管，所述第七薄膜晶體管的柵極電性連接于第二節(jié)點(diǎn)，漏極電性連接于第二恒壓電位；
[0022]所述第二節(jié)點(diǎn)控制單元包括:第四薄膜晶體管，所述第四薄膜晶體管的柵極電性連接于第三節(jié)點(diǎn)，源極電性連接于控制時(shí)鐘信號(hào)，漏極電性連接于第二節(jié)點(diǎn)；以及第八薄膜晶體管，所述第八薄膜晶體管的柵極電性連接于控制時(shí)鐘信號(hào)，源極電性連接于第一恒壓電位，漏極電性連接于第二節(jié)點(diǎn)；
[0023]所述第一節(jié)點(diǎn)漏電防護(hù)單元包括:第九薄膜晶體管，所述第九薄膜晶體管的柵極與源極均電性連接于輸出時(shí)鐘信號(hào)，漏極電性連接于第四節(jié)點(diǎn);第十薄膜晶體管，所述第十薄膜晶體管的柵極電性連接于級(jí)傳信號(hào)，源極電性連接于第四節(jié)點(diǎn)，漏極電性連接于第二恒壓電位；以及第三電容，所述第三電