關(guān)元件Τ3的第一極形成為該第一開關(guān)元件Τ3的輸入端，第一開關(guān)元件Τ3的第二極形成為該第一開關(guān)元件Τ3的輸出端。
[0053]容易理解的是，當?shù)谝婚_關(guān)元件Τ3的控制端接收到有效電壓信號時，該第一開關(guān)元件Τ3的輸入端和輸出端之間是斷開的，當?shù)谝婚_關(guān)元件Τ3的控制端接收到無效電壓信號時，該第一開關(guān)元件Τ3的輸入端和輸出端導通。例如，當有效電壓信號為高電平信號時，第一開關(guān)元件Τ3可以為Ρ型晶體管。
[0054]在本發(fā)明中，對第二開關(guān)元件Τ2的具體結(jié)構(gòu)并沒有特殊的限制。例如，第二開關(guān)元件Τ2可以為二極管。當有效電壓信號為高電平信號時，第二開關(guān)元件Τ2的陽極與上拉節(jié)點PU相連，第二開關(guān)元件Τ2的陰極與上拉模塊100的控制端相連。
[0055]為了便于制作，優(yōu)選地，第二開關(guān)元件Τ2可以包括薄膜晶體管，第二開關(guān)元件Τ2的柵極和該第二開關(guān)元件Τ2的第一極相連，并形成為該第二開關(guān)元件Τ2的輸入端，第二開關(guān)元件Τ2的第二極形成為該第二開關(guān)元件Τ2的輸出端。第二開關(guān)元件Τ2的柵極和第一極相連，形成為二極管連接。
[0056]容易理解的是，第二開關(guān)元件Τ2的柵極接收到有效電壓信號時，第二開關(guān)元件Τ2的輸入端與輸出端導通，當?shù)诙_關(guān)元件Τ2接收到無效電壓信號時，第二開關(guān)元件Τ2的輸入端與輸出端斷開。當有效電壓信號為高電平信號時，第二開關(guān)元件Τ2則可以為Ν型晶體管，當有效電壓晶體管為低電平信號時，第二開關(guān)元件Τ2則可以為Ρ型晶體管。
[0057]由此可知，當?shù)谝婚_關(guān)元件Τ3和第二開關(guān)元件Τ2均為薄膜晶體管時，二者的類型是不相同的。如果第一開關(guān)元件Τ3為Ρ型晶體管，第二開關(guān)元件Τ2則為Ν型晶體管。如果第一開關(guān)元件Τ3為Ν型晶體管，第一開關(guān)元件Τ1則為Ρ型晶體管。
[0058]在本發(fā)明中，對上拉模塊100的具體結(jié)構(gòu)并不做特殊的限制，優(yōu)選地，如圖3中所示，上拉模塊100可以包括上拉晶體管Τ1，該上拉晶體管Τ1的柵極形成為上拉模塊100的控制端，上拉晶體管Τ1的第一極形成為上拉模塊100的輸入端，上拉晶體管Τ1的第二極形成為上拉模塊100的輸出端。
[0059]如圖3中所示，上拉晶體管Τ1的柵極與漏電抑制模塊200的輸出端那項鏈，上拉晶體管Τ1的第一極與時鐘信號輸入端CLK相連，上拉晶體管Τ1的第二極與信號輸出端OUT相連。
[0060]在這種情況中，所述預設(shè)值則為上拉晶體管T1的閾值電壓。
[0061]當上拉晶體管T1為N型晶體管時，理論上，當上拉晶體管T1的柵源壓差(S卩，上拉晶體管T1的柵極和第一極之間的壓差)為0時，上拉晶體管T1是截止的。為了避免漏電流的產(chǎn)生，可以將上拉晶體管T1的控制端電壓設(shè)置成更低的電壓，從而可以使得上拉晶體管T1的柵源壓差小于0，從而可以確保上拉晶體管T1關(guān)閉，避免漏電流的產(chǎn)生。
[0062]例如，通過時鐘信號輸入端CLK輸入的時鐘信號的低電平電壓為-8V時，可以向控制電壓信號輸入端VGL提供小于_8 V的電壓，例如，可以向控制電壓信號輸入端VGL提供-16V?-12V之間的電壓，以確保上拉晶體管T1能夠關(guān)閉。
[0063]作為本發(fā)明的一種實施方式，上晶體管T1為N型晶體管。相應(yīng)地，有效電壓信號為高電平信號，無效電壓信號為低電平信號。相應(yīng)地，第二開關(guān)元件T2可以是N型晶體管，第一開關(guān)元件T1可以是P型晶體管。
[0064]在本發(fā)明中，對存儲模塊200的具體結(jié)構(gòu)也沒有特殊的限制，只要能夠在預充電階段存儲電荷、在輸出階段保證上拉節(jié)點PU的電平處于有效電壓即可。作為本發(fā)明的一種優(yōu)選實施方式，存儲模塊200包括存儲電容C。存儲電容C的一端形成為存儲模塊200的一端，存儲電容C的另一端形成為存儲模塊200的另一端。
[0065]作為本發(fā)明的另一個方面，提供一種移位寄存器，所述移位寄存器包括級聯(lián)的多級移位寄存單元，其中，所述移位寄存單元為本發(fā)明所提供的上述移位寄存單元。
[0066]作為本發(fā)明的還一個方面，提供一種柵極驅(qū)動電路，所述柵極驅(qū)動電路包括移位寄存器，其中，所述移位寄存器為本發(fā)明所提供的上述移位寄存器。
[0067]作為本發(fā)明的還一個方面，提供一種顯示裝置，所述顯示裝置包括移位寄存器，其中，所述柵極驅(qū)動電路為本發(fā)明所提供的上述柵極驅(qū)動電路。
[0068]作為本發(fā)明的還一個方面，提供一種移位寄存單元的驅(qū)動方法，其中，一種移位寄存單元的驅(qū)動方法，其中，所述移位寄存單元為本發(fā)明所提供的上述移位寄存單元，如圖4所示，所述移位寄存單元的每個工作周期都包括:
[0069]在充電階段tl，向時鐘信號輸入端CLK提供無效電壓信號，向控制電壓信號輸入端提供控制電壓信號，向所述漏電抑制模塊的控制端提供有效電壓信號；
[0070]在輸出階段t2，向時鐘信號輸入端CLK提供有效電壓信號，向所述控制電壓信號輸入端提供控制電壓信號，向所述漏電抑制模塊控制端提供有效電壓信號；
[0071]在輸出下拉階段t3，向所述時鐘信號輸入端提供無效電壓信號，向所述控制電壓信號輸入端提供所述控制電壓信號，向所述漏電抑制模塊的控制端提供無效電壓信號，其中，
[0072]所述控制電壓信號的極性與無效的時鐘信號極性相同，且所述控制電壓信號的極性與無效的時鐘信號的極性相同，且所述控制電壓信號的絕對值大于無效的時鐘信號的絕對值。
[0073]下面結(jié)合圖3中的具體電路結(jié)構(gòu)描述本發(fā)明所提供的驅(qū)動方法。如圖3中所示，漏電抑制模塊300包括P型的第一開關(guān)元件T3和N型的第二開關(guān)元件T2，漏電抑制模塊300的控制端和第二輸入端形成為一體，且與上拉節(jié)點PU相連。上拉模塊100包括N型的上拉晶體管T1，存儲模塊200包括存儲電容C。
[0074]在充電階段tl，向時鐘信號輸入端CLK提供無效電壓信號，通過信號輸入端IN向存儲電容C充電，使得上拉節(jié)點達到有效電壓，因此，第一開關(guān)元件T3截止，第二開關(guān)元件T2導通，從而將上拉節(jié)點PU與上拉晶體管T1的柵極導通，進而使得上拉晶體管T1的第一極與第二極導通，因此，在充電階段，信號輸出端OUT輸出時鐘信號(S卩，無效電壓信號)。
[0075]在輸出階段t2，通過信號輸入端IN向存儲電容C提供無效電壓信號，通過時鐘信號輸入端CLK提供有效電壓信號，因此，存儲電容C發(fā)生自舉作用，將上拉階段PU的電位耦合至更高，第一開關(guān)元件T3截止，第二開關(guān)元件T2導通，從而將上拉節(jié)點與上拉晶體管T1的柵極導通，進而使得上拉晶體管T1的第一極與第二極導通，因此，在輸出階段，信號輸出端OUT輸出時鐘信號(即，有效電壓信號)。
[0076]在輸出下拉階段t3，通過信號輸入端IN向存儲電容提供無效信號，通過時鐘信號輸入端CLK提供無效信號。由于在輸出階段t2，存儲電容C已經(jīng)放電，因此，上拉節(jié)點PU的電位為電平，此時，