h為驅動晶體管Tl的閾值電壓。閾值補償階段結束后，驅動晶體管Tl的閾值電壓信息被存 儲在存儲電容Cl兩端。為獲得高對比度，V ref-Vth可以小于發(fā)光元件OLED的閾值電壓。
[0110] 其他階段與實施例一的相應階段相似，不再贅述。
[0111] 在另一具體實施例中，其驅動時序如圖10(b)所示。初始化時T3管保持關斷，此時 T4導通，B點被初始化到某一低電平，則A點也被初始化到低電平，完成初始化以后Vret為高 電平，T4管關斷，電路開始進入閾值提取階段;在閾值提取階段，第三晶體管T3和第二晶體 管T2響應當前行的掃描信號Vscan和發(fā)光控制信號Vem的高電平Vh而打開，由于驅動晶體管Tl 的控制極與第一節(jié)點A耦合在一起，此時數(shù)據信號線上的電壓為參考電壓VREF，因此，第一節(jié) 點A和驅動管的控制極的電壓為V ref;第一電平端Vdd通過導通的驅動晶體管Tl對第二節(jié)點B 充電直至驅動晶體管Tl截止，此時，第二節(jié)點B的電壓升高到Vref-Vth，其中Vth為驅動晶體管 Tl的閾值電壓。閾值補償階段結束后，驅動晶體管Tl的閾值電壓信息被存儲在存儲電容Cl 兩端。為獲得高對比度，Vref-Vth可以小于發(fā)光元件OLED的閾值電壓。其他階段與實施例一的 相應階段相似，不再贅述。
[0112] 通過以上分析可知，除了可以補償閾值電壓變化和迀移率變化之外，本實施例的 優(yōu)點還在于少了一根電源線，進而可以減少工藝復雜度，并簡化結構。
[0113] 實施例六：
[0114] 請參考圖11，為本實施例公開的一種像素電路結構圖，與上述各實施例不同之處 在于，本實施例公開的像素電路中還包括第二初始化晶體管(為便于結合圖示描述，也稱其 為第五晶體管)T5,其作用為在閾值提取階段為像素電路提供參考電壓V REF。第一節(jié)點A所需 的參考電壓Vref和/或初始化電壓由第五晶體管T5傳輸，數(shù)據信號線只提供數(shù)據信號Vdata， 由此簡化數(shù)據線的時序控制，通過合理的設計可以使像素電路的行時間減少，進一步容易 滿足高分辨率和高幀頻的顯示需求。上述實施例一至五均可以在其像素電路結構上作出適 當?shù)男薷?，以設計出包括第五晶體管T5的對應像素電路，例如，圖11所示像素電路即是在實 施例三的像素電路基礎上增加第五晶體管T5而得到的具體電路結構，其它實施例也可以按 類似方式設計得到。
[0115]為了減少像素電路的控制信號，可以充分利用上面若干行的掃描信號來進行像素 電路的初始化和閾值提取過程，如果設置每行的行時間等于閾值提取的時間，當前行像素 為第η行，則第四晶體管的控制極可以耦合至第n-2行的掃描信號，第五晶體管T5的控制極 耦合至第n-1行的掃描信號。
[0116] 具體地，本實施例的像素電路與實施例三中的像素電路的不同之處包括:像素電 路還包括第五晶體管T5,第五晶體管T5的控制極親合至第n-1行的掃描信號Vs?[ n-1]，第五 晶體管T5的第一電極耦合至參考電壓源信號VREF，第五晶體管T5的第二電極耦合至第一節(jié) 點A;第四晶體管T4的控制極親合至第n-2行的掃描信號Vs?[ n-2 ]。
[0117] 圖11所示像素電路工作過程中一幀時間T(一幀周期)可分為五個階段:初始化階 段、閾值補償階段、數(shù)據寫入階段、迀移率補償階段和發(fā)光階段。結合驅動波形圖12對于該 實施例與實施例三不同的地方進行說明。
[0118] (1)初始化階段
[0119]在初始化階段，發(fā)光控制信號Vem為高電平VH，第二晶體管T2導通，當前行的掃描信 號VS?[n]和第n-1行的掃描信號Vsrn]為低電平Vl，第三晶體管T3和T5晶體管關斷，第n-2 行的掃描信號V SCAN[n-2]為高電平VH，第四晶體管T4打開，第二節(jié)點B的電壓通過第四晶體管 T4放電至低電壓VR，由于第一節(jié)點A是懸空的，因此，第一節(jié)點A的電壓也被初始化電壓拉低 到某一低電平，從而完成了對第一節(jié)點A和第二節(jié)點B的初始化。
[0120] (2)在閾值補償階段
[0121]第n-2行的掃描信號VSCAN[n-2]從高電平Vh轉換為低電平I，第四晶體管T4關斷，當前 行的掃描信號VSCAN[n]為低電平VL，第三晶體管T3關斷，第五晶體管T5響應第n-1行的掃描信 號VscmM]導通，發(fā)光控制信號Vem保持為高電平VH，第二晶體管T2導通，驅動晶體管Tl的控 制極與第一節(jié)點A耦合在一起，因此，第一節(jié)點A和驅動晶體管Tl的控制極的電壓為Vref;第 一電平端Vdd通過導通的驅動晶體管Tl對第二節(jié)點B充電直至驅動晶體管Tl截止，此時，第二 節(jié)點B的電壓升高到V REF-VTH，其中Vth為驅動晶體管Tl的閾值電壓。閾值補償階段結束后，驅 動晶體管Tl的閾值電壓信息被存儲在存儲電容Cl兩端。為獲得高對比度，V ref-Vth可以小于 發(fā)光元件OLED的閾值電壓。
[0122] (3)數(shù)據寫入階段
[0123] 發(fā)光控制信號Vem為低電平Vl，第二晶體管T2關斷，第n-1行的掃描信號VscAN[n-i]和 第n-2行的掃描信號V SCAN[n-2]均為低電平I，第四晶體管T4和第五晶體管T5關斷；當前行的 掃描信號V SCAN[n]為高電平VH，第三晶體管T3處于導通狀態(tài)，數(shù)據信號線上提供的信號電壓為 數(shù)據電壓Vdata，該數(shù)據電壓通過導通的第三晶體管T3刷新第一節(jié)點A的電壓至V DATA，第二節(jié) 點B的電壓在第一節(jié)點A的電壓從Vref充電到Vdata的過程中，通過存儲電容Cl和發(fā)光元件 OLED的本征電容Ccod的耦合作用被耦合到Vb1 :
[0125]其中，Vb1為第二節(jié)點B的電壓，Cl和Ccod分別是存儲電容Cl和發(fā)光元件OLED的本征 電容的電容值。因此，此時第一節(jié)點A和第二節(jié)點B之間的電壓差為
[0127] 其他階段與實施例一的相應階段相似，不再贅述。
[0128] 通過以上分析可知，除了可以補償閾值電壓變化和迀移率變化之外，，本實施例雖 然多了一個晶體管，但其充分利用了前面行的掃描信號線，減少了行時間，使得電路相對更 適合大面積高分辨率顯示。
[0129] 實施例七：
[0130] 請參考圖13,為本實施例公開的一種像素電路結構圖，與上述實施例六不同之處 在于，本實施例公開的像素電路中的第五晶體管T5的控制極耦合至掃描控制信號線，第四 晶體管T4的控制極耦合至前面某一行的掃描信號線。隨著顯示面板頻率和分辨率的提高， 每行的行時間越來越短，行時間不足以提供足夠的時間來進行閾值提取，因為如果閾值提 取的時間比較短，補償?shù)木染蜁蟠蠼档停虼讼Ｍ拈撝堤崛〉臅r間比較長又不增大 行時間，采用本實施例可以滿足高分辨率和高幀頻的顯示需求。
[0131] 假設閾值提取的時間為行時間的a倍，a為整數(shù)，則第四晶體管的控制極耦合至第 n_(a+l)行的掃描信號。本實施例以閾值提取時間為行時間的3倍設置(應理解，該倍數(shù)不限 于3,其可以是其它數(shù)值的倍數(shù)），則第四晶體管T4的控制極耦合至第n-4行的掃描信號，第 五晶體管的控制極耦合至掃描控制信號V SC。為了提高閾值提取的精度，可以增大閾值提取 時間。
[0132] 圖14為本實施例的像素電路的驅動波形圖，下面結合驅動波形圖14對本實施例與 實施例六不同的地方進行說明。圖13所示像素電路工作過程中一幀時間T(一幀周期）可分 為五個階段:初始化階段、閾值補償階段、數(shù)據寫入階段、迀移率補償階段和發(fā)光階段。
[0133] (1)初始化階段
[0134] 在初始化階段，發(fā)光控制信號Vem為高電平VH，第二晶體管T2導通，當前行的掃描信 號VS? [n]和掃描控制信號Vsc均為低電平VL，第三晶體管T3和T5晶體管關斷，第n-4行的掃描 信號V SCAN[n-4]為高電平VH，第四晶體管T4導通，第二節(jié)點B的電壓通過第四晶體管T4放電至 低電壓V R，由于第一節(jié)點A是懸空的，因此，第一節(jié)點A的電壓也被初始化電壓拉低到某一低 電平，從而完成了對第一節(jié)點A和第二節(jié)點B的初始化。
[0135] (2)在閾值補償階段
[0136] 第n-4行的掃描控制信號VSCAN[n-4]從高電平Vh轉換為低電平VL，第四晶體管T4關斷， 當前行的第一掃描控制信號V SCAN[n]為低電平VL，第三晶體管T3關斷，第五晶體管T5響應當前 行的掃描控制信號Vsc的高電平導通，發(fā)光控制信號Vem保持為高電平V H，第二晶體管T2打開， 驅動晶體管Tl的控制極與第一節(jié)點A耦合在一起，因此，第一節(jié)點A和驅動管的控制極的電 壓為V ref;第一電平端Vdd通過導通的驅動晶體管Tl對第二節(jié)點B充電直至驅動晶體管Tl截 止，此時，第二節(jié)點B的電壓升高到Vref-Vth，其中Vth為驅動晶體管Tl的閾值電壓。閾值補償 階段結束后，驅動晶體管Tl的閾值電壓信息被存儲在存儲電容Cl兩端。為獲得高對比度， Vref-Vth可以小于發(fā)光兀件OLED的閾值電壓。
[0137] (3)數(shù)據寫入階段
[0138] 發(fā)光控制信號Vem為低電平Vl，第二晶體管T2關斷，第n-4行的掃描信號VscAN[n-4]為 低電平I，第四晶體管T4關斷；當前行的掃描控制信號V sc為低電平I，第五晶體管T5關斷； 當前行的掃描信號VSCAN[n]為高電平VH，第三晶體管T3處于導通狀態(tài)，數(shù)據信號線上提供的信 號電壓為數(shù)據電壓V DATA，該數(shù)據電壓通過導通的第三晶體管T3刷新第一節(jié)點A的電壓至 Vdata，第二節(jié)點B的電壓在第一節(jié)點A的電壓從Vref充電到Vdata的過程中，通過存儲電容Cl和 發(fā)光元件OLED的本征電容Qmd的耦合作用被耦合到Vb 1:
[0140]其中，Vb1為第二節(jié)點B的電壓，Cl和Ccod分別是存儲電容Cl和發(fā)光元件OL