陣列基板的esd檢測(cè)方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種陣列基板的ESD檢測(cè)方法。
【背景技術(shù)】
[0002]液晶顯示裝置(LiquidCrystal Display，LCD)具有機(jī)身薄、省電、無(wú)福射等眾多優(yōu)點(diǎn)，得到了廣泛的應(yīng)用，如:移動(dòng)電話、個(gè)人數(shù)字助理(PDA)、數(shù)字相機(jī)、計(jì)算機(jī)屏幕或筆記本電腦屏幕等。
[0003]現(xiàn)有市場(chǎng)上的液晶顯示裝置大部分為背光型液晶顯示裝置，其包括殼體、設(shè)于殼體內(nèi)的液晶面板及設(shè)于殼體內(nèi)的背光模組(Backlight module)。傳統(tǒng)的液晶面板的結(jié)構(gòu)是由一彩色濾光片基板(Color Filter Substrate)、一薄膜晶體管陣列基板(Thin FilmTransistor Array Substrate ,TFT Array Substrate)以及一配置于兩基板間的液晶層(Liquid Crystal Layer)所構(gòu)成，其工作原理是通過在兩片玻璃基板上施加驅(qū)動(dòng)電壓來(lái)控制液晶層的液晶分子的旋轉(zhuǎn)，將背光模組的光線折射出來(lái)產(chǎn)生畫面。
[0004]低溫多晶娃(LowTemperature Poly_silicon，LTPS)技術(shù)是新一代TFT基板的制造技術(shù)，與傳統(tǒng)非晶硅(a-Si)技術(shù)的最大差異在于，低溫多晶硅顯示器反應(yīng)速度較快，且有高亮度、高解析度與低耗電量等優(yōu)點(diǎn)。
[0005]隨著低溫多晶硅半導(dǎo)體薄膜晶體管的發(fā)展，而且由于LTPS半導(dǎo)體本身超高載流子迀移率的特性，相應(yīng)的面板周邊集成電路也成為大家關(guān)注的焦點(diǎn)，并且很多人投入到SOP(System on Panel，系統(tǒng)集成于面板)的相關(guān)技術(shù)研究，并逐步成為現(xiàn)實(shí)。但是由于LTPS制程比較復(fù)雜，需要的工藝數(shù)目比較多，這樣發(fā)生ESD(Electro-Static Discharge，靜電釋放)的幾率就比較大。
[0006]ESD是液晶顯示屏中最常見的一種工藝故障，當(dāng)發(fā)生ESD時(shí)，ESD相關(guān)的線路由于瞬間強(qiáng)電流而熔融，冷卻后使本應(yīng)不相連的金屬連接在一起，從而加劇了ESD產(chǎn)生的損害，因此ESD檢測(cè)是極其重要且非常必要的。當(dāng)前ESD的檢測(cè)只能通過在顯微鏡下尋找ESD損害處去查找，這樣不僅費(fèi)時(shí)費(fèi)力，且成本也高。
[0007]因此，有必要提供一種陣列基板的ESD檢測(cè)方法，以解決上述問題。

【發(fā)明內(nèi)容】

[0008]本發(fā)明的目的在于提供一種陣列基板的ESD檢測(cè)方法，可快速準(zhǔn)確地檢測(cè)出陣列基板上發(fā)生ESD的位置。
[0009]為實(shí)現(xiàn)上述目的，本發(fā)明提供一種陣列基板的ESD檢測(cè)方法，包括如下步驟:
[0010]步驟1、提供待進(jìn)行ESD檢測(cè)的陣列基板，所述陣列基板上設(shè)有第一金屬層與第二金屬層，所述第一金屬層通過第一導(dǎo)線連接至陣列基板表面的第一測(cè)試位點(diǎn)，所述第二金屬層通過第二導(dǎo)線連接至陣列基板表面的第二測(cè)試位點(diǎn)；
[0011]步驟2、提供電阻檢測(cè)裝置，通過所述電阻檢測(cè)裝置測(cè)量所述第一測(cè)試位點(diǎn)與第二測(cè)試位點(diǎn)之間的電阻值；
[0012]若所述第一測(cè)試位點(diǎn)與第二測(cè)試位點(diǎn)之間的電阻值為正無(wú)窮，則所述第一金屬層與第二金屬層之間未發(fā)生ESD;若所述第一測(cè)試位點(diǎn)與第二測(cè)試位點(diǎn)之間的電阻值在可測(cè)范圍內(nèi)，則所述第一金屬層與第二金屬層之間發(fā)生ESD;從而根據(jù)所測(cè)量的第一測(cè)試位點(diǎn)與第二測(cè)試位點(diǎn)之間的電阻值檢測(cè)出陣列基板上發(fā)生ESD的位置。
[0013]所述陣列基板上的第一金屬層與第二金屬層位于不同層。
[0014]所述第一金屬層與第二金屬層之間設(shè)有絕緣層。
[0015]所述陣列基板上的第一金屬層與第二金屬層位于同一層。
[0016]所述陣列基板為低溫多晶硅薄膜晶體管陣列基板。
[0017]所述第一金屬層與第二金屬層為鉬、鋁、銅中的一種或多種的堆棧組合。
[0018]所述絕緣層的材料為氮化硅、氧化硅、或二者的組合。
[0019]所述第一導(dǎo)線、第二導(dǎo)線均為金屬線，所述第一測(cè)試位點(diǎn)、及第二測(cè)試位點(diǎn)均為金屬塊。
[0020]所述第一導(dǎo)線與第二導(dǎo)線的材料為銅或鋁。
[0021 ]所述第一測(cè)試位點(diǎn)與第二測(cè)試位點(diǎn)的材料為銅或鋁。
[0022]本發(fā)明的有益效果:本發(fā)明的陣列基板的ESD檢測(cè)方法，通過在陣列基板的第一金屬層上引出第一導(dǎo)線并連接至第一測(cè)試位點(diǎn);在陣列基板的第二金屬層上引出第二導(dǎo)線并連接至第二測(cè)試位點(diǎn)；當(dāng)陣列基板發(fā)生ESD故障時(shí)，通過電阻檢測(cè)裝置測(cè)量所述第一測(cè)試位點(diǎn)與第二測(cè)試位點(diǎn)之間的電阻值;若所述第一測(cè)試位點(diǎn)與第二測(cè)試位點(diǎn)之間的電阻值為正無(wú)窮，則所述第一金屬層與第二金屬層之間未發(fā)生ESD;若所述第一測(cè)試位點(diǎn)與第二測(cè)試位點(diǎn)之間的電阻值在可測(cè)范圍內(nèi)，則所述第一金屬層與第二金屬層之間發(fā)生ESD;從而根據(jù)所測(cè)量的第一測(cè)試位點(diǎn)與第二測(cè)試位點(diǎn)之間的電阻值檢測(cè)出陣列基板上發(fā)生ESD的位置;本發(fā)明的陣列基板的ESD檢測(cè)方法與現(xiàn)有技術(shù)中通過顯微鏡尋找ESD位置的方法相比，可更加快速準(zhǔn)確地檢測(cè)出陣列基板上發(fā)生ESD的位置，省時(shí)省力，同時(shí)可以節(jié)省檢測(cè)成本。
【附圖說明】
[0023]為了能更進(jìn)一步了解本發(fā)明的特征以及技術(shù)內(nèi)容，請(qǐng)參閱以下有關(guān)本發(fā)明的詳細(xì)說明與附圖，然而附圖僅提供參考與說明用，并非用來(lái)對(duì)本發(fā)明加以限制。
[0024]附圖中，
[0025]圖1為本發(fā)明的陣列基板的ESD檢測(cè)方法的示意流程圖；
[0026]圖2為本發(fā)明的陣列基板的ESD檢測(cè)方法的第一實(shí)施例的步驟I的示意圖；
[0027]圖3為本發(fā)明的陣列基板的ESD檢測(cè)方法的第一實(shí)施例的步驟I中提供的陣列基板上的第一金屬層與第二金屬層在正常情況下的示意圖；
[0028]圖4為圖3中的第一金屬層與第二金屬層的剖面結(jié)構(gòu)示意圖；
[0029]圖5為圖3中的第一金屬層與第二金屬層在發(fā)生ESD后的示意圖；
[0030]圖6為圖5中的第一金屬層與第二金屬層的剖面結(jié)構(gòu)示意圖；
[0031]圖7為本發(fā)明的陣列基板的ESD檢測(cè)方法的第二實(shí)施例的步驟I的示意圖；
[0032]圖8為本發(fā)明的陣列基板的ESD檢測(cè)方法的第二實(shí)施例的步驟I中提供的陣列基板上的第一金屬層與第二金屬層在正常情況下的示意圖；
[0033]圖9為圖8中的第一金屬層與第二金屬層在發(fā)生ESD后的示意圖；
[0034]圖10為本發(fā)明的陣列基板的ESD檢測(cè)方法的第三實(shí)施例的步驟I的示意圖；
[0035]圖11為本發(fā)明的陣列基板的ESD檢測(cè)方法的第三實(shí)施例的步驟I中提供的陣列基板上的第一金屬層與第二金屬層在正常情況下的示意圖；
[0036]圖12為圖11中的第一金屬層與第二金屬層在發(fā)生ESD后的示意圖。
【具體實(shí)施方式】
[0037]為更進(jìn)一步闡述本發(fā)明所采取的技術(shù)手段及其效果，以下結(jié)合本發(fā)明的優(yōu)選實(shí)施例及其附圖進(jìn)行詳細(xì)描述。
[0038]請(qǐng)參閱圖1，并結(jié)合圖2至圖6，為本發(fā)明的一種陣列基板的ESD檢測(cè)方法的第一實(shí)施例，包括如下步驟:
[0039]步驟1、如圖2所示，提供待進(jìn)行ESD檢測(cè)的陣列基板，所述陣列基板上設(shè)有第一金屬層11與第二金屬層12，所述第一金屬層11通過第一導(dǎo)線21連接至陣列