延時(shí)電路及測試治具的制作方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明屬于顯示器測試領(lǐng)域，更具體地，涉及一種延時(shí)電路及測試治具。
【背景技術(shù)】
[0002]液晶顯示裝置(Liquid Crystal Display，LCD)具備輕薄、節(jié)能、無福射等諸多優(yōu)點(diǎn)，因此已經(jīng)逐漸取代傳統(tǒng)的陰極射線管(CRT)顯示器。目前液晶顯示器被廣泛地應(yīng)用于高清晰數(shù)字電視、臺式計(jì)算機(jī)、個(gè)人數(shù)字助理(PDA)、筆記本電腦、移動電話、數(shù)碼相機(jī)等電子設(shè)備中。
[0003]液晶顯示裝置包括液晶顯示面板(Liquid Crystal Panel)和背光模組(BackLight Module)。其中，液晶顯示面板主要是將薄膜晶體管基板(也稱為Array基板)與彩色濾光片基板(Color Filter，CF)結(jié)合，并且在薄膜晶體管基板與彩色濾光片基板之間灌注液晶而形成。背光模組用于為液晶顯示面板提供充足的亮度與均勻分布的光源，使其能正常顯示影像。而液晶顯示裝置在出廠之前，必須進(jìn)行點(diǎn)燈測試，以保證其品質(zhì)。
[0004]圖1為現(xiàn)有技術(shù)的液晶顯示裝置的測試治具的模塊示意圖，圖2示出了該測試治具的輸入信號及輸出信號的波形圖。如圖1所示，所述測試治具包括總開關(guān)10、電源模塊11以及驅(qū)動電路芯片12。其中，當(dāng)總開關(guān)10閉合，前端設(shè)備向測試治具輸入電壓，待測試治具中的各個(gè)模塊配置完畢且進(jìn)入穩(wěn)定工作之后，測試治具開始輸出電壓與信號至液晶顯示裝置。
[0005]以往，同一測試治具上的驅(qū)動電路芯片(IC)12對上電時(shí)序的要求都是一致的，因此在打開總開關(guān)10時(shí)，一般對所有IC同時(shí)上電，則驅(qū)動電路芯片12輸出的源極正壓VSP、源極負(fù)壓VSN信號上電時(shí)序一致(如圖2所示)。但是在測試治具上的IC對上電時(shí)序要求較高的情況下，上電時(shí)序存在不同步的情況，如要求測試治具上的驅(qū)動電路芯片12輸出的源極正壓VSP比源極負(fù)壓VSN信號延遲一定時(shí)間。如圖3所示，我們可以在驅(qū)動電路芯片12的VSP輸出端增加一個(gè)延時(shí)電路13和微控制器(Microcontroller Unit，MCU) 14，其中，延時(shí)電路13的延遲時(shí)間由MCU14來控制。如圖4所示，延時(shí)電路13由一個(gè)雙極性晶體管Ql、一個(gè)場效應(yīng)晶體管Q2以及一個(gè)電阻R3組成，雙極性晶體管Ql的基極與MCU14連接，集電極通過電阻R3與驅(qū)動電路芯片12的VSP輸出端連接，發(fā)射極與接地端連接;場效應(yīng)晶體管Q2的柵極與雙極性晶體管QI集電極連接，源極與驅(qū)動電路芯片12的VSP輸出端連接，漏極輸出延遲后的VSP信號給液晶顯示面板;MCU14通過控制雙極性晶體管Ql的導(dǎo)通與否進(jìn)而控制延遲時(shí)間；圖5示是圖3所示的現(xiàn)有技術(shù)的另一測試治具中的延時(shí)電路的原理圖。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于提供一種延時(shí)電路及測試治具。
[0007]根據(jù)本發(fā)明的一方面，提供一種延時(shí)電路，用于將輸入信號延遲預(yù)設(shè)延時(shí)時(shí)間，包括第一電阻、第二電阻、第三電阻、雙極性晶體管、場效應(yīng)晶體管和電容，其中，所述第一電阻和第二電阻串聯(lián)連接在在信號輸入端和接地端之間;所述雙極性晶體管的基極與所述第一電阻和第二電阻之間的公共點(diǎn)連接，集電極通過第三電阻與信號輸入端連接，發(fā)射極與接地端連接；電容連接在雙極性晶體管的基極和接地端之間；所述場效應(yīng)晶體管的柵極與所述雙極性晶體管的集電極連接，源極與信號輸入端連接，漏極與信號輸出端連接。
[0008]優(yōu)選地，所述電容的大小根據(jù)所述預(yù)設(shè)延時(shí)時(shí)間設(shè)置。
[0009]優(yōu)選地，所述預(yù)設(shè)延時(shí)時(shí)間大于lms。
[0010]根據(jù)本發(fā)明的另一方面，提供一種測試治具，用于向顯示面板提供測試信號，包括:總開關(guān)，用于控制總電源輸入;供電模塊，所述供電模塊與所述總開關(guān)連接;驅(qū)動電路芯片，至少包括一個(gè)輸入端和兩個(gè)輸出端，其中，所述輸入端與所述供電模塊連接，所述輸出端輸出測試信號，其中，所述測試信號包括第一測試信號和第二測試信號;延時(shí)電路，與所述驅(qū)動電路芯片的其中一個(gè)輸出端以及所述顯示面板連接，用于將第一測試信號延遲預(yù)設(shè)延時(shí)時(shí)間形成第三測試信號提供給所述顯示面板;其中，所述驅(qū)動電路芯片的另一輸出端與所述顯示面板連接，用于將所述第二測試信號提供給所述顯示面板;所述延時(shí)電路包括第一電阻、第二電阻、第三電阻、雙極性晶體管、場效應(yīng)晶體管和電容，其中，所述第一電阻和第二電阻串聯(lián)連接在在所述驅(qū)動電路芯片的第一輸出端和接地端之間;所述雙極性晶體管的基極與所述第一電阻和第二電阻之間的公共點(diǎn)連接，集電極通過第三電阻與所述驅(qū)動電路芯片的第一輸出端連接，發(fā)射極與接地端連接；電容連接在雙極性晶體管的基極和接地端之間；所述場效應(yīng)晶體管的柵極與所述雙極性晶體管的集電極連接，源極與所述驅(qū)動電路芯片的第一輸出端連接，漏極與所述顯示面板連接。
[0011]優(yōu)選地，所述電容的大小根據(jù)所述預(yù)設(shè)延時(shí)時(shí)間設(shè)置。
[0012]優(yōu)選地，所述預(yù)設(shè)延時(shí)時(shí)間大于lms。
[0013]本發(fā)明提供的延時(shí)電路及測試治具通過電阻電容網(wǎng)絡(luò)實(shí)現(xiàn)對雙極性晶體管的導(dǎo)通關(guān)斷控制，進(jìn)而控制場效應(yīng)晶體管的導(dǎo)通，實(shí)現(xiàn)測試信號的延遲，降低成本。
【附圖說明】
[0014]通過以下參照附圖對本發(fā)明實(shí)施例的描述，本發(fā)明的上述以及其他目的、特征和優(yōu)點(diǎn)將更為清楚，在附圖中:
[0015]圖1示出了現(xiàn)有技術(shù)中的測試治具的模塊示意圖；
[0016]圖2示出了圖1所示的測試治具的輸入信號及輸出信號的波形圖；
[0017]圖3示出了現(xiàn)有技術(shù)中的另一測試治具的模塊示意圖；
[0018]圖4示出了圖3所示的測試治具的輸入信號及輸出信號的波形圖；
[0019]圖5示出了圖3所示的測試治具中的延時(shí)電路的原理圖；
[0020]圖6示出了根據(jù)本發(fā)明實(shí)施例的延時(shí)電路的原理圖；
[0021]圖7a示出了根據(jù)本發(fā)明實(shí)施例的延時(shí)電路的輸入信號及輸出信號的一種波形圖；
[0022]圖7b示出了根據(jù)本發(fā)明實(shí)施例的延時(shí)電路的輸入信號及輸出信號的另一種波形圖；
[0023]圖8示出了根據(jù)本發(fā)明實(shí)施例的測試治具的模塊示意圖。
【具體實(shí)施方式】
[0024]以下將參照附圖更詳細(xì)地描述本發(fā)明的各種實(shí)施例。在各個(gè)附圖中，相同的元件采用相同或類似的附圖標(biāo)記來表示。為了清楚起見，附圖中的各個(gè)部分沒有按比例繪制。
[0025]本發(fā)明可以各種形式呈現(xiàn)，以下將描述其中一些示例。
[0026]圖6示出了根據(jù)本發(fā)明實(shí)施例的延時(shí)電路的原理圖。如圖6所示，所述延時(shí)電路用于將輸入信號延時(shí)預(yù)設(shè)延時(shí)時(shí)間，包括第一電阻Rl、第二電阻R2、第三電阻R3、雙極性晶體管Ql、場效應(yīng)晶體管Q2和電容Cl。
[0027]其中，所述第一電阻Rl和第二電阻R2串聯(lián)連接在在信號輸入端和接地端之間。
[0028]在本實(shí)施例中，該信號輸入端輸入的是驅(qū)動電路芯片提供的源極正壓VSP信號。
[0029]所述雙極性晶體管Ql的基極與所述第一電阻Rl和第二電阻R2之間的公共點(diǎn)連接，集電極通過第三電阻R3與信號輸入端連接，發(fā)射極與接地端連接。
[0030]在本實(shí)施例中，雙極性晶體管Ql為NPN型三極管，具有開啟電壓IU。當(dāng)基極與發(fā)射極之間的電勢差Ube < Uon時(shí)，UbeOJce，雙極性晶體管Ql處于截止?fàn)顟B(tài)；當(dāng)UbJUcin時(shí)，Ube>Uce，雙極性晶體管Ql處于導(dǎo)通狀態(tài)。
[0031 ]電容Cl連接在雙極性晶體管Ql的基極和接地端之間。
[0032]在本實(shí)施例中，當(dāng)雙極性晶體管Ql處于截止?fàn)顟B(tài)時(shí)，電流通過Rl向電容Cl進(jìn)行充電；當(dāng)電容Cl兩端電壓大于U J寸，即UbJIU，此時(shí)雙極性晶體管Ql導(dǎo)通。
[0033]所述場效應(yīng)晶體管Q2的柵極與所述雙極性晶體管Ql的集電極連接，源極與信號輸入端連接，漏極與信號輸出端連接。
[0034]在本實(shí)施例中，場效應(yīng)晶體管Q2為P溝道增強(qiáng)型MOS晶體管，具有開啟電壓UGS(th)，