FT的柵極與初始化電壓輸入端連接；由所述初始化電壓輸入端輸入初始化電壓Vinit;
[0094]本發(fā)明實施例所述的像素電路通過第二初始化模塊142可以在初始化階段對驅(qū)動晶體管DTFT的柵極的電位進行初始化。
[0095]具體的，在圖4所示的實施例中，所述發(fā)光控制模塊11與發(fā)光控制信號輸入端連接；由所述發(fā)光控制信號輸入端輸入發(fā)光控制信號EM;
[0096]所述發(fā)光控制模塊11用于在發(fā)光階段在發(fā)光控制信號EM的控制下控制所述驅(qū)動晶體管DTFT的第一極與所述第一電源信號輸入端Vl連接，并控制所述驅(qū)動晶體管DTFT的第二極與所述發(fā)光元件EL的第一端連接，從而控制所述驅(qū)動晶體管DTFT導通以驅(qū)動所述發(fā)光元件EL發(fā)光。
[0097]本發(fā)明實施例所述的像素電路通過所述發(fā)光控制模塊11在發(fā)光階段控制驅(qū)動驅(qū)動晶體管DTFT的第一極、第二極分別與V1、所述發(fā)光元件EL的第一端連接，可以控制驅(qū)動晶體管DTFT在發(fā)光階段導通而驅(qū)動發(fā)光元件EL發(fā)光。
[0098]在如圖4所示的實施例中，所述數(shù)據(jù)寫入模塊12和所述補償模塊13都與補償控制信號輸入端連接；由所述補償控制信號輸入端輸入補償控制信號GAT;
[0099]所述數(shù)據(jù)寫入模塊12在補償階段在所述補償控制信號GAT的控制下，控制所述驅(qū)動晶體管DTFT的第二極寫入數(shù)據(jù)電壓Vdata，所述補償模塊13在補償階段控制所述驅(qū)動晶體管DTFT的第一極和所述驅(qū)動晶體管DTFT的柵極連接；
[0100]所述第一初始化模塊141和所述第二初始化模塊142與初始化控制信號輸入端連接，由所述初始化控制信號輸入端輸入初始化控制信號RST;
[0101 ]所述第一初始化模塊141在初始化階段在所述初始化控制信號RST的控制下，控制發(fā)光元件EL的第一端接入由所述初始化電壓輸入端輸入的初始化電壓Vinit;
[0102]所述第二初始化模塊142在初始化階段在所述初始化控制信號RST的控制下，控制驅(qū)動晶體管DTFT的柵極接入由初始化電壓輸入端輸入的初始化電壓Vin i t。
[0103]本發(fā)明所有實施例中采用的晶體管均可以為薄膜晶體管或場效應管或其他特性相同的器件。在本發(fā)明實施例中，為區(qū)分晶體管除柵極之外的兩極，將其中一極稱為第一極，另一極稱為第二極，所述第一極可以為源極或漏極，則所述第二極可以相應為漏極或源極。此外，按照晶體管的特性區(qū)分可以將晶體管分為η型晶體管或P型晶體管。在本發(fā)明實施例提供的驅(qū)動電路中，所有晶體管均是以P型晶體管為例進行的說明，可以想到的是在采用η型晶體管實現(xiàn)時是本領域技術人員可在沒有做出創(chuàng)造性勞動前提下輕易想到的，因此也是在本發(fā)明的實施例保護范圍內(nèi)的。
[0104]具體的，如圖5所示，所述數(shù)據(jù)寫入模塊12可以包括數(shù)據(jù)寫入晶體管Tl:
[0105]所述數(shù)據(jù)寫入晶體管Tl的柵極與補償控制信號輸入端連接，所述數(shù)據(jù)寫入晶體管Tl的第一極與所述驅(qū)動晶體管DTFT的第二極連接，所述數(shù)據(jù)寫入晶體管Tl的第二極與數(shù)據(jù)電壓寫入端連接；
[0106]所述補償模塊13可以包括補償晶體管Τ2;
[0107]所述補償晶體管Τ2的柵極與所述補償控制信號輸入端連接，所述補償晶體管Τ2的第一極與所述驅(qū)動晶體管DTFT的第一極連接，所述補償晶體管Τ2的第二極與所述驅(qū)動晶體管DTFT的柵極連接；
[0108]由所述補償控制信號輸入端輸入補償控制信號GAT;由所述數(shù)據(jù)電壓寫入端寫入的數(shù)據(jù)電壓標示為Vdata。
[0109]在圖5所示的像素電路的實施例中，Tl和T2都為P型TFT，在補償階段補償控制信號GAT為低電平，以使得Tl和T2都導通。但是在實際操作時，Tl、T2也可以被替換為η型晶體管，此時Tl和Τ2為柵極接入高電平信號時導通，在此對Tl和Τ2的晶體管類型不做限定。
[0110]具體的，如圖6所示，所述第一初始化模塊141可以包括第一初始化晶體管Τ3:
[0111]所述第一初始化晶體管Τ3的柵極與所述初始化控制信號輸入端連接，所述第一初始化晶體管Τ3的第一極與所述初始化電壓輸入端連接，所述第一初始化晶體管Τ3的第二極與所述發(fā)光元件EL的第一端連接；
[0112]所述第二初始化模塊142可以包括第二初始化晶體管Τ4:
[0113]所述第二初始化晶體管Τ4的柵極與初始化控制信號輸入端連接，所述第二初始化晶體管Τ4的第一極與所述驅(qū)動晶體管DTFT的柵極連接，所述第二初始化晶體管Τ4的第二極與初始化電壓輸入端連接；
[0114]由所述初始化控制信號輸入端輸入初始化控制信號RST，由所述初始化電壓輸入端輸入初始化電壓Vinit。
[0115]在如圖6所示的像素電路的實施例中，T3和T4都為P型晶體管，在初始化階段初始化控制信號RST為低電平，以使得T3和T4都導通。但是在實際操作時，T3、T4也可以被替換為η型晶體管，此時Τ3和Τ4為柵極接入高電平信號時導通，在此對Τ3和Τ4的晶體管類型不做限定。
[0116]具體的，如圖7所示，所述發(fā)光控制模塊包括第一發(fā)光控制晶體管Τ5和第二發(fā)光控制晶體管Τ6 ；
[0117]所述第一發(fā)光控制晶體管Τ5的柵極與發(fā)光控制信號輸入端連接，所述第一發(fā)光控制晶體管Τ5的第一極與所述第一電源信號輸入端VI，所述第一發(fā)光控制晶體管Τ5的第二極與所述驅(qū)動晶體管DTFT的第一極連接；
[0118]所述第二發(fā)光控制晶體管Τ6的柵極與所述發(fā)光控制信號輸入端連接，所述第二發(fā)光控制晶體管Τ6的第一極與所述驅(qū)動晶體管DTFT的第二極連接，所述第二發(fā)光控制晶體管Τ6的第二極與所述發(fā)光元件EL的第一端連接；
[0119]由所述發(fā)光控制信號輸入端輸入發(fā)光控制信號ΕΜ。
[0120]在如圖7所示的像素電路的實施例中，Τ5和Τ6都為P型晶體管，在初始化階段初始化控制信號RST為低電平，以使得Τ5和Τ6都導通。但是在實際操作時，Τ5、Τ6也可以被替換為η型晶體管，此時Τ5和Τ6為柵極接入高電平信號時導通，在此對Τ5和Τ6的晶體管類型不做限定。
[0121]優(yōu)選的，在如圖6所示的實施例的基礎上，如圖8所示，本發(fā)明實施例所述的像素電路還可以包括第二存儲電容C2;所述第二存儲電容C2的第一端與所述驅(qū)動晶體管DTFT的柵極連接，所述第二存儲電容C2的第二端與所述初始化電壓輸入端連接，以使得陣列基板上與該初始化電壓輸入端連接的初始電壓線可以實現(xiàn)網(wǎng)格狀布局，可以實現(xiàn)更穩(wěn)定的驅(qū)動。
[0122]具體的，如圖9所示，所述發(fā)光元件可以為有機發(fā)光二極管0LED，所述發(fā)光元件的第一端為所述有機發(fā)光二極管OLED的陽極，所述發(fā)光二極管的第二端為所述有機發(fā)光二極管OLED的陰極。
[0123]下面通過一具體實施例來說明本發(fā)明所述的像素電路。
[0124]如圖10所示，本發(fā)明所述的像素電路的一具體實施例包括有機發(fā)光二極管0LED、驅(qū)動晶體管DTFT、第一存儲電容Cl、發(fā)光控制模塊、初始化模塊、數(shù)據(jù)寫入模塊和補償模塊，其中，
[0125]所述第一存儲電容Cl的第一端與所述驅(qū)動晶體管DTFT的柵極連接，所述第一存儲電容Cl的第二端與高電平輸出端VDD連接；
[0126]所述數(shù)據(jù)寫入模塊包括數(shù)據(jù)寫入晶體管Tl;
[0127]所述數(shù)據(jù)寫入晶體管Tl的柵極與輸入補償控制信號GAT的補償控制信號輸入端連接，所述數(shù)據(jù)寫入晶體管Tl的第一極與所述驅(qū)動晶體管DTFT的第二極連接，所述數(shù)據(jù)寫入晶體管Tl的第二極與寫入數(shù)據(jù)電壓Vdata的數(shù)據(jù)電壓寫入端連接；
[0128]所述補償模塊包括補償晶體管Τ2;
[0129]所述補償晶體管Τ2的柵極與輸入所述補償控制信號GAT的補償控制信號輸入端連接，所述補償晶體管Τ2的第一極與所述驅(qū)動晶體管DTFT的第一極連接，所述補償晶體管Τ2的第二極與所述驅(qū)動晶體管DTFT的柵極連接；
[0130]所述第一初始化模塊包括第一初始化晶體管T3;
[0131]所述第一初始化晶體管T3的柵極與輸入所述初始化控制信號RST的初始化控制信號輸入端連接，所述第一初始化晶體管T3的第一極與輸入所述初始化電壓Vinit的初始化電壓輸入端連接，所述第一初始化晶體管T3的第二極與有機發(fā)光二極管OLED的陽極連接；
[0132]所述第二初始化模塊包括第二初始化晶體管T4;
[0133]所述第二初始化晶體管T4的柵極與輸入初始化控制信號RST的初始化控制信號輸入端連接，所述第二初始化晶體管T4的第一極與所述驅(qū)動晶體管DTFT的柵極連接，所述第二初始化晶體管T4的第二極與輸出初始化電壓Vinit的初始化電壓輸入端連接;以及，
[0134]所述發(fā)光控制模塊包括第一發(fā)光控制晶體管T5和第二發(fā)光控制晶體管T6;
[0135]所述第一發(fā)光控制晶體管T5的柵極與輸入發(fā)光控制信號EM的發(fā)光控制信號輸入端連接，所述第一發(fā)光控制晶體管T5的第一極與所述高電平輸出端VDD連接，所述第一發(fā)光控制晶體管T5的第二極與所述驅(qū)動晶體管DTFT的第一極連接；
[0136]所述第二發(fā)光控制晶體管T6柵極與輸入所述發(fā)光控制信號EM的發(fā)光控