用于顯示面板的驅(qū)動(dòng)信號(hào)控制電路的制作方法
【專利摘要】提供一種用于顯示面板的驅(qū)動(dòng)信號(hào)控制電路，時(shí)序控制器的第一端連接到柵極電壓整形控制器的輸入端，柵極電壓整形控制器的第一輸出端連接到第一場(chǎng)效應(yīng)晶體管的柵極，第一場(chǎng)效應(yīng)晶體管的源極連接到所述控制電路的輸入端，第一場(chǎng)效應(yīng)晶體管的漏極連接到所述控制電路的輸出端，柵極電壓整形控制器的第二輸出端連接到第二場(chǎng)效應(yīng)晶體管的柵極，第二場(chǎng)效應(yīng)晶體管的源極連接到所述控制電路的輸出端，第二場(chǎng)效應(yīng)晶體管的漏極連接到第一電阻器的第一端，第一電阻器的第二端接地，時(shí)序控制器的第二端連接到放電通路的第一端，放電通路的第二端連接到所述控制電路的輸出端。采用上述控制電路，可提高顯示面板的顯示效果，并有效降低顯示面板的制作成本。
【專利說明】
用于顯示面板的驅(qū)動(dòng)信號(hào)控制電路
技術(shù)領(lǐng)域
[0001 ]本發(fā)明總體說來涉及信號(hào)處理技術(shù)領(lǐng)域，更具體地講，涉及一種用于顯示面板的驅(qū)動(dòng)信號(hào)控制電路。
【背景技術(shù)】
[0002]現(xiàn)有的顯示面板中存在單邊驅(qū)動(dòng)和雙邊驅(qū)動(dòng)的方式，針對(duì)單邊驅(qū)動(dòng)方式一般是從顯示面板的一側(cè)(例如，顯示面板的左側(cè))開始傳輸顯示驅(qū)動(dòng)信號(hào)，由于顯示面板中的RC延遲(RC delay)效應(yīng)，會(huì)導(dǎo)致顯示面板的左側(cè)和右側(cè)的顯示效果存在差異。
[0003]為提高單邊驅(qū)動(dòng)方式下顯示面板的顯示效果，現(xiàn)有技術(shù)中通常是對(duì)提供給顯示面板的顯示驅(qū)動(dòng)信號(hào)進(jìn)行削角處理，以解決RC delay引起的面板顯示不均勻的問題。
[0004]圖1示出現(xiàn)有的對(duì)顯示驅(qū)動(dòng)信號(hào)進(jìn)行削角處理的電路圖，下面參照?qǐng)D1來介紹現(xiàn)有技術(shù)中對(duì)顯示驅(qū)動(dòng)信號(hào)進(jìn)行削角處理的過程。
[0005]如圖1所示，VGH表示從顯示驅(qū)動(dòng)信號(hào)發(fā)送單元接收的顯示驅(qū)動(dòng)信號(hào)，VGHM表示提供給顯示面板的顯示驅(qū)動(dòng)信號(hào)，時(shí)序控制器產(chǎn)生控制信號(hào)，該控制信號(hào)經(jīng)柵極電壓整形控制器之后控制第一場(chǎng)效應(yīng)晶體管Ql和第二場(chǎng)效應(yīng)晶體管Q2的導(dǎo)通和截止，當(dāng)Ql導(dǎo)通Q2截止時(shí)，VGHM被拉高到VGH的電壓，當(dāng)Ql截止Q2導(dǎo)通時(shí)，VGHM通過電阻Rl進(jìn)行放電，即，VGHM的電壓被拉低，以實(shí)現(xiàn)對(duì)VGHM進(jìn)行削角處理。
[0006]上述對(duì)顯示驅(qū)動(dòng)信號(hào)進(jìn)行削角處理的方式可通過調(diào)整電阻Rl的阻值大小來調(diào)整VGHM的削角速度和削角深度，但是在顯示面板批量生產(chǎn)過程中，由于顯示面板RC制作工藝上的差異，需要針對(duì)不同批次的顯示面板調(diào)整一個(gè)適合于該顯示面板的削角速度和深度，以使得該顯示面板的顯示效果能夠達(dá)到最佳。這就需要針對(duì)不同批次的顯示面板來調(diào)整電阻Rl的阻值，使得顯示面板在批量生產(chǎn)時(shí)電阻Rl的阻值一直在改變，造成顯示面板制作成本的增加。

【發(fā)明內(nèi)容】

[0007]本發(fā)明的示例性實(shí)施例在于提供一種用于顯示面板的驅(qū)動(dòng)信號(hào)控制電路，以解決現(xiàn)有技術(shù)中針對(duì)單邊驅(qū)動(dòng)方式通過調(diào)整阻值來改善顯示面板的顯示效果不方便、成本較高的技術(shù)問題。
[0008]根據(jù)本發(fā)明示例性實(shí)施例的一方面，提供一種用于顯示面板的驅(qū)動(dòng)信號(hào)控制電路，其特征在于，所述控制電路包括時(shí)序控制器、柵極電壓整形控制器、第一場(chǎng)效應(yīng)晶體管、第二場(chǎng)效應(yīng)晶體管、第一電阻器以及放電通路，其中，時(shí)序控制器的第一端連接到柵極電壓整形控制器的輸入端，柵極電壓整形控制器的第一輸出端連接到第一場(chǎng)效應(yīng)晶體管的柵極，第一場(chǎng)效應(yīng)晶體管的源極連接到所述控制電路的輸入端，第一場(chǎng)效應(yīng)晶體管的漏極連接到所述控制電路的輸出端，柵極電壓整形控制器的第二輸出端連接到第二場(chǎng)效應(yīng)晶體管的柵極，第二場(chǎng)效應(yīng)晶體管的源極連接到所述控制電路的輸出端，第二場(chǎng)效應(yīng)晶體管的漏極連接到第一電阻器的第一端，第一電阻器的第二端接地，時(shí)序控制器的第二端連接到放電通路的第一端，放電通路的第二端連接到所述控制電路的輸出端。
[0009]可選地，時(shí)序控制器可產(chǎn)生第一控制信號(hào)，并將產(chǎn)生的第一控制信號(hào)發(fā)送給柵極電壓整形控制器，當(dāng)?shù)谝豢刂菩盘?hào)為第一有效電平時(shí)，第一場(chǎng)效應(yīng)晶體管導(dǎo)通第二場(chǎng)效應(yīng)晶體管截止，所述控制電路的輸出端的電壓被拉高至輸入端的電壓，當(dāng)?shù)谝豢刂菩盘?hào)為第二有效電平時(shí)，第一場(chǎng)效應(yīng)晶體管截止第二場(chǎng)效應(yīng)晶體管導(dǎo)通，所述控制電路的輸出端通過第一電阻器進(jìn)行放電，以拉低所述控制電路輸出端的電壓。
[0010]可選地，所述時(shí)序控制器可還產(chǎn)生第二控制信號(hào)，并將產(chǎn)生的第二控制信號(hào)發(fā)送給放電通路，所述放電通路根據(jù)接收的第二控制信號(hào)來對(duì)所述控制電路的輸出端進(jìn)行放電。
[0011]可選地，所述放電通路可包括第三場(chǎng)效應(yīng)晶體管和第二電阻器，其中，時(shí)序控制器的第二端連接到第三場(chǎng)效應(yīng)晶體管的柵極，第三場(chǎng)效應(yīng)晶體管的漏極接地，第三場(chǎng)效應(yīng)晶體管的源極連接到第二電阻器的第一端，第二電阻器的第二端連接到所述控制電路的輸出端。
[0012]可選地，所述時(shí)序控制器可將產(chǎn)生的第二控制信號(hào)發(fā)送給第三場(chǎng)效應(yīng)晶體管的柵極，當(dāng)?shù)诙刂菩盘?hào)為第一有效電平時(shí)，第三場(chǎng)效應(yīng)晶體管導(dǎo)通，所述控制電路的輸出端通過第二電阻器進(jìn)行放電，當(dāng)?shù)诙刂菩盘?hào)為第二有效電平時(shí)，第三場(chǎng)效應(yīng)晶體管截止，不對(duì)所述控制電路的輸出端進(jìn)行放電。
[0013]可選地，可根據(jù)所述顯示面板的實(shí)際顯示效果來確定第一控制信號(hào)的第一有效電平的持續(xù)時(shí)間、第一控制信號(hào)的第二有效電平的持續(xù)時(shí)間、第二控制信號(hào)的第一有效電平的持續(xù)時(shí)間、第二控制信號(hào)的第二有效電平的持續(xù)時(shí)間。
[0014]可選地，第一場(chǎng)效應(yīng)晶體管可為PMOS晶體管，第二場(chǎng)效應(yīng)晶體管可為PMOS晶體管，第三場(chǎng)效應(yīng)晶體管可為NMOS晶體管。
[0015]采用上述用于顯示面板的驅(qū)動(dòng)信號(hào)控制電路，可實(shí)現(xiàn)對(duì)顯示驅(qū)動(dòng)信號(hào)的削角處理，提高顯示面板的顯示效果，并有效降低顯示面板的制作成本。
【附圖說明】
[0016]圖1示出現(xiàn)有的對(duì)顯示驅(qū)動(dòng)信號(hào)進(jìn)行削角處理的電路圖；
[0017]圖2示出根據(jù)本發(fā)明示例性實(shí)施例的用于顯示面板的驅(qū)動(dòng)信號(hào)控制電路圖。
【具體實(shí)施方式】
[0018]現(xiàn)在將詳細(xì)地描述本發(fā)明的示例性實(shí)施例，本發(fā)明的示例性實(shí)施例的示例示出在附圖中。下面通過參照附圖描述實(shí)施例來解釋本發(fā)明。然而，本發(fā)明可以以許多不同的形式實(shí)施，而不應(yīng)被解釋為局限于在此闡述的示例性實(shí)施例。相反，提供這些實(shí)施例使得本公開將是徹底的和完整的，并且這些實(shí)施例將把本發(fā)明的范圍充分地傳達(dá)給本領(lǐng)域技術(shù)人員。
[0019]圖2示出根據(jù)本發(fā)明示例性實(shí)施例的用于顯示面板的驅(qū)動(dòng)信號(hào)控制電路圖。
[0020]如圖2所示，根據(jù)本發(fā)明示例性實(shí)施例的用于顯示面板的驅(qū)動(dòng)信號(hào)控制電路包括時(shí)序控制器、柵極電壓整形控制器、第一場(chǎng)效應(yīng)晶體管Q1、第二場(chǎng)效應(yīng)晶體管Q2、第一電阻器Rl以及放電通路。
[0021]應(yīng)理解，所述控制電路的輸入端VIN從顯示驅(qū)動(dòng)信號(hào)發(fā)送單元接收顯示驅(qū)動(dòng)信號(hào)，作為示例，該顯示驅(qū)動(dòng)信號(hào)發(fā)送單元可為顯示面板中的驅(qū)動(dòng)控制器(例如，驅(qū)動(dòng)IC)，所述控制電路的輸出端VOUT將處理后的顯示驅(qū)動(dòng)信號(hào)發(fā)送給顯示面板的各子像素。也就是說，驅(qū)動(dòng)IC產(chǎn)生的顯示驅(qū)動(dòng)信號(hào)經(jīng)過本發(fā)明示例性實(shí)施例的控制電路的處理后發(fā)送給顯示面板的各子像素，以驅(qū)動(dòng)顯示面板進(jìn)行顯示。
[0022]具體說來，時(shí)序控制器的第一端連接到柵極電壓整形控制器的輸入端，柵極電壓整形控制器的第一輸出端連接到第一場(chǎng)效應(yīng)晶體管Ql的柵極，第一場(chǎng)效應(yīng)晶體管Ql的源極連接到所述控制電路的輸入端VIN，第一場(chǎng)效應(yīng)晶體管Ql的漏極連接到所述控制電路的輸出端V0UT。柵極電壓整形控制器的第二輸出端連接到第二場(chǎng)效應(yīng)晶體管Q2的柵極，第二場(chǎng)效應(yīng)晶體管Q2的源極連接到所述控制電路的輸出端VOUT，第二場(chǎng)效應(yīng)晶體管Q2的漏極連接到第一電阻器Rl的第一端，第一電阻器Rl的第二端接地，時(shí)序控制器的第二端連接到放電通路的第一端，放電通路的第二端連接到所述控制電路的輸出端V0UT。
[0023]下面來詳細(xì)介紹根據(jù)本發(fā)明示例性實(shí)施例的用于顯示面板的驅(qū)動(dòng)信號(hào)控制電路的工作原理。
[0024]具體說來，在本發(fā)明示例性實(shí)施例的用于顯示面板的驅(qū)動(dòng)信號(hào)控制電路中共包括兩條放電通路，第一放電通路包括第二場(chǎng)效應(yīng)晶體管Q2和第一電阻器Rl，時(shí)序控制器可產(chǎn)生第一控制信號(hào)，時(shí)序控制器將產(chǎn)生的第一控制信號(hào)發(fā)送給柵極電壓整形控制器，以控制第一放電通路的通斷。
[0025]例如，當(dāng)?shù)谝豢刂菩盘?hào)為第一有效電平(例如，高電平)時(shí)，第一場(chǎng)效應(yīng)晶體管Ql導(dǎo)通，所述控制電路的輸出端VOUT的電壓被拉高至輸入端VIN的電壓，即，輸出端VOUT的電壓值近似等于輸入端VIN的電壓值。此時(shí)，第二場(chǎng)效應(yīng)晶體管Q2截止，所述控制電路的輸出端VOUT不通過第一電阻器Rl進(jìn)行放電。
[0026]當(dāng)?shù)谝豢刂菩盘?hào)為第二有效電平(例如，低電平)時(shí)，第一場(chǎng)效應(yīng)晶體管Ql截止，此時(shí)，第二場(chǎng)效應(yīng)晶體管Q2導(dǎo)通，所述控制電路的輸出端VOUT通過第一電阻器Rl進(jìn)行放電，以拉低所述控制電路輸出端VOUT的電壓。作為不例，第一控制信號(hào)可為一方波信號(hào)，優(yōu)選地，可根據(jù)顯示面板的實(shí)際顯示效果來調(diào)整該方波信號(hào)的第一有效電平的持續(xù)時(shí)間和第二有效電平的持續(xù)時(shí)間，以控制所述控制電路輸出端VOUT的電壓在被拉低過程中的削角速度和削角深度。
[0027]在本發(fā)明示例性實(shí)施例中，第一場(chǎng)效應(yīng)晶體管Ql可為PMOS晶體管，第二場(chǎng)效應(yīng)晶體管Q2可為PMOS晶體管，且第一場(chǎng)效應(yīng)晶體管Ql和第二場(chǎng)效應(yīng)晶體管Q2不同時(shí)導(dǎo)通(S卩，分時(shí)導(dǎo)通)。
[0028]優(yōu)選地，圖2中所示的放電通路為本發(fā)明示例性實(shí)施例的用于顯示面板的驅(qū)動(dòng)信號(hào)控制電路包括的第二放電通路，時(shí)序控制器可還產(chǎn)生第二控制信號(hào)，時(shí)序控制器將產(chǎn)生的第二控制信號(hào)發(fā)送給第二放電通路，以控制第二放電通路的通斷，從而實(shí)現(xiàn)所述控制電路的輸出端通過第二放電通路進(jìn)行放電。
[0029]作為示例，第二放電通路可包括第三場(chǎng)效應(yīng)晶體管Q3和第二電阻器R2，作為示例，第三場(chǎng)效應(yīng)晶體管Q3可為NMOS晶體管。具體說來，時(shí)序控制器的第二端連接到第三場(chǎng)效應(yīng)晶體管Q3的柵極，第三場(chǎng)效應(yīng)晶體管Q3的漏極接地，第三場(chǎng)效應(yīng)晶體管Q3的源極連接到第二電阻器R2的第一端，第二電阻器R2的第二端連接到所述控制電路的輸出端V0UT。
[0030]在此情況下，時(shí)序控制器將產(chǎn)生的第二控制信號(hào)發(fā)送給第三場(chǎng)效應(yīng)晶體管Q3的柵極，當(dāng)?shù)诙刂菩盘?hào)為第一有效電平(例如，高電平)時(shí)，第三場(chǎng)效應(yīng)晶體管Q3導(dǎo)通，所述控制電路的輸出端VOUT通過第二電阻器R2進(jìn)行放電，以拉低所述控制電路輸出端VOUT的電壓。當(dāng)?shù)诙刂菩盘?hào)為第二有效電平(例如，低電平)時(shí)，第三場(chǎng)效應(yīng)晶體管Q3截止，此時(shí)不對(duì)所述控制電路的輸出端VOUT進(jìn)行放電。
[0031]優(yōu)選地，可根據(jù)所述顯示面板的實(shí)際顯示效果來確定第二控制信號(hào)的第一有效電平的持續(xù)時(shí)間、第二控制信號(hào)的第二有效電平的持續(xù)時(shí)間，以控制所述控制電路輸出端VOUT的電壓在被拉低過程中的削角速度和削角深度。
[0032]這里，根據(jù)本發(fā)明示例性實(shí)施例的用于顯示面板的驅(qū)動(dòng)信號(hào)控制電路包含兩條放電通路，通過調(diào)節(jié)時(shí)序控制器的第一控制信號(hào)的第一有效電平的持續(xù)時(shí)間、第一控制信號(hào)的第二有效電平的持續(xù)時(shí)間、第二控制信號(hào)的第一有效電平的持續(xù)時(shí)間、第二控制信號(hào)的第二有效電平的持續(xù)時(shí)間來控制兩條放電通路的通斷，以實(shí)現(xiàn)對(duì)所述控制電路輸出端VOUT的電壓在被拉低過程中的削角速度和削角深度的控制，以使顯示面板能夠具有較好的實(shí)際顯示效果。
[0033]此外，由于上述用于顯示面板的驅(qū)動(dòng)信號(hào)控制電路的各電氣元件是固定的，且控制電路中的各電阻器的阻值也是固定值，僅是通過調(diào)節(jié)時(shí)序控制器輸出的控制信號(hào)的時(shí)序即可實(shí)現(xiàn)對(duì)顯示驅(qū)動(dòng)信號(hào)的削角處理，該控制電路可適用于各種顯示面板，有效避免了不同生產(chǎn)批次的顯示面板在制作工藝上的不同而導(dǎo)致的制作成本的增加。
[0034]上面已經(jīng)結(jié)合具體示例性實(shí)施例描述了本發(fā)明，但是本發(fā)明的實(shí)施不限于此。在本發(fā)明的精神和范圍內(nèi)，本領(lǐng)域技術(shù)人員可以進(jìn)行各種修改和變型，這些修改和變型將落入權(quán)利要求限定的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種用于顯示面板的驅(qū)動(dòng)信號(hào)控制電路，其特征在于，所述控制電路包括時(shí)序控制器、柵極電壓整形控制器、第一場(chǎng)效應(yīng)晶體管、第二場(chǎng)效應(yīng)晶體管、第一電阻器以及放電通路， 其中，時(shí)序控制器的第一端連接到柵極電壓整形控制器的輸入端，柵極電壓整形控制器的第一輸出端連接到第一場(chǎng)效應(yīng)晶體管的柵極，第一場(chǎng)效應(yīng)晶體管的源極連接到所述控制電路的輸入端，第一場(chǎng)效應(yīng)晶體管的漏極連接到所述控制電路的輸出端， 柵極電壓整形控制器的第二輸出端連接到第二場(chǎng)效應(yīng)晶體管的柵極，第二場(chǎng)效應(yīng)晶體管的源極連接到所述控制電路的輸出端，第二場(chǎng)效應(yīng)晶體管的漏極連接到第一電阻器的第一端，第一電阻器的第二端接地， 時(shí)序控制器的第二端連接到放電通路的第一端，放電通路的第二端連接到所述控制電路的輸出端。2.根據(jù)權(quán)利要求1所述的控制電路，其特征在于，時(shí)序控制器產(chǎn)生第一控制信號(hào)，并將產(chǎn)生的第一控制信號(hào)發(fā)送給柵極電壓整形控制器， 當(dāng)?shù)谝豢刂菩盘?hào)為第一有效電平時(shí)，第一場(chǎng)效應(yīng)晶體管導(dǎo)通第二場(chǎng)效應(yīng)晶體管截止，所述控制電路的輸出端的電壓被拉高至輸入端的電壓， 當(dāng)?shù)谝豢刂菩盘?hào)為第二有效電平時(shí)，第一場(chǎng)效應(yīng)晶體管截止第二場(chǎng)效應(yīng)晶體管導(dǎo)通，所述控制電路的輸出端通過第一電阻器進(jìn)行放電，以拉低所述控制電路輸出端的電壓。3.根據(jù)權(quán)利要求1所述的控制電路，其特征在于，所述時(shí)序控制器還產(chǎn)生第二控制信號(hào)，并將產(chǎn)生的第二控制信號(hào)發(fā)送給放電通路，所述放電通路根據(jù)接收的第二控制信號(hào)來對(duì)所述控制電路的輸出端進(jìn)行放電。4.根據(jù)權(quán)利要求3所述的控制電路，其特征在于，所述放電通路包括第三場(chǎng)效應(yīng)晶體管和第二電阻器， 其中，時(shí)序控制器的第二端連接到第三場(chǎng)效應(yīng)晶體管的柵極，第三場(chǎng)效應(yīng)晶體管的漏極接地，第三場(chǎng)效應(yīng)晶體管的源極連接到第二電阻器的第一端，第二電阻器的第二端連接到所述控制電路的輸出端。5.根據(jù)權(quán)利要求4所述的控制電路，其特征在于，所述時(shí)序控制器將產(chǎn)生的第二控制信號(hào)發(fā)送給第三場(chǎng)效應(yīng)晶體管的柵極， 當(dāng)?shù)诙刂菩盘?hào)為第一有效電平時(shí)，第三場(chǎng)效應(yīng)晶體管導(dǎo)通，所述控制電路的輸出端通過第二電阻器進(jìn)行放電， 當(dāng)?shù)诙刂菩盘?hào)為第二有效電平時(shí)，第三場(chǎng)效應(yīng)晶體管截止，不對(duì)所述控制電路的輸出端進(jìn)行放電。6.根據(jù)權(quán)利要求1所述的控制電路，其特征在于，根據(jù)所述顯示面板的實(shí)際顯示效果來確定第一控制信號(hào)的第一有效電平的持續(xù)時(shí)間、第一控制信號(hào)的第二有效電平的持續(xù)時(shí)間、第二控制信號(hào)的第一有效電平的持續(xù)時(shí)間、第二控制信號(hào)的第二有效電平的持續(xù)時(shí)間。7.根據(jù)權(quán)利要求1所述的控制電路，其特征在于，第一場(chǎng)效應(yīng)晶體管為PMOS晶體管，第二場(chǎng)效應(yīng)晶體管為PMOS晶體管，第三場(chǎng)效應(yīng)晶體管為NMOS晶體管。
【文檔編號(hào)】G09G3/20GK105845067SQ201610371057
【公開日】2016年8月10日
【申請(qǐng)日】2016年5月30日
【發(fā)明人】李文芳, 曹丹
【申請(qǐng)人】深圳市華星光電技術(shù)有限公司