電平轉移電路及其驅動方法、柵極驅動電路和顯示裝置的制造方法
【專利摘要】本發(fā)明提供一種電平轉移電路，包括：信號輸入端、第一高電平輸入端、第二高電平輸入端、低電平輸入端、預輸出端、存儲電容、預充模塊和升壓模塊；存儲電容的第一端與預輸出端相連；預充模塊的控制端與電平轉移電路的輸入端相連，第一輸入端與第一高電平輸入端相連，第二輸入端與低電平輸入端相連，第一輸出端與存儲電容的第一端相連，第二輸出端與存儲電容的第二端相連；升壓模塊的控制端與電平轉移電路的輸入端相連，輸入端與第二高電平輸入端相連，輸出端與存儲電容的第二端相連。本發(fā)明還提供一種電平轉移電路的驅動方法、柵極驅動電路和顯示裝置。本發(fā)明的電平轉移電路能夠提高升壓效率。
【專利說明】
電平轉移電路及其驅動方法、柵極驅動電路和顯示裝置
技術領域
[0001]本發(fā)明涉及顯示技術領域，具體涉及一種電平轉移電路及其驅動方法、柵極驅動電路和顯示裝置。
【背景技術】
[0002]薄膜晶體管液晶顯示裝置以其顯示畫質好、低電壓、低功耗、響應速度快等特點收到了廣泛好評。顯示裝置包括設置有薄膜晶體管陣列的陣列基板，進行顯示時，通過移位寄存器向每行柵線依次提供掃描信號，使得每一行的薄膜晶體管依次開啟。薄膜晶體管所需要的開啟電壓較高，而移位寄存器輸出的電壓較低，不能達到打開薄膜晶體管開關的要求。為此，通常利用電平轉移電路將較低的電平轉換為較高的電平信號。
[0003]電平轉移電路中設置有儲能元件，現有技術的電平轉移電路通常采用電感作為儲能元件，并配合使用二極管，這就導致電路的電子器件較多，占用面積較大，耗能較大，電平轉換效率較低。

【發(fā)明內容】

[0004]本發(fā)明旨在至少解決現有技術中存在的技術問題之一，提出了一種電平轉移電路及其驅動方法、柵極驅動電路和顯示裝置，以提高電平轉換效率。
[0005]為了解決上述技術問題之一，本發(fā)明提供一種電平轉移電路，包括:
[0006]信號輸入端、第一高電平輸入端、第二高電平輸入端、低電平輸入端、預輸出端；
[0007]存儲電容，所述存儲電容的第一端與所述預輸出端相連；
[0008]預充模塊，所述預充模塊的控制端與所述信號輸入端相連，所述預充模塊的第一輸入端與所述第一高電平輸入端相連，所述預充模塊的第二輸入端與所述低電平輸入端相連，所述預充模塊的第一輸出端與所述存儲電容的第一端相連，所述預充模塊的第二輸出端與所述存儲電容的第二端相連;所述預充模塊的第一輸入端與第一輸出端用于在所述信號輸入端輸入高電平的控制信號時導通、并在所述信號輸入端輸入低電平的控制信號時斷開;所述預充模塊的第二輸入端與第二輸出端用于在所述信號輸入端輸入所述高電平信號時導通、并在所述信號輸入端輸入所述低電平信號時斷開;和
[0009]升壓模塊，所述升壓模塊的控制端與所述信號輸入端相連，所述升壓模塊的輸入端與所述第二高電平輸入端相連，所述升壓模塊的輸出端與所述存儲電容的第二端相連，所述升壓模塊的輸入端與輸出端用于在所述信號輸入端輸入所述高電平的控制信號時斷開、并在所述信號輸入端輸入所述低電平的控制信號時導通；
[0010]其中，所述第二高電平輸入端與所述低電平輸入端之間的電壓差與所述第一高電平輸入端的電壓之和大于所述高電平的控制信號的電壓。
[0011]優(yōu)選地，所述電平轉移電路還包括:
[0012]最終輸出端;和
[0013]輸出模塊，所述輸出模塊的第一輸入端與所述預輸出端相連，所述輸出模塊的第二輸入端與所述低電平輸入端相連，所述輸出模塊的控制端與所述信號輸入端相連，所述輸出模塊的輸出端與所述最終輸出端相連;所述輸出模塊的第一輸入端與輸出端用于在該輸出模塊的控制端接收到所述低電平的控制信號時導通，所述輸出模塊的第二輸入端與輸出端用于在該輸出模塊的控制端接收到所述高電平的控制信號導通。
[0014]優(yōu)選地，所述預充模塊包括第一預充單元和第二預充單元，
[0015]所述第一預充單元控制端和所述第二預充單元的控制端相連，并共同形成為所述預充模塊的控制端，所述第一預充單元的輸入端為所述預充模塊的第一輸入端，所述第一預充單元的輸出端為所述預充模塊的第一輸出端;所述第一預充單元的輸入端與輸出端用于在該第一預充單元的控制端接收到所述高電平的控制信號時導通、并在該第一預充單元的控制端接收到所述低電平的控制信號時斷開；
[0016]所述第二預充單元的輸入端為所述預充模塊的第二輸入端，所述第二預充單元的輸出端為所述預充模塊的第二輸出端;所述第二預充單元的輸入端與輸出端用于在該第二預充單元的控制端接收到所述高電平的控制信號時導通、并在該第二預充單元的控制端接收到所述低電平的控制信號時斷開。
[0017]優(yōu)選地，所述第一預充單元包括第一P型晶體管、第一 N型晶體管和第二 P型晶體管，
[0018]所述第一N型晶體管的柵極和所述第一 P型晶體管的柵極相連，并共同形成所述第一預充單元的控制端，所述第一 P型晶體管的第一極與所述存儲電容的第一端相連，所述第一 P型晶體管的第二極、所述第一 N型晶體管的第二極和所述第二 P型晶體管的柵極連接在一起，所述第一 N型晶體管的第一極與所述低電平輸入端相連，所述第二 P型晶體管的第一極為所述第一預充單元的輸入端，所述第二 P型晶體管的第二極為所述第一預充單元的輸出端。
[0019]優(yōu)選地，所述第二預充單元包括第二N型晶體管，所述第二N型晶體管的柵極為所述第二預充單元的控制端，所述第二 N型晶體管的第一極為所述第二預充單元的輸入端，所述第二 N型晶體管的第二極為所述第二預充單元的輸出端。
[0020]優(yōu)選地，所述升壓模塊包括第三P型晶體管，所述第三P型晶體管的柵極為所述升壓模塊的控制端，所述第三P型晶體管的第一極為所述升壓模塊的輸入端，所述第三P型晶體管的第二極為所述升壓模塊的輸出端。
[0021 ]優(yōu)選地，所述輸出模塊包括第三N型晶體管和第四P型晶體管，所述第三N型晶體管的柵極和所述第四P型晶體管的柵極相連并共同形成所述輸出模塊的控制端，所述第四P型晶體管的第一極為所述輸出模塊的第一輸入端，所述第三N型晶體管的第一極為所述輸出模塊的第二輸入端，所述第四P型晶體管的第二極和所述第三N型晶體管的第二極相連并共同形成所述輸出模塊的輸出端。
[0022]優(yōu)選地，所述第一高電平輸入端的電壓與所述第二高電平輸入端的電壓相等。
[0023]相應地，本發(fā)明還提供一種上述電平轉移電路的驅動方法，包括:在預充階段，向所述電平轉移電路的信號輸入端提供高電平的控制信號，以使所述預充模塊的第一輸入端與第一輸出端導通、所述預充模塊的第二輸入端與第二輸出端導通、所述升壓模塊的輸入端與輸出端斷開；
[0024]在升壓階段，向所述電平轉移電路的信號輸入端提供低電平的控制信號，以使所述預充模塊的第一輸入端與第一輸出端斷開、所述預充模塊的第二輸入端與第二輸出端斷開、所述升壓模塊的輸入端與輸出端導通。
[0025]相應地，本發(fā)明還提供一種柵極驅動電路，包括多個級聯(lián)的移位寄存單元和多個電平轉移電路，每個移位寄存單元對應一個電平轉移電路，所述電平轉移電路為本發(fā)明提供的上述電平轉移電路，所述電平轉移電路的信號輸入端與相應的移位寄存單元的輸出端相連。
[0026]相應地，本發(fā)明還提供一種顯示裝置，包括本發(fā)明提供的上述柵極驅動電路。
[0027]當信號輸入端輸入高電平的控制信號時，存儲電容的第一端與第一高電平輸入端VDDI導通，存儲電容的第二端與低電平輸入端VSS導通，因此，存儲電容的第一端電位達到Vddl、第二端的電位為Vss。當信號輸入端輸入低電平的控制信號時，存儲電容的第二端的電位由低電平電位Vss升高至Vdd2，存儲電容的第一端處于懸浮狀態(tài)，由于存儲電容的自舉作用使其兩端之間的電壓保持不變，因此，當存儲電容的第二端的電位升高時，其第一端的電位也會隨之升高，達到Vddl + (Vdd2-Vss)，而Vddl + (Vdd2-Vss)大于信號輸入端輸入的高電平的控制信號的電壓值，從而實現了升壓。和現有技術中利用電感作為儲能元件的方式相比，本發(fā)明通過存儲電容的自舉作用，能夠提高升壓的效率，也不需要設置二極管，從而減少了器件的數量，降低了耗能。
【附圖說明】
[0028]附圖是用來提供對本發(fā)明的進一步理解，并且構成說明書的一部分，與下面的【具體實施方式】一起用于解釋本發(fā)明，但并不構成對本發(fā)明的限制。在附圖中:
[0029]圖1是本發(fā)明的實施例中提供的電平轉移電路的模塊結構示意圖；
[0030]圖2是本發(fā)明的實施例中提供的電平轉移電路的具體結構示意圖；
[0031]圖3是圖2所示的電平轉移電路中相關信號端的信號波形示意圖。
[0032]其中，附圖標記為:
[0033]10、預充模塊；11、第一預充單元；12、第二預充單元;20、升壓模塊;30、輸出模塊；VIN、電平轉移電路的信號輸入端;a、電平轉移電路的預輸出端;VOUT、電平轉移電路的最終輸出端;VDD1、第一高電平輸入端;VDD2、第二高電平輸入端;C、存儲電容;P3、第三P型晶體管;P2、第二P型晶體管;Pl、第一P型晶體管;P4、第四P型晶體管;N2、第二N型晶體管;N1、第一N型晶體管;N3、第三N型晶體管;VSS、低電平輸入端。
【具體實施方式】
[0034]以下結合附圖對本發(fā)明的【具體實施方式】進行詳細說明。應當理解的是，此處所描述的【具體實施方式】僅用于說明和解釋本發(fā)明，并不用于限制本發(fā)明。
[0035]作為本發(fā)明的一方面，提供一種電平轉移電路，如圖1所示，包括信號輸入端VIN、第一高電平輸入端VDDl、第二高電平輸入端VDD2、低電平輸入端VSS、預輸出端a、存儲電容C、預充模塊10和升壓模塊20。
[0036]存儲電容C的第一端與預輸出端a相連。
[0037]預充模塊10的控制端Cl與所述電平轉移電路的信號輸入端VIN相連，預充模塊10的第一輸入端i I與第一高電平輸入端VDDI相連，預充模塊1的第二輸入端i 2與低電平輸入端VSS相連，預充模塊10的第一輸出端Ol與存儲電容C的第一端相連，預充模塊10的第二輸出端02與存儲電容C的第二端b相連。預充模塊10的第一輸入端i I與第一輸出端Ol用于在信號輸入端VIN輸入高電平的控制信號時導通、并在信號輸入端VIN輸入低電平的控制信號時斷開;預充模塊10的第二輸入端i2與第二輸出端o2用于在信號輸入端VIN輸入所述高電平的控制信號時導通、并在信號輸入端VIN輸入所述低電平的控制信號時斷開。
[0038]升壓模塊20的控制端c2與信號輸入端VIN相連，升壓模塊20的輸入端i3與第二高電平輸入端VDD2相連，升壓模塊20的輸出端o3與存儲電容C的第二端b相連。升壓模塊20的輸入端i3與輸出端i3用于在信號輸入端VIN輸入所述高電平的控制信號時斷開、并在信號輸入端VIN輸入所述低電平的控制信號時導通。
[0039]其中，第二高電平輸入端VDD2與低電平輸入端VSS之間的電壓差與第一高電平輸入端VDDl的電壓之和大于所述高電平的控制信號的電壓。
[0040]假設第一高電平輸入端VDDl的電壓為Vddl、第二高電平輸入端VDD2的電壓為Vdd2、低電平輸入端VSS的電壓為Vss。當信號輸入端VIN輸入高電平的控制信號時，存儲電容C的第一端與第一高電平輸入端VDDl導通，存儲電容C的第二端b與低電平輸入端VSS導通，因此，存儲電容C的第一端電位達到Vddl、第二端b的電位為Vss。當信號輸入端VIN輸入低電平的控制信號時，存儲電容C的第二端b的電位由低電平電位Vss升高至Vdd2，存儲電容C的第一端處于懸浮狀態(tài)，由于存儲電容C的自舉作用使其兩端之間的電壓保持不變，因此，當存儲電容C的第二端b的電位升高時，其第一端的電位也會隨之升高，達到Vddl + (Vdd2-Vss)，而Vddl + (Vdd2-Vss)大于信號輸入端VIN輸入的高電平的控制信號的電壓值，從而實現了升壓。當低電平輸入端VSS為接地端時，Vss為零，存儲電容C第一端的電位達到Vddl +Vdd2。和現有技術中利用電感作為儲能元件的方式相比，本發(fā)明通過存儲電容C的自舉作用，能夠提高升壓的效率;且不需要配合二極管使用，減少器件的設置，從而降低耗能。
[0041]其中，所述電平轉移電路的預輸出端a可以作為電平轉移電路最終的輸出端，在這種情況下，需要將所述電平轉移電路與額外的反相器配合使用，從而能夠在升壓的同時對輸入的信號進行反相，進而在信號輸入端VIN輸入高電平信號時，反相器輸出能夠關閉陣列基板的薄膜晶體管的低電平信號;在信號輸入端VIN輸入低電平信號時，反相器能夠輸出開啟陣列基板的薄膜晶體管的高電平信號。
[0042]為了使得包括所述電平轉移電路的驅動芯片的集成度提高，體積減小，可以直接將反相器集成在電平轉移電路中，以同時實現升壓和反相。如圖1和圖2所示，所述電平轉移電路還包括最終輸出端VOUT和輸出模塊30。
[0043]輸出模塊30的第一輸入端i4與所述電平轉移電路的預輸出端a相連，輸出模塊30的第二輸入端i5與低電平輸入端VSS相連，輸出模塊30的控制端c3與信號輸入端VIN相連，輸出模塊30的輸出端o4與電平轉移電路的最終輸出端VOUT相連。輸出模塊30的第一輸入端i4與輸出端o4用于在該輸出模塊30的控制端c3接收到所述低電平的控制信號時導通;輸出模塊30的第二輸入端i5與輸出端o4用于在該輸出模塊30的控制端c3接收到所述高電平的控制信號時導通。因此，輸出模塊30可以和升壓模塊20、預充模塊10、存儲電容C集成在一起，使得所述電平轉移電路同時具有升壓和反相的功能，不需要再單獨設置反相器。包括輸出模塊30的電平轉移電路對電平的轉換結果為:當信號輸入端VIN輸入高電平的控制信號時，最終輸出端VOUT與低電平輸入端VSS導通，從而輸出電壓為Vss的低電平信號；當信號輸入端VIN輸入低電平的控制信號時，最終輸出端VOUT與存儲電容的第一端導通，輸出電壓為Vddl+(Vdd2-Vss)的高電平信號。
[0044]其中，Vddl可以等于Vdd2，S卩，第一高電平輸入端VDDl和第二高電平輸入端VDD2可以為同一個信號端，以減少信號端的設置。
[0045]可選地，如圖1和圖2所示，預充模塊10包括第一預充單元11和第二預充單元12。
[0046]第一預充單元11的控制端和第二預充單元12的控制端相連，并共同形成為預充模塊10的控制端Cl，S卩，第一預充單元11的控制端和第二預充單元12的控制端均與電平轉移電路的信號輸入端VIN相連;第一預充單元11的輸入端為預充模塊10的第一輸出端il，SP，第一預充單元11的輸入端與第一高電平輸入端VDDl相連;第一預充單元11的輸出端為預充模塊10的第一輸出端01，S卩，第一預充單元11的輸出端與存儲電容C的第一端相連。第一預充單元11的輸入端與輸出端用于在第一預充單元11的控制端收到高電平的控制信號時導通、并在該第一預充單元11的控制端接收到低電平的控制信號時斷開，從而在信號輸入端VIN輸入高電平的控制信號時，將第一高電平輸入端VDDl與存儲電容C的第一端導通;在信號輸入端VIN輸入低電平的控制信號時，將第一高電平輸入端VDDl與存儲電容C的第一端斷開。
[0047]第二預充單元12的輸入端為預充模塊10的第二輸入端i2，第二預充單元12的輸出端為預充模塊10的第二輸出端02。第二預充單元12的輸入端與輸出端用于在第二預充單元12的控制端接收到高電平的控制信號時導通，并在第二預充單元12的控制端接收到低電平的控制信號時斷開。
[0048]進一步具體地，第一預充單元11包括第一P型晶體管P1、第一 N型晶體管NI和第二 P型晶體管P2。第一 N型晶體管NI的柵極和第一 P型晶體管Pl的柵極相連，并共同形成第一預充單元11的控制端;第一 P型晶體管Pl的第一極與存儲電容C的第一端相連;第一 P型晶體管Pl的第二極、第一 N型晶體管NI的第二極和第二 P型晶體管P2的柵極連接在一起;第一 N型晶體管NI的第一極與低電平輸入端VSS相連;第二 P型晶體管P2的第一極為第一預充單元11的輸入端，即，第二P型晶體管P2的第一極與第一高電平輸入端VDDl相連;第二P型晶體管P2的第二極為第一預充單元11的輸出端，即，第二P型晶體管P2的第二極與存儲電容C的第一端相連。
[0049]第二預充單元12包括第二N型晶體管N2，第二 N型晶體管N2的柵極為第二預充單元12的控制端，第二 N型晶體管的第一極為第一預充單元12的輸入端，所述第二 N型晶體管的第二極為第二預充單元12的輸出端。即，第二N型晶體管N2的柵極與信號輸入端VIN相連，第二 N型晶體管N2的第一極與低電平輸入端VSS相連，第二 N型晶體管N2的第二極與存儲電容C的第二端b相連。
[0050]升壓模塊20包括第三P型晶體管P3，第三P型晶體管P3的柵極為升壓模塊20的控制端，第三P型晶體管P3的第一極為升壓模塊20的輸入端，第三P型晶體管P3的第二極為升壓模塊20的輸出端。即，第三P型晶體管P3的柵極與信號輸入端VIN相連，第三P型晶體管P3的第一極與第二高電平輸入端VDD2相連，第三P型晶體管P3的第二極與存儲電容C的第二端相連。
[0051 ]輸出模塊30包括第三N型晶體管N3和第四P型晶體管P4。第三N型晶體管N3的柵極和第四P型晶體管P4的柵極相連并共同形成輸出模塊30的控制端，S卩，二者的柵極均與信號輸入端VIN相連;第四P型晶體管P4的第一極為輸出模塊30的第一輸入端，8卩，第四P型晶體管P4的第一極與存儲電容C的第一端相連;第三N型晶體管的第一極為輸出模塊30的第二輸入端，即，第三N型晶體管N3的第一極與低電平輸入端VSS相連;第四P型晶體管P4的第二極和所述第三N型晶體管的第二極相連并共同形成輸出模塊30的輸出端，S卩，二者的第二極均與第二 P型晶體管的柵極相連。
[0052 ]由于本發(fā)明的電平轉移電路中的存儲電容以外的電子元件均采用N型晶體管或P型晶體管，因而所述電平轉移電路更容易集成，占用空間更小。其中，上述各個晶體管均可以采用場效應晶體管(M0SFET)。并且，所述電平轉移電路中電子器件的數量較少，從而可以減少電路的耗能。
[0053]作為本發(fā)明的第二個方面，提供一種上述電平轉移電路的驅動方法，包括:
[0054]在預充階段(如圖3中所示)，向所述電平轉移電路的信號輸入端VIN提供高電平的控制信號，以使預充模塊10的第一輸入端il與第一輸出端Ol導通、預充模塊10的第二輸入端i2與第二輸出端o2導通、升壓模塊20的輸入端i3與輸出端o3斷開。
[0055]在升壓階段(如圖3中所示)，向所述電平轉移電路的信號輸入端VIN提供低電平的控制信號，以使預充模塊10的第一輸入端il與第一輸出端Ol斷開、預充模塊10的第二輸入端i2與第二輸出端o2斷開、升壓模塊20的輸入端i3與輸出端o3導通。
[0056]圖3為所述電平轉移電路相關信號端的信號波形示意圖，下面結合圖2和圖3對利用所述電平轉移電路進行電平轉移的過程進行描述。
[0057]為了在最終輸出端VOUT獲取低電平的輸出信號，需要向信號輸入端VIN輸入高電平的控制信號，此時，第二 N型晶體管N2的第一極和第二極導通，因此，存儲電容C的第二端b接收到低電平輸入端VSS提供的電壓為Vss的低電平信號；同時，第一N型晶體管NI的第一極和第二極導通，第二P型晶體管的柵極接收到高電平信號，從而使得第二P型晶體管的第一極和第二極導通，因此，存儲電容C的第一端接收到第一高電平輸入端VDDl提供的電壓為Vddl的高電平信號，存儲電容C兩端之間的電壓達到Vddl-Vss。并且，由于第三N型晶體管N3的第一極和第二極導通，第四P型晶體管的第一極和第二極斷開，從而使得最終輸出端VOUT輸出低電平輸入端VSS的低電平信號。在此階段，不僅最終輸出端VOUT獲得低電平，還對存儲電容C進行預充，因此，此階段也可以看做是對存儲電容C進行預充電的階段。
[0058]為了在最終輸出端VOUT獲取高電平的輸出信號(其電壓高于上述預充電的階段中提供給信號輸入端VIN的高電平的控制信號的電壓)，需要向信號輸入端VIN輸入低電平的控制信號，此時，第三P型晶體管P3的第一極和第二極導通，存儲電容C的第二端接收到第二高電平輸入端VDD2提供的電壓為Vdd2的高電平信號，從而使得存儲電容C的第二端的電位由之前的Vss升高至Vdd2，而第一 N型晶體管NI的第一極和第二極斷開、第二 P型晶體管的第一極和第二極斷開，使得存儲電容C的第一端處于懸浮狀態(tài)，由于存儲電容C的自舉作用，其兩端之間的電壓保持不變，因此，當存儲電容C第二端b的電位升高時，存儲電容C的第一端的電位進一步升高，達到Vddl+(Vdd2-Vss)。同時第三N型晶體管N3的第一極和第二極斷開，第四P型晶體管P4的第一極和第二極導通，從而使得最終輸出端VOUT輸出電壓為Vddl +(Vdd2-Vss)的信號。此階段可以看做是升壓階段。
[0059]作為本發(fā)明的第三個方面，提供一種柵極驅動電路，包括多個級聯(lián)的移位寄存單元和多個本發(fā)明提供的上述電平轉移電路，每個移位寄存單元對應一個電平轉移電路，所述電平轉移電路的信號輸入端與相應的移位寄存單元的輸出端相連。
[0060]由于上述電平轉移電平能夠提高升壓的效率，減少器件的數量，降低耗能，因此，包括電平轉移電路的柵極驅動器的驅動效率也相應提高，總體耗能相應地降低，同時，提高了電平轉移電路的集成度，進而減小了柵極驅動電路的占用空間。
[0061]作為本發(fā)明的第四個方面，提供一種顯示裝置，包括上述柵極驅動器，由于上述柵極驅動器的驅動效率提高，從而使得利用上述柵極驅動器的顯示裝置的顯示效果有所改口 ο
[0062]可以理解的是，以上實施方式僅僅是為了說明本發(fā)明的原理而采用的示例性實施方式，然而本發(fā)明并不局限于此。對于本領域內的普通技術人員而言，在不脫離本發(fā)明的精神和實質的情況下，可以做出各種變型和改進，這些變型和改進也視為本發(fā)明的保護范圍。
【主權項】
1.一種電平轉移電路，其特征在于，包括: 信號輸入端、第一高電平輸入端、第二高電平輸入端、低電平輸入端、預輸出端； 存儲電容，所述存儲電容的第一端與所述預輸出端相連； 預充模塊，所述預充模塊的控制端與所述信號輸入端相連，所述預充模塊的第一輸入端與所述第一高電平輸入端相連，所述預充模塊的第二輸入端與所述低電平輸入端相連，所述預充模塊的第一輸出端與所述存儲電容的第一端相連，所述預充模塊的第二輸出端與所述存儲電容的第二端相連;所述預充模塊的第一輸入端與第一輸出端用于在所述信號輸入端輸入高電平的控制信號時導通、并在所述信號輸入端輸入低電平的控制信號時斷開；所述預充模塊的第二輸入端與第二輸出端用于在所述信號輸入端輸入所述高電平信號時導通、并在所述信號輸入端輸入所述低電平信號時斷開;和 升壓模塊，所述升壓模塊的控制端與所述信號輸入端相連，所述升壓模塊的輸入端與所述第二高電平輸入端相連，所述升壓模塊的輸出端與所述存儲電容的第二端相連，所述升壓模塊的輸入端與輸出端用于在所述信號輸入端輸入所述高電平的控制信號時斷開、并在所述信號輸入端輸入所述低電平的控制信號時導通； 其中，所述第二高電平輸入端與所述低電平輸入端之間的電壓差與所述第一高電平輸入端的電壓之和大于所述高電平的控制信號的電壓。2.根據權利要求1所述的電平轉移電路，其特征在于，所述電平轉移電路還包括: 最終輸出端;和 輸出模塊，所述輸出模塊的第一輸入端與所述預輸出端相連，所述輸出模塊的第二輸入端與所述低電平輸入端相連，所述輸出模塊的控制端與所述信號輸入端相連，所述輸出模塊的輸出端與所述最終輸出端相連;所述輸出模塊的第一輸入端與輸出端用于在該輸出模塊的控制端接收到所述低電平的控制信號時導通，所述輸出模塊的第二輸入端與輸出端用于在該輸出模塊的控制端接收到所述高電平的控制信號導通。3.根據權利要求1所述的電平轉移電路，其特征在于，所述預充模塊包括第一預充單元和第二預充單元， 所述第一預充單元控制端和所述第二預充單元的控制端相連，并共同形成為所述預充模塊的控制端，所述第一預充單元的輸入端為所述預充模塊的第一輸入端，所述第一預充單元的輸出端為所述預充模塊的第一輸出端;所述第一預充單元的輸入端與輸出端用于在該第一預充單元的控制端接收到所述高電平的控制信號時導通、并在該第一預充單元的控制端接收到所述低電平的控制信號時斷開； 所述第二預充單元的輸入端為所述預充模塊的第二輸入端，所述第二預充單元的輸出端為所述預充模塊的第二輸出端;所述第二預充單元的輸入端與輸出端用于在該第二預充單元的控制端接收到所述高電平的控制信號時導通、并在該第二預充單元的控制端接收到所述低電平的控制信號時斷開。4.根據權利要求3所述的電平轉移電路，其特征在于，所述第一預充單元包括第一P型晶體管、第一 N型晶體管和第二 P型晶體管， 所述第一 N型晶體管的柵極和所述第一 P型晶體管的柵極相連，并共同形成所述第一預充單元的控制端，所述第一 P型晶體管的第一極與所述存儲電容的第一端相連，所述第一 P型晶體管的第二極、所述第一 N型晶體管的第二極和所述第二 P型晶體管的柵極連接在一起，所述第一 N型晶體管的第一極與所述低電平輸入端相連，所述第二 P型晶體管的第一極為所述第一預充單元的輸入端，所述第二 P型晶體管的第二極為所述第一預充單元的輸出端。5.根據權利要求3所述的電平轉移電路，其特征在于，所述第二預充單元包括第二N型晶體管，所述第二 N型晶體管的柵極為所述第二預充單元的控制端，所述第二 N型晶體管的第一極為所述第二預充單元的輸入端，所述第二 N型晶體管的第二極為所述第二預充單元的輸出端。6.根據權利要求1至5中任意一項所述的電平轉移電路，其特征在于，所述升壓模塊包括第三P型晶體管，所述第三P型晶體管的柵極為所述升壓模塊的控制端，所述第三P型晶體管的第一極為所述升壓模塊的輸入端，所述第三P型晶體管的第二極為所述升壓模塊的輸出端。7.根據權利要求2至5中任意一項所述的電平轉移電路，其特征在于，所述輸出模塊包括第三N型晶體管和第四P型晶體管，所述第三N型晶體管的柵極和所述第四P型晶體管的柵極相連并共同形成所述輸出模塊的控制端，所述第四P型晶體管的第一極為所述輸出模塊的第一輸入端，所述第三N型晶體管的第一極為所述輸出模塊的第二輸入端，所述第四P型晶體管的第二極和所述第三N型晶體管的第二極相連并共同形成所述輸出模塊的輸出端。8.根據權利要求1至5中任意一項所述的電平轉移電路，其特征在于，所述第一高電平輸入端的電壓與所述第二高電平輸入端的電壓相等。9.一種權利要求1至8中任意一項所述的電平轉移電路的驅動方法，其特征在于，包括: 在預充階段，向所述電平轉移電路的信號輸入端提供高電平的控制信號，以使所述預充模塊的第一輸入端與第一輸出端導通、所述預充模塊的第二輸入端與第二輸出端導通、所述升壓模塊的輸入端與輸出端斷開； 在升壓階段，向所述電平轉移電路的信號輸入端提供低電平的控制信號，以使所述預充模塊的第一輸入端與第一輸出端斷開、所述預充模塊的第二輸入端與第二輸出端斷開、所述升壓模塊的輸入端與輸出端導通。10.—種柵極驅動電路，包括多個級聯(lián)的移位寄存單元和多個電平轉移電路，每個移位寄存單元對應一個電平轉移電路，其特征在于，所述電平轉移電路為權利要求1至8中任意一項所述的電平轉移電路，所述電平轉移電路的信號輸入端與相應的移位寄存單元的輸出端相連。11.一種顯示裝置，其特征在于，包括權利要求10所述的柵極驅動電路。
【文檔編號】G09G3/36GK106023941SQ201610616815
【公開日】2016年10月12日
【申請日】2016年7月29日
【發(fā)明人】劉寶玉, 孫志華
【申請人】京東方科技集團股份有限公司, 北京京東方顯示技術有限公司