一種顯示面板和顯示面板的閾值偵測方法
【專利摘要】本發(fā)明公開了一種顯示面板和顯示面板的閾值偵測方法，其中，顯示面板包括多個由數據信號線和掃描線絕緣交叉圍合形成的像素，以及位于像素中的每一個像素上的像素驅動電路，每個像素驅動電路對應一條數據信號線和一條參考電壓信號線；多個像素驅動電路呈多行排列，在一行像素驅動電路中，第N個像素驅動電路對應的參考電壓信號線復用為第N+1個像素驅動電路對應的數據信號線，用于分時向第N個像素驅動電路輸出參考電壓信號，以及向N+1像素驅動電路輸出數據信號。本發(fā)明實施例提供的顯示面板和顯示面板的閾值偵測方法，可以減少數據信號線或者參考電壓信號線的數量，走線較為簡單，并且增加像素的開口率。
【專利說明】
一種顯示面板和顯示面板的閾值偵測方法
技術領域
[0001]本發(fā)明實施例涉及有機發(fā)光顯示技術領域，尤其涉及一種顯示面板和顯示面板的閾值偵測方法。
【背景技術】
[0002]有機發(fā)光二極管(Organic Light Emitting D1de，0LED)顯示裝置因具備響應速度快、輕薄、省電等特性被認為是下一代顯示裝置。
[0003]組成OLED顯示面板的像素一般包括OLED和像素驅動電路。參見圖1，圖1是現有技術中的一種顯示面板的結構示意圖。在水平方向排列的第一像素Pl和第二像素P2分別包括OLED和獨立地驅動OLED的像素驅動電路，分別為第一像素驅動電路和第二像素驅動電路。每個像素驅動電路包括第一晶體管STl和第二晶體管ST2，驅動晶體管DT以及存儲電容Cst，第一晶體管ST1、第二晶體管ST2以及驅動晶體管為N型晶體管。對于第一像素驅動電路，第一掃描線SI控制第一晶體管STl將數據線DLl上的數據信號，以及第二掃描線S2控制第二晶體管ST2將參考線RLl上的參考信號提供給驅動晶體管DT，配合存儲電容Cst偵測出驅動晶體管DT的閾值。對于第二像素驅動電路，第一掃描線SI控制第一晶體管將數據線DL2上的數據信號，以及第二掃描線S2控制第二晶體管將參考線RL2上的參考信號提供給驅動晶體管，配合存儲電容Cst偵測出驅動晶體管的閾值。
[0004]上述OLED像素面板，若每行像素包括η個像素，則需要設置η條參考線和η條數據線，至少需要2η條縱向走線，走線比較復雜，無法滿足當前高PPI顯示裝置的設計需求。

【發(fā)明內容】

[0005]本發(fā)明提供一種顯示面板和顯示面板的閾值偵測方法，以解決現有顯示面板的像素驅動電路需要較多走線，走線比較復雜的問題。
[0006]第一方面，本發(fā)明實施例提供了一種顯示面板，包括:多條用于傳輸數據信號的數據信號線；
[0007]多條用于傳輸驅動信號的掃描線；
[0008]多條用于傳輸參考電壓信號的參考電壓信號線；
[0009]多個由所述數據信號線和所述掃描線絕緣交叉圍合形成的像素，以及位于所述像素中的每一個像素上的像素驅動電路，每個像素驅動電路對應一條數據信號線和一條參考電壓信號線；
[0010]所述多個像素驅動電路呈多行排列，在一行像素驅動電路中，第N個像素驅動電路對應的參考電壓信號線復用為第Ν+1個像素驅動電路對應的數據信號線，用于分時向第N個像素驅動電路輸出參考電壓信號，以及向所述Ν+1像素驅動電路輸出數據信號；
[0011]或者，第N個像素驅動電路對應的數據信號線復用為第Ν+1個像素驅動電路對應的參考電壓信號線，用于分時向第N個像素驅動電路輸出數據信號，以及向所述Ν+1像素驅動電路輸出參考電壓信號，其中，N為正整數。
[0012]第二方面，本發(fā)明實施例還提供了一種利對上述顯示面板進行閾值偵測的方法，該方法包括:所述第N個像素驅動電路對應的參考電壓信號線在所述第N個像素驅動電路的閾值偵測階段輸出參考電壓信號，在所述第N+1個像素驅動電路的閾值偵測階段輸出數據信號；
[0013]或者，所述第N個像素驅動電路對應的數據信號線在所述第N個像素驅動電路的閾值偵測階段輸出數據信號，在所述第N+1個像素驅動電路的閾值偵測階段輸出參考電壓信號。
[0014]本發(fā)明實施例提供的顯示面板，在一行像素驅動電路中，第N個像素驅動電路對應的參考電壓信號線復用為第N+1個像素驅動電路對應的數據信號線，用于分時向第N個像素驅動電路輸出參考電壓信號，以及向所述N+1像素驅動電路輸出數據信號;或者，第N個像素驅動電路對應的數據信號線復用為第N+1個像素驅動電路對應的參考電壓信號線，用于分時向第N個像素驅動電路輸出數據信號，以及向所述N+1像素驅動電路輸出參考電壓信號。在確保顯示面板中的像素驅動電路完成閾值偵測的同時，可以減少數據信號線或者參考電壓信號線的數量，走線較為簡單。與傳統(tǒng)的顯示面板相比，數據信號線和參考電壓信號線的減少可以減小驅動IC的尺寸和數量。數據信號線和參考電壓信號線的減少還可以增加像素的開口率，易于滿足顯示面板做成高PPI的顯示面板的設計需求。
【附圖說明】
[0015]圖1是現有技術中的一種顯示面板的結構示意圖；
[0016]圖2是本發(fā)明實施例提供的第一種顯示面板的結構示意圖；
[0017]圖3是本發(fā)明實施例提供的第二種顯示面板的結構示意圖；
[0018]圖4是本發(fā)明實施例提供的第三種顯示面板的結構示意圖；
[0019]圖5是本發(fā)明實施例提供的第四種顯示面板的結構示意圖；
[0020]圖6是本發(fā)明實施例提供的第一種顯示面板中的一種像素驅動電路的結構示意圖；
[0021]圖7是本發(fā)明實施例提供的第二種顯示面板中的一種像素驅動電路的結構示意圖；
[0022]圖8是圖6中像素驅動電路的一種具體結構示意圖；
[0023]圖9是圖7中像素驅動電路的一種具體結構不意圖；
[0024]圖10是本發(fā)明實施例提供的一種顯示面板的驅動時序圖。
【具體實施方式】
[0025]下面結合附圖和實施例對本發(fā)明作進一步的詳細說明?？梢岳斫獾氖?，此處所描述的具體實施例僅僅用于解釋本發(fā)明，而非對本發(fā)明的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與本發(fā)明相關的部分而非全部結構。
[0026]本發(fā)明實施例提供了一種顯示面板該顯示面板包括:多條用于傳輸數據信號的數據信號線；
[0027]多條用于傳輸驅動信號的掃描線；
[0028]多條用于傳輸參考電壓信號的參考電壓信號線；
[0029]多個由數據信號線和掃描線絕緣交叉圍合形成的像素，以及位于像素中的每一個像素上的像素驅動電路，每個像素驅動電路對應一條數據信號線和一條參考電壓信號線；
[0030]多個像素驅動電路呈多行排列，在一行像素驅動電路中，第N個像素驅動電路對應的參考電壓信號線復用為第N+1個像素驅動電路對應的數據信號線，用于分時向第N個像素驅動電路輸出參考電壓信號，以及向N+1像素驅動電路輸出數據信號；
[0031]或者，第N個像素驅動電路對應的數據信號線復用為第N+1個像素驅動電路對應的參考電壓信號線，用于分時向第N個像素驅動電路輸出數據信號，以及向N+1像素驅動電路輸出參考電壓信號，其中，N為正整數。
[0032]下面以本發(fā)明實施例提供的顯示面板中一行像素驅動電路為例進行說明。
[0033]圖2是本發(fā)明實施例提供的第一種顯示面板的結構示意圖。參見圖2，P1?Pn+1表示一行像素中的n+1個像素。像素Pl?Pn+1位于由數據信號線DLl?DLn+Ι和掃描線SSl以及掃描線SS2圍合而成的區(qū)域。像素Pl?Pn+1中包括位于每一個像素上的像素驅動電路，為第I?第n+1個像素驅動電路。第I?第n+1個像素驅動電路分別位于像素Pl?Pn+1中。第η個像素驅動電路對應的數據信號線和參考電壓信號線分別為DLn和RLn，n為整數，第n+1個像素驅動電路對應的數據信號線和參考電壓信號線分別為DLn+Ι和RLn+Ι。第η個像素驅動電路的參考電壓信號線RLn復用為第n+1個像素驅動電路的數據信號線DLn+Ι，即圖2中RLn(DLn+I)表示的參考電壓信號線RLn復用為數據信號線DLn+1，參考電壓信號線RLn與DLn+Ι為同一根走線，用于分時向第η個像素驅動電路輸出參考電壓信號，以及向第n+1像素驅動電路輸出數據信號。
[0034]本領域技術人員可以理解，第η個像素驅動電路的參考電壓信號線RLn復用為第η+I個像素驅動電路的數據信號線DLn+1，包括第I個像素驅動電路的參考電壓信號線RLl復用為第2個像素驅動電路的數據信號線DL2，第2個像素驅動電路的參考電壓信號線RL2復用為第3個像素驅動電路的數據信號線DL3，以此類推。
[0035]圖3是本發(fā)明實施例提供的第二種顯示面板的結構示意圖。參見圖3，P1?Pn+1表示一行像素中的n+1個像素，η為正整數。像素Pl?Pn+1位于由數據信號線DLl?DLn+Ι和掃描線SSl以及掃描線SS2圍合而成的區(qū)域。像素Pl?Pn+1中包括位于每一個像素上的像素驅動電路，為第I?第n+1個像素驅動電路。第I?第n+1個像素驅動電路分別位于像素Pl?Pn+I中，第η個像素驅動電路對應的數據信號線和參考電壓信號線分別為DLn和RLn，第n+1個像素驅動電路對應的數據信號線和參考電壓信號線分別為DLn+Ι和RLn+Ι。第η個像素驅動電路的數據信號線DLn復用為第n+1個像素驅動電路的參考電壓信號線RLn+Ι，即圖3中DLn(RL+ 1)表示的數據信號線DLn復用為參考電壓信號線RLn+1，用于分時向第η個像素驅動電路輸出數據信號，以及向第n+1像素驅動電路輸出參考電壓信號。
[0036]本領域技術人員可以理解，第η個像素驅動電路的數據信號線DLn復用為第n+1個像素驅動電路的參考電壓信號線RLn+Ι，包括第I個像素驅動電路的數據信號線DLl復用為第2個像素驅動電路的參考電壓信號線RL2，第2個像素驅動電路的數據信號線DL2復用為第3個像素驅動電路的參考電壓信號線RL3，以此類推。
[0037]本實施例提供的顯示面板，在確保顯示面板中的像素驅動電路完成閾值偵測的同時，可以減少數據信號線或者參考電壓信號線的數量。例如對于圖2或者圖3中每行有η個像素驅動電路的顯示面板，只需要n+1根縱向走線(參考電壓信號線和數據信號線之和)，走線較為簡單。與傳統(tǒng)的顯示面板相比，可節(jié)省參考電壓信號線和/或數據信號線，數據信號線和參考電壓信號線的減少可以減小驅動IC的尺寸和數量。數據信號線和參考電壓信號線的減少還可以增加像素的開口率，易于滿足顯示面板做成高PPI的顯示面板的設計需求。
[0038]在本實施例中，若第N個像素驅動電路對應的參考電壓信號線復用為第N+1個像素驅動電路對應的數據信號線，每行像素驅動電路中第一個像素驅動電路可具有獨立的數據信號線，以及每行像素驅動電路中最后一個像素驅動電路具有獨立的參考電壓信號線。例如，繼續(xù)參見圖2，在一行像素驅動電路中位于像素Pl中的第一個像素驅動電路具有獨立的數據信號線DLl，位于像素Pn+1中的最后一個像素驅動電路具有獨立的參考電壓信號線RLn+ 1。其中，獨立的數據信號線表示該條數據信號信沒有復用為其他像素驅動電路的參考電壓信號線，獨立的參考電壓信號線表示該條參考電壓信號信沒有復用為其他像素驅動電路的數據信號線。
[0039]在本實施例中，若第N個像素驅動電路對應的數據信號線復用為第N+1個像素驅動電路對應的參考電壓信號線，每行像素驅動電路中第一個像素驅動電路可具有獨立的參考電壓信號線，以及每行像素驅動電路中最后一個像素驅動電路具有獨立的數據信號線。例如，繼續(xù)參見圖3，在一行像素驅動電路中位于像素Pl中的第一個像素驅動電路具有獨立的參考電壓信號線RL1，位于像素Pn+1中的最后一個像素驅動電路具有獨立的數據信號線DLn
+ 1 O
[0040]在本實施例中，可選的，每行像素驅動電路中的第奇數個像素驅動電路共用同一條掃描線，第偶數個像素驅動電路共用同一條掃描線。也即每行像素驅動電路中相鄰的兩個像素驅動電路共用不同的掃描線。圖4是本發(fā)明實施例提供的第三種顯示面板的結構示意圖。參見圖4，在一行像素驅動電路中，位于像素Pl?P2k+1中的像素驅動電路為第I個?第2k+l個像素驅動電路。第I個像素驅動電路、第3個像素驅動電路、……、第2k+l個像素驅動電路共用掃描線SSl，第2個像素驅動電路、第4個像素驅動電路、……、第2k+2個像素驅動電路共用掃描線SS2，其中，k為整數。
[0041]圖5是本發(fā)明實施例提供的第四種顯示面板的結構示意圖。參見圖5，多個由數據信號線DLl?DLn+Ι和掃描線SSl-SSm絕緣交叉圍合形成的像素P，以及位于像素P中的每一個像素上的像素驅動電路。圖5所示的是每行像素驅動電路中的第η個像素驅動電路的參考電壓信號線RLn復用為第n+1個像素驅動電路的數據信號線DLn+Ι的一種情況，其中m和η為整數?？梢钥吹綀D5中每列像素驅動電路共用同一條數據信號線和同一條參考電壓信號線，如第一列像素驅動電路共用數據信號線DLl和共用參考電壓信號線RL1。圖5中每行像素驅動電路共用圍合形成該行像素驅動電路的兩條掃描線。例如，由掃描線SSl和掃描線SS2圍合形成的第一行像素驅動電路Hl (像素驅動電路位于像素P中)，共用掃描線SSl和掃描線SS2;例如，由掃描線SS3和掃描線SS4圍合形成的第二行像素驅動電路Η2，共用掃描線SS3和掃描線SS4。一行像素驅動電路共用兩條掃描線的具體形式可以是該行像素驅動電路中的第奇數個像素驅動電路共用一條掃描線，該行像素驅動電路中的第偶數個像素驅動電路共用另一條掃描線。例如，第一行像素驅動電路Hl中的第奇數個像素驅動電路共用掃描線SSl，第偶數個像素驅動電路共用掃描線SS2;或者第一行像素驅動電路Hl中的第奇數個像素驅動電路共用掃描線SS2，第偶數個像素驅動電路共用掃描線SS1。
[0042]圖6是本發(fā)明實施例提供的第一種顯示面板中的一種像素驅動電路的結構示意圖，圖7是本發(fā)明實施例提供的第二種顯示面板中的一種像素驅動電路的結構示意圖。參見圖6和圖7，第N個像素驅動電路10包括第一開關模塊101，第二開關模塊102、第一驅動模塊103、第一存儲模塊104和第一有機發(fā)光單元105，第N+1個像素驅動電路20包括第三開關模塊201，第四開關模塊202、第二驅動模塊203、第二存儲模塊204和第二有機發(fā)光單元205;
[0043]第一開關模塊101的第一端與第N條數據信號線DLn電連接，第一開關模塊101的第二端與第一驅動模塊103的控制端電連接;第一驅動模塊103的第一端與第一電源PVDD的電壓輸出端電連接，第一驅動模塊103的第二端與第一有機發(fā)光單元105的陽極電連接，第一有機發(fā)光單元105的陰極與第二電源PVEE的電壓輸出端電連接;第一存儲模塊104的第一端與第一驅動模塊103的控制端電連接，第一存儲模塊104的第二端與第一驅動模塊103的第二端電連接;第二開關模塊102的第一端與第N條參考電壓信號線RLn電連接，第二開關模塊102的第二端與第一驅動模塊103的第二端電連接；
[0044]第三開關模塊201的第二端與第二驅動模塊203的控制端電連接;第二驅動模塊201的第一端與第一電源PVDD的電壓輸出端電連接，第二驅動模塊203的第二端與第二有機發(fā)光單元205的陽極電連接，第二有機發(fā)光單元205的陰極與第二電源PVEE的電壓輸出端電連接;第二存儲模塊204的第一端與第二驅動模塊203的控制端電連接，第二存儲模塊204的第二端與第二驅動模塊203的第二端電連接;第四開關模塊202的第二端與第二驅動模塊203的第二端電連接；
[0045]在圖6中，第三開關模塊201的第一端與第N條參考電壓信號線RLn電連接，第四開關模塊202的第一端與第N+1條參考電壓信號線RLn+Ι電連接。
[0046]在圖7中，第三開關模塊201的第一端與第N+1條數據信號線DLn+Ι電連接，第四開關模塊202的第一端與第N條數據信號線DLn電連接；
[0047]并且，在圖6和圖7中，第奇數個像素驅動電路的第一開關模塊的控制端以及第二開關模塊的控制端與第一驅動線SSl電連接;第偶數個像素驅動電路的第三開關模塊控制端以及第四開關模塊的控制端與第二掃描線SS2電連接。
[0048]圖8是圖6中像素驅動電路的一種具體結構示意圖，圖9是圖7中像素驅動電路的一種具體結構示意圖。參見圖8和圖9，第一開關模塊101包括第一晶體管STl，第二開關模塊102包括第二晶體管ST2，第一驅動模塊103包括第一驅動晶體管DTl，第一存儲模塊104包括第一電容Cl，第三開關模塊201包括第三晶體管ST3，第四開關模塊202包括第四晶體管ST4，第二驅動模塊203包括第二驅動晶體管DT2，第二存儲模塊204包括第二電容C2;
[0049]第一晶體管STl的第一電極與第N條數據信號線DLn電連接，第一晶體管STl的第二電極與第一驅動晶體管DTl的柵極電連接；
[0050]第一驅動晶體管DTI的漏極與第一電源PVDD的電壓輸出端電連接，第一驅動晶體管DTl的柵極與第一電容Cl的第一極板電連接，第一驅動晶體管DTl的源極與第一電容Cl的第二極板以及第一有機發(fā)光單元105的陽極電連接；
[0051]第二晶體管ST2的第一電極與第N條參考電壓信號線RLn電連接，第二晶體管ST2的第二電極與驅動晶體管DT的源極電連接；
[0052]第三晶體管ST3的第二電極與第二驅動晶體管DT2的柵極電連接;第二驅動晶體管DT2的漏極與第一電源PVDD的電壓輸出端電連接，第二驅動晶體管DT2的柵極與第二電容C2的第一極板電連接，第二驅動晶體管DT2的源極與第二電容C2的第二極板以及第二有機發(fā)光單元205的陽極電連接;第四晶體管ST4的第二電極與第二驅動晶體管DT2的源極電連接；
[0053]在圖8中，第三晶體管ST3的第一電極與第N條參考電壓信號線RLn電連接，第四晶體管ST4的第一電極與第N+1條參考電壓信號線RLn+Ι電連接；
[0054]在圖9中，第三晶體管ST3的第一電極與第N+1條數據信號線電連接，第四晶體管ST4的第一電極與第N條數據信號線DLn電連接；
[0055]第一有機發(fā)光單元105的陰極和第二有機發(fā)光單元205的陰極與第二電源PVEE的電壓輸出端電連接。
[0056]其中，第一驅動晶體管DTl、第二驅動晶體管DT2、第一晶體管STl、第二晶體管ST2、第三晶體管ST3和第四晶體管ST4可均為N型晶體管，也可以均為P型晶體管，具體的，晶體管的類型不做限定。
[0057]本實施例還提供了一種像素驅動的方法，該方法可由本實施例中顯示面板來執(zhí)行。該方法包括:顯示面板中的任意一個像素驅動電路的驅動時序均包括閾值偵測階段，第N個像素驅動電路對應的參考電壓信號線在第N個像素驅動電路的閾值偵測階段輸出參考電壓信號，在第N+1個像素驅動電路的閾值偵測階段輸出數據信號；
[0058]或者，第N個像素驅動電路對應的數據信號線在所述第N個像素驅動電路的閾值偵測階段輸出數據信號，在第N+1個像素驅動電路的閾值偵測階段輸出參考電壓信號。
[0059]可選的，在顯示的每一幀內任意一個像素驅動電路均執(zhí)行閾值偵測階段。當執(zhí)行完閾值偵測階段，可偵測出像素驅動電路中驅動模塊的閾值，進而在發(fā)光階段可根據偵測出的閾值驅動補償后的數據信號，分時將補償后的數據信號輸出至數據信號線上，以及復用為數據信號線的參考電壓信號線上。
[0060]可選的，在顯示之前的預設時間內所有像素驅動電路均完成閾值偵測階段。在顯示之前的預設時間內，例如在顯示面板上電時完成閾值偵測階段，偵測出像素驅動電路中驅動模塊的閾值?？蓪蓽y出的驅動模塊的閾值存儲于與驅動器電連接的存儲器中，數據信號線上的數據信號和參考電壓信號線上的參考電壓信號可由驅動器提供。在顯示過程中，驅動器可以根據偵測的驅動模塊的閾值確定補償后的數據信號，分時將補償后的數據信號輸出至數據信號線上，以及復用為數據信號線的參考電壓信號線上。
[0061]圖10是本發(fā)明提供的一種顯示面板的驅動時序圖。參見圖10，T1階段為顯示面板一行像素驅動電路中第N個像素驅動電路的閾值偵測階段，Τ2階段為第Ν+1個像素驅動電路的閾值偵測階段。下面結合圖8中的像素驅動電路，說明閾值偵測階段像素驅動電路的具體工作過程。在Tl階段，通過數據信號線DLn向第一晶體管STl輸出第一數據信號，通過參考電壓線RLn向第二晶體管ST2輸出第一參考電壓信號，第一柵極線SSl上的第一電平信號控制第一晶體管STl和第二晶體管ST2導通，第二柵極線上SS2的第二電平信號控制第三晶體管ST3和第四晶體管ST4截止。導通的第一晶體管STl將第一數據信號傳輸至第一電容Cl的第一極板，導通的第二晶體管ST2將第一參考電壓信號傳輸至第一電容Cl的第二極板，對第一電容Cl充電，且第一電容Cl充電至第一極板和第二極板之間的電壓高于第一驅動晶體管DTl的閾值電壓以驅動第一驅動晶體管DT1。流經第一驅動晶體管DTl的電流通過第二節(jié)點Ν2傳輸至參考電壓信號線RLn，參考電壓信號RLn上的電壓也不斷增加。隨著第二節(jié)點Ν2的電壓的增加，第一節(jié)點NI與第二節(jié)點N2之間的電壓差不斷減小。當第一節(jié)點NI與第二節(jié)點N2之間的電壓差，即當第一電容Cl第一極板和第二極板的電壓差等于第一驅動晶體管DTl的閾值電壓時，第一驅動晶體管DTI截止，第二節(jié)點N2的電壓飽和，參考電壓信號線RLn上的電壓也飽和，不再變化。對參考電壓信號線RLn上的飽和電壓進行采樣，偵測出第一驅動晶體管DTI的閾值電壓。
[0062]在T2階段，通過參考電壓信號線RLn向第三晶體管ST3輸出第二數據信號，通過參考電壓線RLn+Ι向第四模塊202輸出第二參考電壓信號，第二柵極線SS2上的第一電平信號控制第三晶體管ST3和第四晶體管ST4導通，第一柵極線上的第二電平信號控制第一晶體管STl和第二晶體管ST2截止。導通的第三晶體管ST3將第二數據信號傳輸至第二電容C2的第一極板，導通的第四晶體管ST4將第二參考電壓信號傳輸至第二電容C2的第二極板，對第二電容C2充電，且第二電容C2充電至第一極板和第二極板之間的電壓高于第二驅動晶體管DT2的閾值電壓以驅動第二驅動晶體管DT2。流經第二驅動晶體管DT2的電流傳輸至參考電壓信號線RLn+Ι，參考電壓信號線RLn+Ι上的電壓也不斷增加。隨著第四節(jié)點N4的電壓的增加，第一節(jié)點N3與第二節(jié)點N4之間的電壓差不斷減小。當第三節(jié)點N3與第四節(jié)點N4之間的電壓差，即當第二電容C2第一極板和第二極板的電壓差等于第二驅動晶體管DT2的閾值電壓時，第二驅動晶體管DT2截止，第四節(jié)點N4的電壓飽和，參考電壓信號線RLn+Ι上的電壓也飽和，不再變化。對參考電壓信號線RLn+Ι上的飽和電壓進行采樣，偵測出第二驅動晶體管DT2的閾值電壓。
[0063]需要說明的是，上面提到的第一參考電壓信號和第二參考電壓信號只是為了在描述上區(qū)分兩個像素的參考電壓信號，并不限制第一參考電壓信號和第二參考電壓信號在電學物理量上一定要不同。同樣地，第一數據信號和第二數據信號也只是為了在描述上區(qū)分兩個像素的數據信號，根據實際顯示的需要第一數據信號和第二數據信號可以相同也可以不同。
[0064]還需要說明的是，圖10所示的實施例是與圖8所示的純N型晶體管構成的電路進行結合說明的，因此在圖10中提到的第一電平信號為高電平信號和第二電平信號為低電平信號。但是，對第一電平信號和第二電平信號的類型不做進一步限定，例如，當實施例中的電路是純P型晶體管構成的電路時，與之相對應的驅動方法中的第一電平信號為低電平信號、第二電平信號為高電平信號。
[0065]上述工作過程為第N個像素驅動電路的參考電壓信號線復用為第N+1個數據信號線的顯示面板的閾值偵測過程。參考電壓信號線復位為數據信號線的顯示面板的閾值電壓偵測過程與上述過程類似，不再贅述。
[0066]注意，上述僅為本發(fā)明的較佳實施例及所運用技術原理。本領域技術人員會理解，本發(fā)明不限于這里所述的特定實施例，對本領域技術人員來說能夠進行各種明顯的變化、重新調整和替代而不會脫離本發(fā)明的保護范圍。因此，雖然通過以上實施例對本發(fā)明進行了較為詳細的說明，但是本發(fā)明不僅僅限于以上實施例，在不脫離本發(fā)明構思的情況下，還可以包括更多其他等效實施例，而本發(fā)明的范圍由所附的權利要求范圍決定。
【主權項】
1.一種顯示面板，其特征在于，包括: 多條用于傳輸數據信號的數據信號線； 多條用于傳輸驅動信號的掃描線； 多條用于傳輸參考電壓信號的參考電壓信號線； 多個由所述數據信號線和所述掃描線絕緣交叉圍合形成的像素，以及位于所述像素中的每一個像素上的像素驅動電路，每個像素驅動電路對應一條數據信號線和一條參考電壓信號線； 所述多個像素驅動電路呈多行排列，在一行像素驅動電路中，第N個像素驅動電路對應的參考電壓信號線復用為第N+1個像素驅動電路對應的數據信號線，用于分時向第N個像素驅動電路輸出參考電壓信號，以及向所述N+1像素驅動電路輸出數據信號； 或者，第N個像素驅動電路對應的數據信號線復用為第N+1個像素驅動電路對應的參考電壓信號線，用于分時向第N個像素驅動電路輸出數據信號，以及向所述N+1像素驅動電路輸出參考電壓信號，其中，N為正整數。2.根據權利要求1所述的顯示面板，其特征在于，若第N個像素驅動電路對應的參考電壓信號線復用為第N+1個像素驅動電路對應的數據信號線，則第一個像素驅動電路具有獨立的數據信號線，以及最后一個像素驅動電路具有獨立的參考電壓信號線； 若第N個像素驅動電路對應的數據信號線復用為第N+1個像素驅動電路對應的參考電壓信號線，則第一個像素驅動電路具有獨立的參考電壓信號線，以及最后一個像素驅動電路具有獨立的數據信號線。3.根據權利要求1所述的顯示面板，其特征在于，每列像素驅動電路共用同一條數據信號線和同一條參考電壓信號線。4.根據權利要求1所述的顯示面板，其特征在于，每行像素驅動電路中的第奇數個像素驅動電路共用同一條掃描線，第偶數個像素驅動電路共用同一條掃描線。5.根據權利要求1所述的顯示面板，其特征在于，所述第N個像素驅動電路包括第一開關模塊，第二開關模塊、第一驅動模塊、第一存儲模塊和第一有機發(fā)光單元，所述第N+1個像素驅動電路包括第三開關模塊，第四開關模塊、第二驅動模塊、第二存儲模塊和第二有機發(fā)光單元； 所述第一開關模塊的第一端與第N條數據信號線電連接，所述第一開關模塊的第二端與所述第一驅動模塊的控制端電連接;所述第一驅動模塊的第一端與第一電源的電壓輸出端電連接，所述第一驅動模塊的第二端與所述第一有機發(fā)光單元的陽極電連接，所述第一有機發(fā)光單元的陰極與第二電源的電壓輸出端電連接;所述第一存儲模塊的第一端與所述第一驅動模塊的控制端電連接，所述第一存儲模塊的第二端與所述第一驅動模塊的第二端電連接;所述第二開關模塊的第一端與第N條參考電壓信號線電連接，所述第二開關模塊的第二端與所述第一驅動模塊的第二端電連接； 所述第三開關模塊的第二端與所述第二驅動模塊的控制端電連接;所述第二驅動模塊的第一端與所述第一電源的電壓輸出端電連接，所述第二驅動模塊的第二端與所述第二有機發(fā)光單元的陽極電連接，所述第二有機發(fā)光單元的陰極與所述第二電源的電壓輸出端電連接;所述第二存儲模塊的第一端與所述第二驅動模塊的控制端電連接，所述第二存儲模塊的第二端與所述第二驅動模塊的第二端電連接;所述第四開關模塊的第二端與所述第二驅動模塊的第二端電連接； 若第N個像素驅動電路對應的參考電壓信號線復用為第N+1個像素驅動電路對應的數據信號線，所述第三開關模塊的第一端與所述第N條參考電壓信號線電連接，所述第四開關模塊的第一端與第N+1條參考電壓信號線電連接； 若第N個像素驅動電路對應的數據信號線復用為第N+1個像素驅動電路對應的參考電壓信號線，所述第三開關模塊的第一端與第N+1條數據信號線電連接，所述第四開關模塊的第一端與所述第N條數據信號線電連接； 其中，第奇數個像素驅動電路的第一開關模塊的控制端以及第二開關模塊的控制端與第一驅動線電連接;第偶數個像素驅動電路的第三開關模塊控制端以及第四開關模塊的控制端與第二掃描線電連接。6.根據權利要求5所述的顯示面板，其特征在于，所述第一開關模塊包括第一晶體管，所述第二開關模塊包括第二晶體管，所述第一驅動模塊包括第一驅動晶體管，所述第一存儲模塊包括第一電容，所述第三開關模塊包括第三晶體管，所述第四開關模塊包括第四晶體管，所述第二驅動模塊包括第二驅動晶體管，所述第二存儲模塊包括第二電容； 所述第一晶體管的第一電極與所述第N條數據信號線電連接，所述第一晶體管的第二電極與所述第一驅動晶體管的柵極電連接； 所述第一驅動晶體管的漏極與所述第一電源的電壓輸出端電連接，所述第一驅動晶體管的柵極與所述第一電容的第一極板電連接，所述第一驅動晶體管的源極與所述第一電容的第二極板以及所述第一有機發(fā)光單元的陽極電連接； 所述第二晶體管的第一電極與所述第N條參考電壓信號線電連接，所述第二晶體管的第二電極與所述驅動晶體管的源極電連接； 所述第三晶體管的第二電極與所述第二驅動晶體管的柵極電連接;所述第二驅動晶體管的漏極與所述第一電源的電壓輸出端電連接，所述第二驅動晶體管的柵極與所述第二電容的第一極板電連接，所述第二驅動晶體管的源極與所述第二電容的第二極板以及所述第二有機發(fā)光單元的陽極電連接;所述第四晶體管的第二電極與所述第二驅動晶體管的源極電連接； 所述第三開關模塊的第一端與所述第N條參考電壓信號線電連接，所述第四開關模塊的第一端與第N+1條參考電壓信號線電連接，包括:所述第三晶體管的第一電極與所述第N條參考電壓信號線電連接，所述第四晶體管的第一電極與所述第N+1條參考電壓信號線電連接； 所述第三開關模塊的第一端與第N+1條數據信號線電連接，所述第四開關模塊的第一端與所述第N條數據信號線電連接，包括:所述第三晶體管的第一電極與所述第N+1條數據信號線電連接，所述第四晶體管的第一電極與所述第N條數據信號線電連接； 所述第一有機發(fā)光單元的陰極和所述第二有機發(fā)光單元的陰極與所述第二電源的電壓輸出端電連接。7.根據權利要求6所述的顯示面板，其特征在于，所述第一驅動晶體管、所述第二驅動晶體管、所述第一晶體管、所述第二晶體管、所述第三晶體管和所述第四晶體管均為N型晶體管。8.—種對如權利要求1所述的顯示面板進行閾值偵測的方法，其特征在于，所述第N個像素驅動電路對應的參考電壓信號線在所述第N個像素驅動電路的閾值偵測階段輸出參考電壓信號，在所述第N+1個像素驅動電路的閾值偵測階段輸出數據信號； 或者，所述第N個像素驅動電路對應的數據信號線在所述第N個像素驅動電路的閾值偵測階段輸出數據信號，在所述第N+1個像素驅動電路的閾值偵測階段輸出參考電壓信號。9.根據權利要求8所述的閾值偵測方法，其特征在于，在顯示的每一幀內任意一個所述像素驅動電路均執(zhí)行閾值偵測階段。10.根據權利要求8所述的閾值偵測方法，其特征在于，在顯示之前的預設時間內所有所述像素驅動電路均完成閾值偵測階段。
【文檔編號】G09G3/00GK106097944SQ201610656598
【公開日】2016年11月9日
【申請日】2016年8月11日 公開號201610656598.9, CN 106097944 A, CN 106097944A, CN 201610656598, CN-A-106097944, CN106097944 A, CN106097944A, CN201610656598, CN201610656598.9
【發(fā)明人】錢棟, 陳澤源, 鄒文暉, 向東旭, 劉剛
【申請人】上海天馬有機發(fā)光顯示技術有限公司, 天馬微電子股份有限公司