行配置操作。MIPI配置信息包括MIPI模組LANE數(shù)(1^肥數(shù)可以為1、2、3、4、8、16)、模組分屏方式(如左右分半屏、奇偶像素分屏等)、RGB位寬(如6、8、10、12、16bit)、MIPI傳輸控制參數(shù)和MIPI輸出電氣配置。
[0033]2)配置操作后,MIPI控制模塊I啟動RGB數(shù)據(jù)分屏模塊2,RGB數(shù)據(jù)分屏模塊2根據(jù)MIPI配置信息中的MIPI模組LANE數(shù)和MIPI模組的分屏方式將輸入的RGB視頻信號轉(zhuǎn)換為四路分屏視頻數(shù)據(jù)。
[0034]當(dāng)所述MIPI模組LANE數(shù)為I?4LANE時,RGB數(shù)據(jù)分屏模塊2將輸入的RGB視頻信號轉(zhuǎn)換為四路全分屏視頻數(shù)據(jù)輸出,即將輸入視頻信號不分屏處理直接復(fù)制四路數(shù)據(jù)輸出;當(dāng)所述MIPI模組LANE數(shù)為8LANE時,RGB數(shù)據(jù)分屏模塊2將輸入的RGB視頻信號轉(zhuǎn)換為四路二分屏視頻數(shù)據(jù)輸出,即進(jìn)行二分屏處理,然后復(fù)制兩通道輸出,如#1、#2為一通道的兩個分屏視頻數(shù)據(jù),#3、#4為另一通道的兩個分屏視頻數(shù)據(jù);當(dāng)MIPI模組LANE數(shù)為16LANE時,RGB數(shù)據(jù)分屏模塊2將輸入的RGB視頻信號轉(zhuǎn)換為四路四分屏視頻數(shù)據(jù)輸出,即進(jìn)行四分屏處理,則輸出的I到4路分別對應(yīng)四個分屏視頻數(shù)據(jù)。
[0035]3)RGB數(shù)據(jù)分屏模塊2將四路分屏視頻數(shù)據(jù)送入RGB數(shù)據(jù)同步模塊3進(jìn)行緩存以確保后續(xù)模塊能同步進(jìn)行操作。為避免所輸入的數(shù)據(jù)因傳輸抖動或操作延時,RGB數(shù)據(jù)同步模塊3將其緩存一半分屏的幀數(shù)據(jù)后,RGB轉(zhuǎn)MIPI模塊4再將其取出。
[0036]4) RGB轉(zhuǎn)MIPI模塊4根據(jù)所述MIPI配置信息中的RGB位寬將四路分屏視頻數(shù)據(jù)轉(zhuǎn)換為四路字節(jié)數(shù)據(jù)。RGB轉(zhuǎn)MIPI模塊4根據(jù)RGB位寬配置,將輸入的四路分屏視頻數(shù)據(jù)的RGB數(shù)據(jù)轉(zhuǎn)化成字節(jié)數(shù)據(jù)輸出,當(dāng)RGB比特位寬超過I個字節(jié),則將其拆分成高低字節(jié)依次輸出。同時RGB轉(zhuǎn)MIPI模塊4會根據(jù)分屏方式配置,對視頻數(shù)據(jù)的開頭、結(jié)束、分?jǐn)嗟饶=M接收要求進(jìn)行處理,如數(shù)據(jù)開頭前加分屏同步信息、數(shù)據(jù)結(jié)束后加分屏像素位置等標(biāo)識。
[0037]5)MIPI組包模塊5對四路字節(jié)數(shù)據(jù)進(jìn)行組包操作,形成四路MIPI組包數(shù)據(jù),從而轉(zhuǎn)成MIPI數(shù)據(jù)后送入MIPI數(shù)據(jù)同步模塊6進(jìn)行同步處理,避免操作所產(chǎn)生的添加包相關(guān)參數(shù)引起的不同步。
[0038]6)MIPI數(shù)據(jù)LANE分配模塊7對同步輸入的四路MIPI組包數(shù)據(jù)根據(jù)MIPI配置信息中的MIPI模組LANE數(shù)配置將其分配輸出到每個數(shù)據(jù)LANE上形成MIPI信號(詳見附圖2)。當(dāng)被配置為4LANE、8LANE、16LANE模組時,MIPI數(shù)據(jù)LANE分配模塊7將輸入的1、2、3、4路數(shù)據(jù)順序依次分配到各自的I到4LANE、5到8LANE、9到12LANE、13到16LANE信號中;當(dāng)被配置為I LANE、2LANE、3LANE模組時,則每一路輸入被分配到各自對應(yīng)的四個LANE其中的1、2、3LANE信號上。
[0039]7)MIPI數(shù)據(jù)LANE分配模塊7將分配好的每個數(shù)據(jù)LANE的MIPI信號送入傳輸同步控制模塊8時,MIPI控制模塊I則根據(jù)所要輸出MIPI模組10的特性通過MIPI傳輸控制配置對傳輸同步控制模塊8進(jìn)行MIPI傳輸操作,如MIPI時鐘的HS-LP時序輸出、各個數(shù)據(jù)Lane信號的HS-LP時序輸出和同步、MIPI時鐘、數(shù)據(jù)信號相互同步。由于是FPGA實(shí)現(xiàn),故對時鐘、數(shù)據(jù)的HS狀態(tài)信號使用LVDS信號電氣標(biāo)準(zhǔn)、而LP狀態(tài)信號采用LVCMOS信號電氣標(biāo)準(zhǔn)。從而產(chǎn)生符合MIPI協(xié)議規(guī)范的HS、LP傳輸信號。
[0040]8)傳輸同步控制模塊8將時鐘、數(shù)據(jù)的HS狀態(tài)、LP狀態(tài)的MIPI信號分別送入MIPI信號同步輸出模塊9,MIPI信號同步輸出模塊9將每個數(shù)據(jù)LANE的HS狀態(tài)、LP狀態(tài)的MIPI信號合并成標(biāo)準(zhǔn)的MIPI LANE信號輸出給MIPI模組10,MIPI模組10顯示接收的MIPI信號。同時MIPI信號同步輸出模塊9根據(jù)MIPI輸出電氣配置對每個數(shù)據(jù)LANE信號進(jìn)行輸出電氣和傳輸特性調(diào)整、即根據(jù)和MIPI模組10相連的各個連接件或連接線的特性,對包括電平范圍、驅(qū)動強(qiáng)度、端接匹配、輸出阻抗、傳輸高頻加重在內(nèi)的各種物理輸出特性做出調(diào)整,同時、根據(jù)各個連接件或連接線的不同長度對每個數(shù)據(jù)LANE的輸出信號做出不同的延時,以確保模組能同時接收到每個數(shù)據(jù)LANE的相同質(zhì)量的MIPI信號,從而保證點(diǎn)屏效果。
[0041]以上僅是本實(shí)用新型的優(yōu)選實(shí)施方式,應(yīng)當(dāng)指出,對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說,在不脫離本實(shí)用新型原理的前提下,還可以設(shè)計出若干改進(jìn),這些改進(jìn)也應(yīng)視為本實(shí)用新型的保護(hù)范圍。
[0042]本說明書未作詳細(xì)描述的內(nèi)容屬于本領(lǐng)域?qū)I(yè)技術(shù)人員公知的現(xiàn)有技術(shù)。
【主權(quán)項(xiàng)】
1.一種基于FPGA實(shí)現(xiàn)MIPI多種LANE數(shù)的數(shù)據(jù)信號的裝置,其特征在于:包括MIPI控制模塊(I)、RGB數(shù)據(jù)分屏模塊(2)、RGB轉(zhuǎn)MIPI模塊(4) ,MIPI組包模塊(5) ,MIPI數(shù)據(jù)LANE分配模塊(7)、傳輸同步控制模塊⑶和MIPI信號同步輸出模塊(9); 所述MIPI控制模塊(I)分別與RGB數(shù)據(jù)分屏模塊(2)、RGB轉(zhuǎn)MIPI模塊(4)、MIPI組包模塊(5) ,MIPI數(shù)據(jù)LANE分配模塊(7)、傳輸同步控制模塊(8)和MIPI信號同步輸出模塊(9)連接,所述RGB數(shù)據(jù)分屏模塊(2)通過RGB轉(zhuǎn)MIPI模塊(4)與MIPI組包模塊(5)連接,所述MIPI組包模塊(5)與MIPI數(shù)據(jù)LANE分配模塊(7)連接,所述MIPI數(shù)據(jù)LANE分配模塊(7)通過傳輸同步控制模塊(8)和MIPI信號同步輸出模塊(9)連接,所述MIPI信號同步輸出模塊(9)與MIPI模組(10)連接。
2.根據(jù)權(quán)利要求1所述的基于FPGA實(shí)現(xiàn)MIPI多種LANE數(shù)的數(shù)據(jù)信號的裝置,其特征在于:還包括分別與RGB數(shù)據(jù)分屏模塊(2)和RGB轉(zhuǎn)MIPI模塊(4)連接的RGB數(shù)據(jù)同步模塊⑶。
3.根據(jù)權(quán)利要求1或者2所述的基于FPGA實(shí)現(xiàn)MIPI多種LANE數(shù)的數(shù)據(jù)信號的裝置,其特征在于:還包括分別與MIPI組包模塊(5)和MIPI數(shù)據(jù)LANE分配模塊(7)連接的MIPI數(shù)據(jù)同步模塊(6)。
【專利摘要】本實(shí)用新型公開了一種基于FPGA實(shí)現(xiàn)MIPI多種LANE數(shù)的數(shù)據(jù)信號的裝置,包括MIPI控制模塊、RGB數(shù)據(jù)分屏模塊、RGB轉(zhuǎn)MIPI模塊、MIPI組包模塊、MIPI數(shù)據(jù)LANE分配模塊、傳輸同步控制模塊和MIPI信號同步輸出模塊;MIPI控制模塊分別與RGB數(shù)據(jù)分屏模塊、RGB轉(zhuǎn)MIPI模塊、MIPI組包模塊、MIPI數(shù)據(jù)LANE分配模塊、傳輸同步控制模塊和MIPI信號同步輸出模塊連接,RGB數(shù)據(jù)分屏模塊通過RGB轉(zhuǎn)MIPI模塊與MIPI組包模塊連接,MIPI組包模塊與MIPI數(shù)據(jù)LANE分配模塊連接,MIPI數(shù)據(jù)LANE分配模塊通過傳輸同步控制模塊和MIPI信號同步輸出模塊連接,MIPI信號同步輸出模塊與MIPI模組連接本實(shí)用新型通過FPGA芯片實(shí)現(xiàn)1到4、8、16LANE的MIPI信號的輸出以點(diǎn)亮模組,其操作簡單、可靠性高、成本較低。
【IPC分類】H04N7-015, G09G3-36
【公開號】CN204577064
【申請?zhí)枴緾N201520272233
【發(fā)明人】彭騫, 朱亞凡, 歐昌東, 許恩, 鄭增強(qiáng), 鄧標(biāo)華, 沈亞非, 陳凱
【申請人】武漢精測電子技術(shù)股份有限公司
【公開日】2015年8月19日
【申請日】2015年4月30日