基于fpga的定時計數(shù)控制實驗裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本實用新型屬于定時計數(shù)控制設(shè)備或裝置技術(shù)領(lǐng)域，具體涉及到基于FPGA的定時計數(shù)控制實驗裝置。
【背景技術(shù)】
[0002]目前，學(xué)生實踐中經(jīng)常用到的定時計數(shù)控制實驗裝置存在以下不足:
[0003]1.電路復(fù)雜，連線較多，集成度不夠，控制不方便；
[0004]2.不具有多種通信接口及網(wǎng)絡(luò)連接和管理能力；
[0005]3.知識點片面，不能充分擴展學(xué)生的視野；
[0006]4.不能鍛煉學(xué)生綜合分析、解決問題的能力。

【發(fā)明內(nèi)容】

[0007]本實用新型所要解決的技術(shù)問題在于克服上述的定時計數(shù)控制裝置的不足，提供一種電路簡單、集成度高、外圍元件少、設(shè)計合理的基于FPGA的定時計數(shù)控制實驗裝置。
[0008]解決上述技術(shù)問題所采用的技術(shù)方案是:它具有對系統(tǒng)進行控制的控制電路；通信電路，該電路與控制電路相連；定時計數(shù)控制電路，該電路與控制電路相連。
[0009]控制電路為:集成電路U6的13腳、10腳、12腳、11腳、14腳、85腳、84腳、16腳、15腳、83腳、20腳、82腳依次接連接器J4的13腳?2腳，集成電路U6的17腳接晶振Yl的4腳，集成電路U6的40腳、104腳、103腳、101腳?99腳、97腳、96腳接通信電路，集成電路U6的94腳?92腳、87腳、86腳、79腳、76腳?73腳、119腳、143腳?141腳、139腳、137腳?132腳、129腳、126腳接定時計數(shù)控制電路，集成電路U6的113腳、112腳、120腳、32腳?30腳、28腳、25腳、24腳、9腳、8腳依次接連接器J5的14腳?4腳，集成電路U6的37腳、109腳、35腳、107腳、131腳、124腳、81腳、62腳、50腳、26腳接1.2V電源，集成電路U6的5腳、23腳、29腳、116腳、127腳、138腳、77腳、95腳、102腳、46腳、54腳、66腳接3V電源，集成電路U6的6腳、19腳、27腳、33腳、39腳、49腳、56腳、61腳、68腳、78腳、140腳、130 腳、128 腳、123 腳、117 腳、111 腳、105 腳、98 腳、80 腳、106 腳、108 腳、110 腳、34 腳、36腳、38腳接地，連接器J4的I腳接地，連接器J5的15腳和2腳接3V電源、I腳和4腳以及16腳接地，晶振Yl的I腳接3V電源、3腳接地；集成電路U6的型號為EP2C8T144C6，晶振Yl的型號為JHY50M，連接器J5的型號為LCD1602。
[0010]本實用新型采用集成電路U6作為FPGA芯片，由集成電路U6產(chǎn)生定時計數(shù)時序邏輯和通信控制邏輯，驅(qū)動定時計數(shù)控制電路和通信電路工作，該裝置電路簡單、集成度高、外圍元件少，可應(yīng)用于實驗室定時計數(shù)控制裝置。
【附圖說明】
[0011]圖1是本實用新型的電氣原理方框圖。
[0012]圖2是圖1中控制電路的電子線路原理圖。
[0013]圖3是圖1中通信電路和定時計數(shù)控制電路的電子線路原理圖。
【具體實施方式】
[0014]下面結(jié)合附圖和實施例對本實用新型作進一步詳細說明，但本實用新型不限于這些實施例。
[0015]實施例1
[0016]在圖1中，本實用新型的基于FPGA的定時計數(shù)控制實驗裝置由控制電路、定時計數(shù)控制電路、通信電路連接構(gòu)成，定時計數(shù)控制電路與控制電路相連，通信電路與控制電路相連。
[0017]在圖2中，本實施例的控制電路由集成電路U6、晶振Y1、連接器J4、連接器J5連接構(gòu)成，集成電路U6的型號為EP2C8T144C6，晶振Yl的型號為JHY50M，連接器J5的型號為LCD1602。集成電路U6的13腳、10腳、12腳、11腳、14腳、85腳、84腳、16腳、15腳、83腳、20腳、82腳依次接連接器J4的13腳?2腳，集成電路U6的17腳接晶振Yl的4腳，集成電路U6的40腳、104腳、103腳、101腳?99腳、97腳、96腳接通信電路，集成電路U6的94腳?92腳、87腳、86腳、79腳、76腳?73腳、119腳、143腳?141腳、139腳、137腳?132腳、129腳、126腳接定時計數(shù)控制電路，集成電路U6的113腳、112腳、120腳、32腳?30腳、28腳、25腳、24腳、9腳、8腳依次接連接器J5的14腳?4腳，集成電路U6的37腳、109腳、35腳、107腳、131腳、124腳、81腳、62腳、50腳、26腳接1.2V電源，集成電路U6的5腳、23腳、29腳、116腳、127腳、138腳、77腳、95腳、102腳、46腳、54腳、66腳接3V電源，集成電路U6的6腳、19腳、27腳、33腳、39腳、49腳、56腳、61腳、68腳、78腳、140腳、130腳、128腳、123 腳、117 腳、111 腳、105 腳、98 腳、80 腳、106 腳、108 腳、110 腳、34 腳、36 腳、38 腳接地，連接器J4的I腳接地，連接器J5的15腳和2腳接3V電源、I腳和4腳以及16腳接地，晶振Yl的I腳接3V電源、3腳接地。
[0018]定時計數(shù)控制電路由集成電路U2、集成電路U3連接構(gòu)成，集成電路U2的型號為74ALVC164245，集成電路U3的型號為8253。集成電路U2的24腳、26腳、27腳、29腳、30腳、32腳、33腳、35腳?38腳、40腳依次接集成電路U6的126腳、129腳、132腳?139腳、141腳?143腳，集成電路U6的23腳、22腳、20腳、19腳、17腳、16腳、14腳?11腳、9腳依次接集成電路U3的8腳?I腳、10腳、13腳、17腳，集成電路U2的31腳和42腳接3V電源、18腳和7腳接5電源、28腳、34腳、39腳、45腳、48腳、21腳、4腳、15腳、10腳、I腳、25腳接地。集成電路U3的21腳?23腳、9腳、15腳、18腳?20腳、14腳、16腳、11腳依次接集成電路U6的119腳、73腳?75腳、76腳、79腳、86腳、87腳、92腳?94腳，集成電路U3的24腳接5V電源、12腳接地。
[0019]通信電路由集成電路Ul、集成電路U4、集成電路U5、電阻R1、電阻R2、電容Cl?電容C4、連接器Jl?連接器J3連接構(gòu)成，集成電路Ul的型號為MAX488，集成電路U4的型號為MAX485，集成電路U5的型號為SP3223。集成電路Ul的3腳接集成電路U6的96腳、2腳接集成電路U6的97腳、5腳接連接器Jl的I腳、6腳接連接器Jl的2腳、8腳接連接器Jl的3腳和電阻Rl的一端、7腳接連接器Jl的4腳和電阻Rl的另一端、I腳接5V電源、4腳接地。集成電路U4的I腳?4腳依次接集成電路U6的99腳?101腳、103腳，集成電路U4的7腳接連接器J2的I腳和電阻R2的一端、6腳接連接器J2的2腳和電阻R2的另一端、8腳腳接5V電源、5腳接地。集成電路U5的2腳接電容C2的一端、4腳接電容C2的另一端、5腳接電容C4的一端、6腳接電容C4的另一端、13腳接集成電路U6的104腳、16腳接集成電路U6的40腳、3腳接電容Cl的一端、7腳接電容C3的一端、17腳接連接器J3的I腳、15腳接連接器J3的3腳、14腳接連接器J3的4腳、20腳和19腳接3V電源、18腳和I腳接地，電容Cl和電容C3的另一端相連，連接器J3的2腳和4腳接地。
[0020]本實用新型的工作原理如下:
[0021]系統(tǒng)上電，電路開始正常工作，集成電路U6產(chǎn)生定時計數(shù)的控制時序邏輯，啟動定時計數(shù)，控制信號從集成電路U6的126腳、139腳、141腳?143腳、119腳、73腳?76腳、79腳、86腳、87腳、92腳?94腳輸出，經(jīng)過集成電路U2輸出，輸入到集成電路U3的9腳、11腳、14腳?16腳、18腳?20腳、21腳?23腳。數(shù)據(jù)信號從集成電路U6的129腳、132腳?137腳、139腳輸出，輸入到集成電路U2的26腳、27腳、29腳、30腳、32腳、33腳、35腳、36腳，由集成電路U6實時讀取集成電路U3的數(shù)據(jù)內(nèi)容，經(jīng)過集成電路U2，輸入到集成電路U6的129腳、132腳?137腳、139腳。由集成電路U6產(chǎn)生通信的控制邏輯，數(shù)據(jù)從集成電路U6的96腳輸出，輸入到集成電路Ul的3腳，從集成電路Ul的5腳、6腳輸出，輸入到連接器Jl的I腳、2腳，從集成電路U6的103腳輸出，輸入到集成電路U4的4腳，從集成電路U4的6腳、7腳輸出，輸入到連接器J2的I腳、2腳，從集成電路U6的104腳輸出，輸入到集成電路U5的16腳、從集成電路U5的17腳輸出，輸入到連接器J3的I腳。由集成電路U6產(chǎn)生的顯示控制邏輯，信號從集成電路U6的8腳、9腳、24腳、25腳、28腳、30腳?32腳、112腳、113腳、120腳輸出，數(shù)據(jù)顯示在連接器J5上。
【主權(quán)項】
1.一種基于FPGA的定時計數(shù)控制實驗裝置，其特征在于它具有: 對系統(tǒng)進行控制的控制電路； 通信電路，該電路與控制電路相連； 定時計數(shù)控制電路，該電路與控制電路相連； 所述的控制電路為:集成電路U6的13腳、10腳、12腳、11腳、14腳、85腳、84腳、16腳、15腳、83腳、20腳、82腳依次接連接器J4的13腳?2腳，集成電路U6的17腳接晶振Yl的4腳，集成電路U6的40腳、104腳、103腳、101腳?99腳、97腳、96腳接通信電路，集成電路U6的94腳?92腳、87腳、86腳、79腳、76腳?73腳、119腳、143腳?141腳、139腳、137腳?132腳、129腳、126腳接定時計數(shù)控制電路，集成電路U6的113腳、112腳、120腳、32腳?30腳、28腳、25腳、24腳、9腳、8腳依次接連接器J5的14腳?4腳，集成電路U6的37腳、109腳、35腳、107腳、131腳、124腳、81腳、62腳、50腳、26腳接I.2V電源，集成電路U6的5腳、23腳、29腳、116腳、127腳、138腳、77腳、95腳、102腳、46腳、54腳、66腳接3V電源，集成電路U6的6腳、19腳、27腳、33腳、39腳、49腳、56腳、61腳、68腳、78腳、140腳、130 腳、128 腳、123 腳、117 腳、111 腳、105 腳、98 腳、80 腳、106 腳、108 腳、110 腳、34 腳、36腳、38腳接地，連接器J4的I腳接地，連接器J5的15腳和2腳接3V電源、I腳和4腳以及16腳接地，晶振Yl的I腳接3V電源、3腳接地；集成電路U6的型號為EP2C8T144C6，晶振Yl的型號為JHY50M，連接器J5的型號為LCD1602。
【專利摘要】一種基于FPGA的定時計數(shù)控制實驗裝置，它具有對系統(tǒng)進行控制的控制電路；通信電路，該電路與控制電路相連；定時計數(shù)控制電路，該電路與控制電路相連。該裝置電路簡單、集成度高、外圍元件少，可應(yīng)用于實驗室定時計數(shù)控制裝置。
【IPC分類】G09B23/18, G09B19/02
【公開號】CN204667690
【申請?zhí)枴緾N201520240784
【發(fā)明人】黨學(xué)立, 郭紅霞, 張菁
【申請人】榆林學(xué)院
【公開日】2015年9月23日
【申請日】2015年4月20日