專利名稱：模版掩模及模版掩模的形成方法
技術領域：
本發(fā)明涉及一種用于半導體器件的精細加工的電子束暴光或離子束暴光、X射線暴光等的模版掩模及模版掩模的形成方法。
模版掩模是在金屬薄膜或硅基板上依照想要制作的模樣部分地設置漏空的掩模，用于電子束暴光或離子束暴光、X射線暴光等。使用時，把電子束或離子束照射在模版掩模上并使入射到開口部的粒子穿過，把穿過的粒子束照射在基板上的抗蝕膜上，由此進行暴光。
此模版掩?？梢杂墒鼓有纬蓚鹊墓杌搴椭С峙_側的硅基板粘合后的粘合晶片作成。還有，也可以由使在一塊硅基板上摻雜了雜質的硅層進行外延生長后的晶片作成。現(xiàn)在，一般來說，用粘合晶片的為主流?？傊?，模版掩模用的晶片具備有模樣形成側的硅層和支持臺側的硅層。這里，所謂支持臺側是指為了提高模版掩模的抗形變強度并在把模版掩模裝到暴光裝置時通常位于下側(背面?zhèn)?并支持著模樣形成側不使之變形的支持臺所形成的一側。還有，在對支持臺側的硅層進行蝕刻時抑制該蝕刻的層通常被做在上述二層之間。把這樣的介于內部的層設為SiO2等的無機膜的模版掩模及其形成方法(以往技術1)作為與特開平5-216216相關的發(fā)明被提出。還有，特開平5-216216中的以往技術項中公開了把這樣的介于內部的層設為高離子注入層的模版掩模及其形成方法(以往技術2)。在特開平5-216216中這對這些以往技術作如下說明。
以往技術1圖2表示以往技術1的模版掩模形成方法的工序剖面圖。
對以往技術1在特開平5-216216中可以看到如下記載。
在第一半導體硅基板111上沉積1μm厚的作為無機膜112的氧化硅膜(圖2(a))，并使第二半導體硅基板113接觸在此無機膜上，然后進行1100℃、2小時的熱處理并使2片硅基板粘合(圖2(b))。然后，借助于拋光技術對粘合了的基板113進行蝕刻，使硅基板成為約30μm厚的薄膜。在此半導體硅基板的兩面上形成50nm厚的氧化硅膜作為保護無機膜114，用平版印刷術在硅基板背面的無機膜上形成抗蝕模樣，以此抗蝕模樣為掩模對無機膜進行蝕刻，有選擇地使第一半導體硅基板111的背面暴露出來。還有，以此模樣為掩模用乙二胺·焦兒茶酚溶液從背面對第一半導體硅基板111進行蝕刻，使氧化硅膜112的背面暴露出來(圖2(c)背蝕刻工序)。
然后，把保護無機膜114全部除去，用平版印刷術在第二半導體硅基板113的表面上形成抗蝕模樣115(圖2(d))。還有，以此抗蝕模樣為掩模對第二半導體硅基板113及氧化硅膜112進行蝕刻并使模樣貫穿，通過形成貫穿部200可以容易地形成機械強度優(yōu)良、熱穩(wěn)定性高的模版掩模(圖2(e))。
根據(jù)關于以往技術1的記載，通過象以上那樣把半導體硅基板氧化并使2片硅基板粘合可以大大簡化模版掩模制作工序。還有，可以容易地形成在對半導體硅基板的背面蝕刻時的止蝕膜，即便在電子束的加速電壓為50kV的情況下也可以遮蔽電子，可以形成膜厚均勻性好的實用的用于電子束縮小復制平版印刷的模版掩模。還有，這里，在第一半導體硅基板111上形成的無機膜112為氧化硅膜，但也可以是氮化硅膜。
以往技術2圖3表示以往技術2的模版掩模形成方法的工序剖面圖。
在以往技術2中，在第一半導體硅基板111上以加速電壓50～100kV、通量1×1020cm-2進行硼離子142的注入并形成離子注入層141(圖3(a))。在其上形成硅的外延層143，然后在此外延層上和在第一半導體硅基板111的背面上沉積作為保護膜的氮化硅膜144(圖3(b))。然后用平版印刷術和干式蝕刻技術有選擇地除去第一半導體硅基板111的背面的氮化硅膜144，以氮化硅膜144為掩模用乙二胺·焦兒茶酚溶液蝕刻第一半導體硅基板111的背面至硼注入層并把保護膜全部除去(圖3(c)背蝕刻工序)。然后用電子束平版印刷術在外延層上進行抗蝕模樣145的形成(圖3(d))。以此抗蝕模樣145為掩模對外延層及離子注入層進行蝕刻并形成模版掩模(圖3(e))。
根據(jù)關于以往技術2的記載，通過象以上那樣的方法可以形成用于電子束縮小復制平版印刷的模版掩模。這里，在從背面蝕刻半導體硅基板的情況下，形成高離子注入層是為了用作蝕刻的止蝕層。
用于以上的以往技術1的粘合晶片的剖面構成為硅層-SiO2層-硅層，用于以往技術2的晶片的剖面構成為硅層-高濃度雜質硅層-低濃度雜質硅層。
在以上的以往技術中，在背蝕刻工序中的蝕刻率的不均勻性會導致一些問題。
在背蝕刻工序中，理想的情形是在與蝕刻的行進方向垂直的面上蝕刻率均勻。因蝕刻在與晶片表面垂直的方向上行進，因此，換言之，蝕刻率在與晶片表面平行的晶片的任意剖面內(以下稱為晶片面內)是均勻的。也就是說，在蝕刻行進的過程中各部分的蝕刻深度是并列相同的。于是，理想的情形是在晶片內部停止蝕刻的情況下在蝕刻工序結束后得到的蝕刻完成面上不產生過蝕刻、欠蝕刻等起伏而得到平坦的面。
因此，所謂不理想的情形是指在蝕刻工序中在晶片面內蝕刻率不均勻、各部分的蝕刻深度不整齊。于是，不理想的情形是在晶片內部停止蝕刻的情況下在蝕刻工序結束后得到的蝕刻完成面上產生過蝕刻、欠蝕刻等起伏。
在蝕刻工序中在晶片面內蝕刻率不均勻的情況下，基于蝕刻的應力在晶片面內不均勻地起作用。的急劇的應力局部地起作用時，該應力的發(fā)生部分產生彎曲、扭曲、伸縮等形變，使作為產品的模版掩模的模樣形成部分不均勻地形變，從而使模版掩模的模樣畸變。如上所述，在蝕刻過程中，晶片會因晶片內的雜質濃度的不均勻而畸變，因此，即便在畸變了的晶片上形成模樣也會與本來的模樣產生誤差。也就是說，產生了模樣位置精度低的問題。這是由蝕刻過程引起的問題，在以往技術1及以往技術2中無法解決這樣的問題。
在以往技術1及以往技術2中，在晶片面內蝕刻率不均勻的原因是硅層111內的雜質濃度不均勻。例如，在假設雜質為硼(B)且蝕刻液為KOH(氫氧化鉀)溶液等堿溶液的情況下，可以知道，硅層內的雜質濃度越高蝕刻率越低。還有，在假設雜質為磷(P)且蝕刻液為氫氟酸溶液的情況下，硅層內的雜質濃度越高蝕刻率越高。
因此，只要用雜質濃度均勻的硅晶片就可以解決上述問題。
但是，雜質濃度均勻的硅晶片其價格高。在器件激活區(qū)上，即便是高價也必須用雜質濃度均勻的硅晶片。
對此，對于模版掩模的支持臺側的晶片，如果完成模版掩模，雜質濃度的不均勻性不會產生導致對其特性劣化等壞影響，因此，最好使用便宜的CZ晶片(拉晶晶片)。如果使用雜質濃度均勻的硅晶片，則雖然可以解決上述問題，但成本花費過高，不能成為有效的解決手段。
此外，還有蝕刻完成精度所導致的問題。這在以往技術2中特別明顯。以往技術2的高濃度雜質硅層其蝕刻率只是低，還稍微溶解，并不能完全成為止蝕層。還有，與以往技術2的高濃度雜質硅層相比，以往技術1的SiO2層其溶解量雖然少，但也不是完全不溶解。如果由此導致在蝕刻工序結束后得到的蝕刻完成面上產生過蝕刻，則產生模樣缺陷。還有，當蝕刻完成面上產生過蝕刻、欠蝕刻等起伏且在模樣形成部上有厚度不均勻時，如果模版掩模在接受電子束并被加熱的情況下產生應力，則會使模版掩模不均勻低形變并使模版掩模的模樣畸變。其結果是產生與本來的模樣之間的誤差。也就是說，產生了模樣位置精度低的問題。
本發(fā)明鑒于以上以往技術中的問題，其目的是提高從模版掩模的背面進行蝕刻(背蝕刻)時在晶片面內的蝕刻率的均勻性并提供模樣位置精度高的模版掩模。
解決上述問題的本申請的第1發(fā)明是一種模版掩模，具備有掩模模樣形成層、在上述掩模模樣形成層的下部的規(guī)定位置上背連續(xù)形成的支持臺，其特征在于在此模版掩模中具備有從上述支持臺的下端向上以從對特定的蝕刻液的蝕刻率較高的硅層到較低的硅層的順序被疊層的3層以上的硅層和被疊加在上述3層以上的硅層之上的其他硅層，至少從下端開始的2層構成上述支持臺，至少最上部的層構成上述掩模模樣。
因此，在形成本申請的第1發(fā)明的模版掩模時，使用上述特定的蝕刻液進行背蝕刻，開始先對蝕刻率較高的硅層進行蝕刻，即便在晶片面內的蝕刻率有可能不均勻，蝕刻也依次向蝕刻率較低的硅層行進，有可以抑制蝕刻率的不均勻性的趨勢。因此，越臨近蝕刻工序的末尾越可以提高在晶片面內的蝕刻率的均勻性，可以抑制在上述背蝕刻工序中的蝕刻率的不均勻性所導致的壞影響。由此，根據(jù)本申請的第1發(fā)明的模版掩模，可以確保高的模樣位置精度。
為了抑制硅層的蝕刻率的不均勻性，只要控制硅中的雜質濃度即可。有可能雜質濃度越高蝕刻率也越高(變快)，也有可能雜質濃度越高蝕刻率越低(變慢)。但是，為了提高在晶片面內的蝕刻率的均勻性，最好對硅晶片積極地抑制其蝕刻率。
本申請的第2發(fā)明是一種模版掩模，具備有掩模模樣形成層、在上述掩模模樣形成層的下部的規(guī)定位置上背連續(xù)形成的支持臺，其特征在于在此模版掩模中具備有從上述支持臺的下端向上以從雜質濃度較低的硅層到較高的硅層的順序被疊層的3層以上的硅層和被疊加在上述3層以上的硅層之上的其他硅層，上述雜質所具有的特性是其濃度越高則對于特定蝕刻液的硅層的蝕刻率越低，至少從下端開始的2層構成上述支持臺，至少最上部的層構成上述掩模模樣。
形成雜質濃度不同的硅層的方法有外延生長法和離子注入法。在使用外延生長法的情況下，通過控制結晶構成物質中的雜質的供給比例可以形成多層雜質濃度不同的硅層。在使用離子注入法的情況下，通過控制對電離了的雜質元素的加速電壓及注入量可以形成多層雜質濃度不同的硅層。通過在一硅晶片上反復進行外延生長或離子注入也可以形成多層雜質濃度不同的硅層。但是，通過使在不同的條件下實施了外延生長或離子注入的2片硅晶片粘合可以更有利于形成多層雜質濃度不同的硅層。
通過外延生長法或離子注入法所形成的高濃度雜質的硅層相對于主體層提高了濃度的均勻性。還有，把氧化硅、氮化硅等硅絕緣層(硅絕緣膜)作為蝕刻率最低的硅層夾層可以提高蝕刻的完成精度。
本申請的第3發(fā)明是一種模版掩模，具備有掩模模樣形成層、在上述掩模模樣形成層的下部的規(guī)定位置上背連續(xù)形成的支持臺，其特征在于在此模版掩模中具備有從上述支持臺的下端向上以如下①～④的順序進行疊層的硅層，下述雜質所具有的特性是其濃度越高則對于特定蝕刻液的硅層的蝕刻率越低，上述蝕刻溶液幾乎不能溶解硅絕緣物，至少從下端開始的2層構成上述支持臺，至少最上部的層構成上述掩模模樣。
①雜質濃度較低的硅主體層②雜質濃度較高的硅外延層或離子注入層(在設置2層以上的情況下，依照越往上的層雜質濃度越高進行設定)③硅絕緣層④其他硅層在假設特定的蝕刻液為KOH(氫氧化鉀)溶液的情況下，雜質硼(B)所具有的性質是雜質濃度越高則對于特定的蝕刻液的硅層的蝕刻率越低。還有，與含高濃度硼的硅層相比，硅絕緣層對KOH溶液的蝕刻率要低得多。
那么，本申請的第4發(fā)明其特征在于在本申請的第2發(fā)明或本申請的第3發(fā)明的模版掩模中以硼為雜質。
在本申請的第3發(fā)明的模版掩模中，以硼為雜質的發(fā)明可以如下表現(xiàn)。具體來說，是一種模版掩模，具備有掩模模樣形成層、在上述掩模模樣形成層的下部的規(guī)定位置上背連續(xù)形成的支持臺，其特征在于在此模版掩模中具備有從上述支持臺的下端向上以從硼濃度較低的硅層到較高的硅層的順序被疊層的2層以上的硅層、被疊加在上述2層以上的硅層之上的硅絕緣層和被疊加在上述硅絕緣層上的其他硅層，至少從下端開始的2層構成上述支持臺，至少最上部的層構成上述掩模模樣。
最好把氧化硅層或氮化硅層用作硅絕緣層。在此情況下，通過CVD法等使氧化硅或氮化硅沉積和粘附在硅基板上，或通過熱氧化法等使硅基板自身氧化或氮化并形成氧化硅層或氮化硅層。
下面說明關于解決上述課題的模版掩模的形成方法。
解決上述問題的本申請的第5發(fā)明是一種模版掩模的形成方法，其特征在于在第一硅基板上形成絕緣膜，在第二硅基板上形成對于特定的蝕刻液的蝕刻率比第二硅基板低的硅層(以下稱為低蝕刻率硅層)，具備有使上述絕緣膜的表面和低蝕刻率硅層的表面粘合并構成SOI基板的工序、對構成上述SOI基板的第一硅基板的硅層或硅層及上述絕緣膜進行選擇蝕刻并形成掩模模樣的第一工序和通過上述特定的蝕刻液對構成上述SOI基板的第二硅基板進行選擇蝕刻并形成模版掩模的支持臺的第二工序。
在第一工序中，在只對第一硅基板的硅層(除絕緣膜外的部分)進行選擇蝕刻并形成掩模模樣的情況下，在第二工序后，進入對上述絕緣膜進行選擇蝕刻并形成模版掩模的支持臺的工序。其結果，被留下的絕緣膜構成支持臺的基礎部。
在第一工序中，在對第一硅基板的硅層及上述絕緣膜進行選擇蝕刻并形成掩模模樣的情況下，在第一工序之前進行第二工序。在第二工序(背蝕刻工序)中，把絕緣膜作為止蝕膜，使之帶有抑制蝕刻的功能。
因此，根據(jù)本申請的第5發(fā)明的模版掩模的形成方法，在實施通過上述特定的蝕刻液對構成上述SOI基板的第二硅基板進行選擇蝕刻并形成模版掩模的支持臺的工序時，開始先對蝕刻率較高的硅層進行蝕刻，即便在晶片面內的蝕刻率有可能不均勻，蝕刻也依次向低蝕刻率硅層行進，有可以抑制蝕刻率的不均勻性的趨勢。因此，越臨近蝕刻工序的末尾越可以提高在晶片面內的蝕刻率的均勻性，可以抑制在上述背蝕刻工序中的蝕刻率的不均勻性所導致的壞影響，因此，具有可以得到高的模樣位置精度的效果。
低蝕刻率硅層可以是一層，但也可以把蝕刻率較低的低蝕刻率硅層依次疊層形成2層以上的硅層。但是，把低蝕刻率硅層設成一層可以減少工序數(shù)，在成本方面有利。
如上所述，為了抑制硅層的蝕刻率的不均勻性，只要控制硅中的雜質濃度即可。有可能雜質濃度越高蝕刻率也越高(變快)，也有可能雜質濃度越高蝕刻率越低(變慢)。為了提高在晶片面內的蝕刻率的均勻性，最好對硅晶片積極地抑制其蝕刻率。
本申請的第6發(fā)明是一種模版掩模的形成方法，其特征在于在第一硅基板上形成絕緣膜，在第二硅基板上形成雜質濃度比第二硅基板高的硅層，具備有使上述絕緣膜的表面和上述雜質濃度高的硅層的表面粘合并構成SOI基板的工序、對構成上述SOI基板的第一硅基板的硅層或硅層及上述絕緣膜進行選擇蝕刻并形成掩模模樣的第一工序和通過上述特定的蝕刻液對構成上述SOI基板的第二硅基板進行選擇蝕刻并形成模版掩模的支持臺的第二工序，上述雜質所具有的特性是其濃度越高則對于特定蝕刻液的硅層的蝕刻率越低。
還有，如上所述，通過外延生長法或離子注入法所形成的高濃度雜質的硅層相對于主體層提高了濃度的均勻性。
本申請的第7發(fā)明是一種模版掩模的形成方法，其特征在于在第一硅基板上形成絕緣膜，借助于外延生長法或離子注入法在第二硅基板上形成雜質濃度比第二硅基板高的硅層，具備有使上述絕緣膜的表面和上述雜質濃度高的硅層的表面粘合并構成SOI基板的工序、對構成上述SOI基板的第一硅基板的硅層或硅層及上述絕緣膜進行選擇蝕刻并形成掩模模樣的第一工序和通過上述特定的蝕刻液對構成上述SOI基板的第二硅基板進行選擇蝕刻并形成模版掩模的支持臺的第二工序，上述雜質所具有的特性是其濃度越高則對于特定蝕刻液的硅層的蝕刻率越低。
另外，本申請的第8發(fā)明其特征在于在本申請的第6發(fā)明或本申請的第7發(fā)明的模版掩模形成方法中以氫氧化鉀溶液為特定的蝕刻液、以硼為雜質。
下面對附圖進行簡單說明。


圖1為本發(fā)明的一實施例的模版掩模形成方法的工序剖面圖。
圖2為以往的模版掩模形成方法的工序剖面圖。
圖3為以往的另外的模版掩模形成方法的工序剖面圖。
圖中，1模樣形成側硅基板，2支持臺側硅基板，3掩模模樣，4支持臺，11硅絕緣膜，21高濃度含硼硅層，22低濃度含硼硅層。
發(fā)明的實施例下面，參照圖1對本發(fā)明的一實施例的模版掩模及模版掩模形成方法進行說明。
圖1為本實施例的模版掩模形成方法的工序剖面圖。如圖1所示，由于本實施例的模版掩模的形成的晶片是由模樣形成側的第一硅基板(模樣形成側硅基板1)和支持臺側的第二硅基板(支持臺側硅基板2)構成。支持臺側硅基板2選擇含有作為雜質的硼的硅基板。在支持臺側硅基板2中如果使用CZ晶片(拉晶晶片)則價格可以便宜。
首先對模版掩模形成方法進行說明。(絕緣膜形成工序)
在模樣形成側硅基板1的粘合面上使SiO2等的硅絕緣膜11成膜。成膜是通過CVD法等使SiO2等的化合物沉積并粘附在硅基板上或通過熱氧化法等使硅基板自身氧化進行的。
(雜質注入工序)在支持臺側硅基板2的粘合面上注入硼離子，形成高濃度含硼硅層21。此時，把主體層設為低濃度含硼硅層22。(基板粘合工序)然后，使硅絕緣膜11的表面和高濃度含硼硅層21粘合并進行熱處理，再使模樣形成側硅基板1和支持臺側硅基板2粘合而得到SOI基板。
(基板磨削工序)然后對模樣形成側硅基板1的表面進行磨削加工并使之薄膜化。磨削加工是借助于機械磨削、化學機械磨削等一般的拋光技術進行的。用平板印刷技術在模樣形成側硅基板1的表面上形成抗蝕模樣(未圖示)。還有，以此抗蝕模樣為掩模用干式蝕刻法對模樣形成側硅基板1的硅層(模樣形成側硅基板1之中除硅絕緣膜11之外的層)10進行蝕刻并形成模樣，然后，以高精度加工掩模模樣3。在此SOI基板的兩面上形成SiN等保護膜(未圖示)，用平板印刷技術在支持臺側硅基板2的背面的保護膜上形成抗蝕模樣。以此抗蝕模樣為掩模對背面的保護膜進行蝕刻，有選擇地使支持臺側硅基板2的背面外露。
還有，以被刻了此模樣的背面的保護膜為掩模用KOH溶液等堿溶液從背面對支持臺側硅基板2進行蝕刻，使硅絕緣膜11的背面外露。此時，低濃度含硼硅層22先被蝕刻，然后，高濃度含硼硅層21被蝕刻。
即便因為低濃度含硼硅層22的硼濃度較不均勻而導致在蝕刻率上產生不均勻，也可以通過高濃度含硼硅層21的作用抑制蝕刻率的不均勻，謀求均勻化。硅絕緣膜11具有抑制基于KOH溶液等堿溶液的蝕刻的功能。然后，對硅絕緣膜進行蝕刻并穿透掩模模樣3。
然后，把兩面的保護膜全部除去，得到圖1(e)所示那樣的本實施例的模版掩模。
如圖1(e)所示，本實施例的模版掩模和從支持臺4的下端往上依次形成低濃度含硼硅層22、高濃度含硼硅層21、硅絕緣膜11和掩模模樣的硅層10疊層。支持臺4是由硅絕緣膜11、高濃度含硼硅層21及低濃度含硼硅層22構成。
以上的模版掩模及模版掩模的形成方法只不過是本發(fā)明的一例而已。也可以在上述掩模模樣形成工序之前先進行背蝕刻工序，在掩模模樣形成工序中，對模樣形成側硅基板1的硅層及硅絕緣膜11進行蝕刻并穿透模樣。在此情況下，不需要上述絕緣膜蝕刻工序。還有，在此情況下，支持臺4是由高濃度含硼硅層21及低濃度含硼硅層22構成。
還有，也可以在模樣形成側硅基板1的粘合面上注入硼離子并進行形成濃度比高濃度含硼硅層21高得多的硼注入層的工序取代絕緣膜形成工序，并以這樣的硼注入層取代硅絕緣膜11起作用。
如上所述，本發(fā)明的效果是可以改善在模版掩模的背蝕刻中的晶片面內的蝕刻率的均勻性，提高模版掩模的模樣位置精度。
權利要求
1．一種模版掩模，具備有掩模模樣形成層、在上述掩模模樣形成層的下部的規(guī)定位置上連續(xù)形成的支持臺，其特征在于在此模版掩模中具備有從上述支持臺的下端向上以從對特定的蝕刻液的蝕刻率較高的硅層到較低的硅層的順序被疊層的3層以上的硅層和被疊加在上述3層以上的硅層之上的其他硅層，至少從下端開始的2層構成上述支持臺，至少最上部的層構成上述掩模模樣。
2．一種模版掩模，具備有掩模模樣形成層、在上述掩模模樣形成層的下部的規(guī)定位置上背連續(xù)形成的支持臺，其特征在于在此模版掩模中具備有從上述支持臺的下端向上以從雜質濃度較低的硅層到較高的硅層的順序被疊層的3層以上的硅層和被疊加在上述3層以上的硅層之上的其他硅層，上述雜質所具有的特性是其濃度越高則對于特定蝕刻液的硅層的蝕刻率越低，至少從下端開始的2層構成上述支持臺，至少最上部的層構成上述掩模模樣。
3．一種模版掩模，具備有掩模模樣形成層、在上述掩模模樣形成層的下部的規(guī)定位置上背連續(xù)形成的支持臺，其特征在于在此模版掩模中具備有從上述支持臺的下端向上以如下①～④的順序進行疊層的硅層，下述雜質所具有的特性是其濃度越高則對于特定蝕刻液的硅層的蝕刻率越低，上述蝕刻溶液幾乎不能溶解硅絕緣物，至少從下端開始的2層構成上述支持臺，至少最上部的層構成上述掩模模樣，①雜質濃度較低的硅主體層、②雜質濃度較高的硅外延層或離子注入層(在設置2層以上的情況下，依照越往上的層雜質濃度越高進行設定)、③硅絕緣層、④其他硅層。
4．根據(jù)權利要求2或3所述的模版掩模，其特征在于以硼為雜質。
5．一種模版掩模的形成方法，其特征在于在第一硅基板上形成絕緣膜，在第二硅基板上形成對于特定的蝕刻液的蝕刻率比第二硅基板低的硅層(以下稱為低蝕刻率硅層)，具備有使上述絕緣膜的表面和低蝕刻率硅層的表面粘合并構成SOI基板的工序、對構成上述SOI基板的第一硅基板的硅層或硅層及上述絕緣膜進行選擇蝕刻并形成掩模模樣的第一工序和通過上述特定的蝕刻液對構成上述SOI基板的第二硅基板進行選擇蝕刻并形成模版掩模的支持臺的第二工序。
6．一種模版掩模的形成方法，其特征在于在第一硅基板上形成絕緣膜，在第二硅基板上形成雜質濃度比第二硅基板高的硅層，具備有使上述絕緣膜的表面和上述雜質濃度高的硅層的表面粘合并構成SOI基板的工序、對構成上述SOI基板的第一硅基板的硅層或硅層及上述絕緣膜進行選擇蝕刻并形成掩模模樣的第一工序和通過上述特定的蝕刻液對構成上述SOI基板的第二硅基板進行選擇蝕刻并形成模版掩模的支持臺的第二工序，上述雜質所具有的特性是其濃度越高則對于特定蝕刻液的硅層的蝕刻率越低。
7．一種模版掩模的形成方法，其特征在于在第一硅基板上形成絕緣膜，借助于外延生長法或離子注入法在第二硅基板上形成雜質濃度比第二硅基板高的硅層，具備有使上述絕緣膜的表面和上述雜質濃度高的硅層的表面粘合并構成SOI基板的工序、對構成上述SOI基板的第一硅基板的硅層或硅層及上述絕緣膜進行選擇蝕刻并形成掩模模樣的第一工序和通過上述特定的蝕刻液對構成上述SOI基板的第二硅基板進行選擇蝕刻并形成模版掩模的支持臺的第二工序，上述雜質所具有的特性是其濃度越高則對于特定蝕刻液的硅層的蝕刻率越低。
8．根據(jù)權利要求6或7所述的模版掩模的形成方法，其特征在于以氫氧化鉀溶液為特定的蝕刻液、以硼為雜質。
全文摘要
一種模版掩模在模版掩模制作用的SOI基板的硅絕緣膜11之下形成高濃度含硼硅層21和低濃度含硼硅層22,用KOH溶液等堿溶液進行濕性蝕刻。通過高濃度含硼硅層21的作用抑制蝕刻率的不均勻性,謀求均勻化。按這種模版掩模及其形成方法提高在從模版掩模的背面進行蝕刻(背蝕刻)時晶片面內的蝕刻率的均勻性并提供模樣位置精度高的模版掩模。
文檔編號G03F1/20GK1290957SQ0012958
公開日2001年4月11日 申請日期2000年10月8日 優(yōu)先權日1999年10月4日
發(fā)明者小場文博 申請人:日本電氣株式會社