專利名稱：一種修正掩膜布局圖的方法
技術(shù)領(lǐng)域：
本發(fā)明提供一種修正掩膜布局圖的方法，特別是一種修正掩膜布局圖進(jìn)行圖案轉(zhuǎn)移時(shí)所產(chǎn)生的系統(tǒng)誤差的方法。
背景技術(shù)：
為了在半導(dǎo)體芯片上形成一設(shè)計(jì)的集成電路(IC)，半導(dǎo)體制造廠(semiconductor foundry)必須先制作一掩膜(mask)，并在掩膜上形成一設(shè)計(jì)的布局(layout)圖案，再經(jīng)由光刻(photolithography)過程將掩膜上的圖案經(jīng)曝光顯影后以一定的比例轉(zhuǎn)印到半導(dǎo)體芯片上的光致抗蝕劑，之后再利用蝕刻過程將半導(dǎo)體芯片上光致抗蝕劑未覆蓋的區(qū)域上的物質(zhì)，例如硅或二氧化硅等，加以去除。故掩膜上的圖案便經(jīng)由光刻和蝕刻兩個(gè)過程，先轉(zhuǎn)印到光致抗蝕劑，然后再到半導(dǎo)體芯片上。所以光刻和蝕刻過程可說是半導(dǎo)體過程中兩個(gè)非常重要的過程，因此如何將掩膜上的圖案經(jīng)由光刻和蝕刻過程準(zhǔn)確地轉(zhuǎn)印到半導(dǎo)體芯片，已成為研究半導(dǎo)體過程非常重要的課題。
由于在進(jìn)行光刻過程來將掩膜圖案轉(zhuǎn)移至光致抗蝕劑層時(shí)，高密度排列的掩膜圖案的轉(zhuǎn)角處(corner)非常容易因?yàn)檫^度曝光(overexpose)或是曝光不足而產(chǎn)生光學(xué)接近效應(yīng)(optical proximity effect)，進(jìn)而影響圖案轉(zhuǎn)移的準(zhǔn)確度。因此目前解決的方法，是利用計(jì)算機(jī)輔助設(shè)計(jì)(computeraided design，CAD)的方式來對(duì)掩膜圖案進(jìn)行光學(xué)近似修正(opticalproximity correction，OPC)以消除光學(xué)接近效應(yīng)。
然而除了光學(xué)接近效應(yīng)之外，掩膜圖案仍可能在進(jìn)行蝕刻過程時(shí)，因?yàn)樵O(shè)計(jì)在半導(dǎo)體芯片上的元件圖案具有不同的圖案密度(patterndensity)，而引發(fā)微負(fù)荷效應(yīng)(micro-loading effect)，影響蝕刻的均勻性。
參考圖1，圖1為公知的一掩膜布局圖示意圖。如圖1所示，掩膜布局圖上包含有多個(gè)具有相同線寬w的線形元件圖案A、B、C，分別用來定義不同區(qū)域的字線(word line)或位線(bit line)等導(dǎo)電區(qū)域。其中二元件圖案A之間的線距(line space)s定義為a，二元件圖案B之間的線距s定義為b，而二元件圖案C之間的線距s定義為c，且線距a、b、c的數(shù)值并不相等。換句話說，掩膜布局圖上的各元件圖案A、B、C之間具有不相等的圖案密度。
參考圖2，圖2為依據(jù)圖1所示的掩膜布局圖進(jìn)行蝕刻過程來將圖案轉(zhuǎn)移至一半導(dǎo)體芯片上時(shí)，所獲得的蝕刻后檢查臨界尺寸(after-etch-inspection critical dimension，AEI CD)線寬w′與線距s之間的關(guān)系示意圖。其中縱軸是表示掩膜布局圖上的各元件圖案轉(zhuǎn)移至半導(dǎo)體芯片上的蝕刻后線寬，橫軸是表示掩膜布局圖上的各元件圖案之間的線距，空心圓圈為一線寬量測(cè)值，而黑色實(shí)線則是利用數(shù)值方法以及各線寬量測(cè)值所作的一線寬逼近曲線(fitting curve)。如圖2所示，掩膜布局圖上的各元件圖案的蝕刻后線寬w′可能受到微負(fù)荷或其他系統(tǒng)誤差因素影響，產(chǎn)生蝕刻不均勻的現(xiàn)象，例如各元件圖案的蝕刻后線寬可能隨著線距增加而遞增，也就是說圖案密度愈低、愈孤立的線形圖案所可能獲得的蝕刻后線寬愈大于較密集的線形圖案所獲得的蝕刻后線寬。
由于在傳統(tǒng)0.18微米過程的IC設(shè)計(jì)時(shí)，微負(fù)荷效應(yīng)并非衡量半導(dǎo)體芯片整體均勻度的主要因素，因此由微負(fù)荷效應(yīng)所造成的蝕刻不均勻亦經(jīng)常被忽略。然而隨著半導(dǎo)體元件尺寸的縮減以及集成度的提升，目前對(duì)于元件均勻度的要求亦日趨嚴(yán)苛。假設(shè)微負(fù)荷效應(yīng)可造成10納米(narometer，nm)的線寬誤差，則此誤差對(duì)于0.15，0.13甚至0.1微米過程來說，誤差率已高達(dá)6％，8％，甚至10％。因此如何改善半導(dǎo)體芯片的表面均勻度以提高產(chǎn)品成品率，已成為0.15微米以下過程的重要課題。

發(fā)明內(nèi)容
因此，本發(fā)明的目的即在提供一種修正掩膜布局圖的方法，以有效避免微負(fù)荷效應(yīng)所造成的圖案偏差。
在本發(fā)明的最佳實(shí)施例中，首先提供一包含有多個(gè)具有不同圖案密度的元件圖案的掩膜布局圖，然后執(zhí)行一檢測(cè)程序，依據(jù)掩膜布局圖上的各元件圖案之間的圖案密度將各元件圖案分為多類元件圖案，之后再分別對(duì)各類元件圖案進(jìn)行修正。
由于本發(fā)明可以依據(jù)引起微負(fù)荷效應(yīng)的圖案密度來對(duì)掩膜布局圖上的元件圖案進(jìn)行分類，并且對(duì)各類元件圖案作適度修正，因此可以有效改善半導(dǎo)體芯片的表面均勻度，尤其可以提高0.15微米以下過程的產(chǎn)品成品率。


圖1為公知的一掩膜布局圖示意圖。
圖2為公知的一掩膜布局圖的蝕刻后線寬與線距之間的關(guān)系示意圖。
圖3為本發(fā)明的修正一掩膜布局圖的方法流程圖。
圖4為依據(jù)本發(fā)明方法所修正的掩膜布局圖示意圖。
圖5為本發(fā)明經(jīng)微負(fù)荷修正后的蝕刻后線寬與傳統(tǒng)未經(jīng)微負(fù)荷修正的蝕刻后線寬的比較圖。
圖6為本發(fā)明經(jīng)微負(fù)荷修正后的線寬偏差值與傳統(tǒng)未經(jīng)微負(fù)荷修正的線寬偏差值的比較圖。
圖示的符號(hào)說明10～50 修正掩膜布局圖步驟A、B、C、A′、B′元件圖案a、b、c 線距w線寬具體實(shí)施方式
參閱圖3，圖3為本發(fā)明修正掩膜布局圖以避免產(chǎn)生微負(fù)荷效應(yīng)的方法流程圖。如圖3所示，本發(fā)明方法先進(jìn)行步驟10，提供一掩膜布局圖數(shù)據(jù)庫(kù)。該掩膜布局圖上包含有多個(gè)(線形)元件圖案，分別用來定義單芯片上不同區(qū)域的導(dǎo)電區(qū)域，例如存儲(chǔ)單元區(qū)(memory cell region)以及邏輯電路區(qū)的字線或位線等具有不同電路設(shè)計(jì)需求的元件圖案，或用來定義多芯片上的元件圖案，且該數(shù)據(jù)庫(kù)中包含有各該元件圖案的參數(shù)數(shù)據(jù)。
由于微負(fù)荷效應(yīng)由各元件圖案之間的圖案密度差異所導(dǎo)致，因此本發(fā)明隨后即進(jìn)行步驟20，提供一檢測(cè)程序，并根據(jù)各元件圖案的圖案密度來進(jìn)行分類，如步驟30所示，將各元件圖案分為多類元件圖案32、34、36、38，包含第一類元件圖案、第二類元件圖案至第N-1類元件圖案以及第N類圖案等，或者稱為密集(dense)圖案、次密集(sub-dense)圖案、半密集(semi-dense)圖案以及孤立(isolated)圖案等。
隨后如步驟40所示，根據(jù)分類結(jié)果再分別對(duì)各類元件圖案進(jìn)行不同程度的線寬值補(bǔ)償修正。例如分別對(duì)第一類元件圖案32進(jìn)行第一定值修正42，對(duì)第二類元件圖案34進(jìn)行第二定值修正44，對(duì)第N-1類元件圖案36進(jìn)行第N-1定值修正46，以及對(duì)第N類元件圖案38進(jìn)行第N定值修正48等步驟。最后，進(jìn)行步驟50，綜合各修正值并輸出包含各修正元件圖案的掩膜布局圖，即完成本發(fā)明的掩膜圖案修正。
修正后的掩膜布局圖請(qǐng)參考圖4，圖4以圖1所示的等線寬元件圖案A、B、C為例來進(jìn)行線寬修正，亦即分別對(duì)具有較低圖案密度的元件圖案A與B進(jìn)行不同程度的線寬縮減，以分別形成元件圖案A′以及B′。此外，在本發(fā)明的其他實(shí)施例中，進(jìn)行線寬修正時(shí)亦可以依據(jù)各元件圖案的圖案密度的大小來決定增加或刪減其線寬。
如圖5與圖6所示，本發(fā)明經(jīng)微負(fù)荷修正后的元件圖案A′以及B′在進(jìn)行圖案轉(zhuǎn)移之后，所獲得的蝕刻后線寬值將可落在一合理線寬范圍(如126～132納米之間)內(nèi)，進(jìn)而縮小與元件圖案C的蝕刻后線寬(介于123～133納米之間)之間的差異，而且本發(fā)明經(jīng)微負(fù)荷修正后的全體線寬偏差值可降至5～6納米以下，遠(yuǎn)低于傳統(tǒng)未經(jīng)微負(fù)荷修正高達(dá)15納米的蝕刻偏差值，因此與傳統(tǒng)未經(jīng)微負(fù)荷修正的掩膜布局圖相比較，本發(fā)明可以有效改善半導(dǎo)體芯片的蝕刻均勻度。
本發(fā)明的特征主要依據(jù)掩膜布局圖上各元件圖案的圖案密度來對(duì)各元件圖案分類，之后再針對(duì)同一類元件圖案中的各元件圖案進(jìn)行等值線寬修正。本發(fā)明所依據(jù)的圖案密度可以由二線形圖案之間的線距來決定，例如由a、b、c的大小排列來決定元件圖案A、B、C的圖案密度高低順序以及其相對(duì)應(yīng)的線寬修正值大小。此外，圖案密度亦可以由任何其他可以分辨密集圖案或孤立圖案的方法決定，例如由線形圖案的線寬w除以二鄰近線形圖案之間的線距s來決定，進(jìn)而獲得二元件圖案A之間的圖案密度d＝w/a的計(jì)算公式。
除了依據(jù)各元件圖案的圖案密度來對(duì)各元件圖案分類，在本發(fā)明的其他實(shí)施例中，亦可以直接利用各元年圖案在進(jìn)行圖案轉(zhuǎn)移(蝕刻過程)后的臨界線寬偏差數(shù)據(jù)來進(jìn)行各元件圖案的分類。也就是說，本發(fā)明亦可以利用圖2的蝕刻后線寬與線距的關(guān)系圖來設(shè)定多個(gè)線距范圍，至少將各元件圖案分類為密集圖案、半密集圖案以及孤立圖案等，之后再對(duì)同一類中的各元件圖案進(jìn)行等值的線寬修正。
與公知的修正掩膜布局圖的方法相比較，本發(fā)明依據(jù)引起微負(fù)荷效應(yīng)的圖案密度來對(duì)掩膜布局圖上的元件圖案進(jìn)行分類，并且對(duì)各類元件圖案作適度修正，因此可以有效改善半導(dǎo)體芯片的表面均勻度，尤其可以提高0.15微米以下過程的產(chǎn)品成品率。
以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明權(quán)利要求所做的等效變化與改進(jìn)，皆應(yīng)屬本發(fā)明專利的涵蓋范圍。
權(quán)利要求
1.一種修正掩膜布局圖的方法，該掩膜布局圖上包含有多個(gè)線形圖案，該方法包含有下列步驟提供各該線形圖案在一圖案轉(zhuǎn)移過程中所產(chǎn)生的線寬偏差數(shù)據(jù)；執(zhí)行一檢測(cè)程序，依據(jù)各該線形圖案的線寬偏差數(shù)據(jù)將各該線形圖案至少分類為第一類線形圖案以及第二類線形圖案；以及分別對(duì)該第一類線形圖案進(jìn)行第定值修正以及對(duì)該第二類線形圖案進(jìn)行第二定值修正。
2.如權(quán)利要求1所述的方法，其中該第一類線形圖案與該第二類線形圖案具有不同的圖案密度。
3.如權(quán)利要求2所述的方法，其中該圖案密度由二相鄰的線形圖案之間的線距所決定。
4.如權(quán)利要求1所述的方法，其中該線寬偏差由系統(tǒng)誤差所造成。
5.如權(quán)利要求1所述的方法，其中該線寬偏差由微負(fù)荷效應(yīng)所造成。
6.如權(quán)利要求1所述的方法，其中該線寬偏差為蝕刻后檢查臨界尺寸線寬(AEI CD)偏差值。
7.如權(quán)利要求1所述的方法，其中該第一類線形圖案為密集圖案或半密集圖案，而該第二類線形圖案為孤立圖案。
8.如權(quán)利要求1所述的方法，其中該第一類線形圖案為孤立圖案或半孤立圖案，而該第二類線形圖案為密集圖案。
9.如權(quán)利要求1所述的方法，其中該第一定值修正以及該第二定值修正包含增加各該線形圖案的線寬或刪減各該線形圖案的線寬。
10.如權(quán)利要求1所述的方法，其中各該線形圖案用來定義一導(dǎo)電區(qū)。
11.一種修正掩膜布局圖在進(jìn)行圖案轉(zhuǎn)移過程時(shí)所產(chǎn)生的系統(tǒng)誤差的方法，該掩膜布局圖上包含有多個(gè)元件圖案，該方法包含有下列步驟執(zhí)行一檢測(cè)程序，依據(jù)該掩膜布局圖上的各該元件圖案之間的圖案密度將各該元件圖案分為多類元件圖案；以及分別對(duì)各該類元件圖案進(jìn)行修正。
12.如權(quán)利要求11所述的方法，其中各該元件圖案為線形圖案。
13.如權(quán)利要求12所述的方法，其中在修正各該類元件圖案時(shí)包含增加各該線形圖案的線寬或刪減各該線形圖案的線寬。
14.如權(quán)利要求12所述的方法，其中該圖案密度由二相鄰的線形圖案之間的線距所決定。
15.如權(quán)利要求14所述的方法，其中各該類元件圖案至少包含密集圖案，半密集圖案以及孤立圖案。
16.如權(quán)利要求11所述的方法，其中該圖案密度由電路設(shè)計(jì)需求所決定。
17.如權(quán)利要求16所述的方法，其中各該類元件圖案至少包含存儲(chǔ)單元區(qū)元件圖案以及邏輯電路區(qū)元件圖案。
18.如權(quán)利要求11所述的方法，其中在修正各該類元件圖案時(shí)，同一類的各該元件圖案進(jìn)行等值的修正。
19.如權(quán)利要求11所述的方法，其中該系統(tǒng)誤差由微負(fù)荷效應(yīng)所造成。
全文摘要
本發(fā)明提供一種修正掩膜布局圖的方法，該掩膜布局圖上包含有多個(gè)具有不同圖案密度的元件圖案。本發(fā)明的方法先執(zhí)行一檢測(cè)程序，并依據(jù)掩膜布局圖上的各元件圖案之間的圖案密度來將各元件圖案分為多類元件圖案，最后再分別對(duì)各類元件圖案進(jìn)行修正。
文檔編號(hào)G03F1/72GK1450407SQ0210590
公開日2003年10月22日 申請(qǐng)日期2002年4月9日 優(yōu)先權(quán)日2002年4月9日
發(fā)明者李啟明, 范政文, 黃俊仁, 劉智強(qiáng) 申請(qǐng)人:聯(lián)華電子股份有限公司