專利名稱：驅(qū)動液晶顯示器列的系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于驅(qū)動液晶顯示器列的系統(tǒng)。
背景技術(shù)：
當今，液晶顯示器(LCD)用在數(shù)目不斷增長的產(chǎn)品中，例如，蜂窩式電話，便攜式計算即，等等。黑白，灰階或彩色顯示器通常是由行和列的電極矩陣構(gòu)成，在所加電壓信號的正確驅(qū)動下，可以在交叉點形成液晶的光學性質(zhì)變化，這些交叉點稱之為像素。
利用驅(qū)動行和列的各種不同方法，我們在顯示器上得到可觀看的圖像。
一種用于驅(qū)動LCD的常用方法，稱之為Improved Alt&Pleshko(IA&P)，要求在基本的時間周期內(nèi)激勵單行電極，其中借助于單個選擇脈沖和同時激勵列電極；在該電極上加合適的電壓值，可以使屬于該單行的所有像素接通或關(guān)斷。在相繼的基本時間周期內(nèi)，激勵另一行電極等等，直至完成最后一行電極的掃描；所以，若行的數(shù)目是N和基本時間周期是T，則掃描全部行所需的時間是NT，它也稱之為“幀”。
液晶的光學傳輸特性隨加到像素上的電壓幅度而變化，但施加直流電壓可以損壞液晶，因為它永久地改變和退化材料的物理性質(zhì)。因此，用于驅(qū)動LCD單個像素的電壓信號是相對于直流電壓共同值的交變電壓，而直流電壓不必是接地電勢。按照這種方式，驅(qū)動顯示器像素是通過兩個相等幅度的波形，但相對于共同電壓具有周期性變化的相反極性。所以，在一幀周期T內(nèi)加到給定像素上的驅(qū)動電壓在相繼一幀周期T內(nèi)加相反極性的電壓。
然而，所有這些電壓轉(zhuǎn)變涉及驅(qū)動電路必須消耗的大量功率。所以，在設計LCD行和列的驅(qū)動裝置時，一個主要目的是減小功率消耗，為的是使所述裝置電源傳輸?shù)墓β室约斑@些裝置耗散的功率減至最小。
圖1描述LCD行和列驅(qū)動裝置的一部分，更精確地說是PhilipsPCF 8548。
LOW_FRAME是在偶數(shù)幀中等于0和在非偶數(shù)幀中等于1的邏輯信號。WHITE_PIX是像素接通時等于0和像素關(guān)斷時等于1的邏輯信號。從這兩個信號開始，通過電路1，產(chǎn)生驅(qū)動兩個PMOS晶體管T9，T10和兩個NMOS晶體管T7，T8的控制信號。
具體地說，晶體管T8，T9和T10的柵極終端是由圖2所示3個相同的電路單元C1驅(qū)動。所述單元是電平移動緩沖器，它把邏輯信號電平從低電壓轉(zhuǎn)變成高電壓，具體地說是從電源電壓VDD轉(zhuǎn)變成某個裝置(圖中未畫出)產(chǎn)生的驅(qū)動電壓VLCD，該裝置包括通過連接幾級電荷泵的升壓調(diào)整器。
每個單元C1包括兩個NMOS晶體管M22和M23，它們是由信號A和NA驅(qū)動，即，邏輯電路1的輸出信號和它的負信號。晶體管M22和M23的源極終端連接到電壓VSS，而漏極終端分別連接到兩個PMOS晶體管M20和M21的漏極終端，在它們的源極終端上有電壓VLCD；此外，晶體管M22和M23的漏極終端連接到晶體管M21和M20的柵極終端。輸出Q驅(qū)動晶體管T10，T9和T8的柵極。
晶體管T7的柵極終端是由邏輯低電壓信號直接驅(qū)動。
晶體管T9的源極終端連接到電壓基準VA，而漏極終端連接到晶體管T10的漏極終端，它的源極終端連接到電壓VLCD。晶體管T8的源極終端連接到電壓基準VB，而漏極終端連接到晶體管T7的漏極終端，它的源極終端連接到電壓VSS。兩對晶體管T7-T8和T9-T10的漏極終端是公共的并提供輸出信號OUT。
電壓VA和VB是電壓VLCD與VSS之間不同電平的中間電壓，它們產(chǎn)生在LCD的驅(qū)動裝置內(nèi)部。按照以下描述的準則，基于顯示器矩陣的尺寸，選取這些些電平與VLCD之間的關(guān)系。
具體地說，按照Improved Alt&Pleshko的技術(shù)，為了合適地驅(qū)動液晶顯示器，在該裝置內(nèi)部產(chǎn)生VLCD與VSS之間四個不同電平的中間電壓。這些電壓與VLCD之間關(guān)系的設定是按照以下關(guān)系式和基于顯示器的行數(shù)目mVLCD，[(n+3)/(n+4)]*VLCD，[(n+2)/(n+4)]*VLCD，[2/(n+4)]*VLCD，[1/(n+4)]*VLCD，VSS其中n是由m的平方根減去3給出。
例如，m＝81，則n＝6，在顯示器有81行的情況下，電壓電平是VLCD，(9/10)*VLCD，(8/10)*VLCD，(2/10)*VLCD，(1/10)*VLCD，VSS參照圖1所示的驅(qū)動電路，在列驅(qū)動的情況下，電壓基準VA和VB分別等于(8/10)*VLCD和(2/10)*VLCD。例如，按照以下方式進行驅(qū)動在一幀中，晶體管T9和T10是交替地接通，而T7和T8是關(guān)斷；在這種情況下，適合于驅(qū)動列的輸出信號OUT是在VLCD與VA之間變化，它取決于在列和行的交叉點給定行和列矩陣上對應像素是否接通。在相繼一幀中，晶體管T7和T8是交替地接通，而晶體管T9和T10是關(guān)斷，所以，輸出信號是在VSS與VB之間變化，它取決于對應列和行的交叉點上像素是否接通。在驅(qū)動兩列COL0和COL1的情況下，圖3表示幀n和相繼幀n+1的輸出信號OUT波形。圖4表示它出現(xiàn)在顯示器上的圖像。

發(fā)明內(nèi)容
鑒于目前的技術(shù)狀態(tài)，本發(fā)明的目的是制作一種用于驅(qū)動液晶顯示器列的系統(tǒng)，與現(xiàn)有裝置比較，它消耗很小的電流。
按照本發(fā)明，實現(xiàn)這個目的是借助于一種用于驅(qū)動液晶顯示器列的系統(tǒng)，包括邏輯電路，它工作在第一電源電壓與第二電源電壓之間的供電路徑，其中所述第一電源電壓高于所述第二電源電壓，所述邏輯電路能夠在輸入端首先產(chǎn)生第一邏輯信號和在輸出端產(chǎn)生第二邏輯信號，其數(shù)值等于所述第一電源電壓或第二電源電壓；升高器裝置，它耦合到所述邏輯電路并工作在大于所述第一電源電壓的第三電源電壓與所述第二電源電壓之間的供電路徑，所述升高器裝置能夠升高所述第二邏輯信號的數(shù)值；第一對晶體管和第二對晶體管，它們有不同的供電路徑和有共同的輸出終端，所述第一對晶體管和第二對晶體管是與所述升高器裝置和所述邏輯電路相關(guān)以確定列的驅(qū)動信號，其特征是，所述升高器裝置是兩個裝置，且每個裝置與一對所述晶體管連接，以及它包括耦合到所述兩個升高器裝置的關(guān)斷電路，當兩對晶體管中的一對晶體管是在工作狀態(tài)時，所述電路能夠在一幀時間周期內(nèi)保持所述兩對晶體管中的另一對晶體管是在關(guān)斷狀態(tài)。


根據(jù)以下對附圖中作為非限制性例子的實施例詳細描述，本發(fā)明的特征和優(yōu)點是顯而易見的，其中圖1是按照現(xiàn)有技術(shù)LCD列驅(qū)動裝置的電路圖；圖2是圖1中部分電路的更詳細電路圖；圖3表示在驅(qū)動兩列的情況下圖1所示電路中輸出電壓信號的波形圖；圖4表示LCD顯示器上形成的圖像；圖5是按照本發(fā)明驅(qū)動LCD列的系統(tǒng)電路圖；圖6是圖5所示裝置的更詳細電路圖；圖7表示圖6所示電路的時間波形LOW-FRAME，WHITE-PIX，CN，CN-N，CP，CP-N和OUT。
具體實施例方式
圖5表示按照本發(fā)明用于驅(qū)動LCD列的系統(tǒng)電路圖。所述裝置包括工作在電源電壓VDD與電源電壓VSS之間的低壓邏輯電路(10)；兩個電平移動器11和12，它們工作在裝置提供的電源電壓VLCD與電壓VSS之間，該裝置包括連接到幾級電荷泵的升壓調(diào)整器；一對晶體管PMOS T11，T12和一對晶體管NMOS T13，T14，它們有不同的供電路徑。本發(fā)明工作原理的基礎(chǔ)是，在一幀中絕沒有兩個晶體管PMOS或兩個晶體管NMOS都處在接通狀態(tài)。這可以去掉圖1所示驅(qū)動裝置中的電平移動器，因為每個電平移動器包含輸出信號和它的負信號，但它需要添加一個電路，為了在上述幀關(guān)斷期間使MOS晶體管不涉及交換；由此減小列驅(qū)動裝置中使用的電流。所以，圖5的裝置還包括關(guān)斷電路15，它能夠產(chǎn)生適合于關(guān)斷的兩個信號tr-state1和tr-state2，交替地通過電平移動器11和12，在相繼一幀中不涉及交換的PMOS晶體管T11，T12或NMOS晶體管T13，T14。
信號LOW_FRAME是在偶數(shù)幀中等于0和在非偶數(shù)幀中等于1的邏輯信號。WHITE_PIX也是邏輯信號，它在像素接通時等于0和在像素關(guān)斷時等于1。從這兩個信號開始，通過電路10，產(chǎn)生適合于驅(qū)動電平移動器11和12的邏輯信號CP，CP_N，CN，CN_N，它們依此驅(qū)動晶體管對PMOS T11，T12和晶體管對NMOS T13，T14。
電路10確保，若邏輯信號LOW_FRAME是在邏輯電平1，則信號CP，CP_N是在邏輯電平0，而信號CN，CN_N的交換是在信號WHITE_PIX交換之后；更精確地說，信號CN是與信號WHITE_PIX同相，而信號CN_N是信號CN的負信號。
假設邏輯信號CP，CP_N是在邏輯電平0，則所述信號驅(qū)動的電平移動器11必須不工作，因此，PMOS晶體管T11和T12被關(guān)斷。在這種情況下，電路15產(chǎn)生的信號tr-state1保持電平移動器11不工作。電平移動器12驅(qū)動的NMOS晶體管T13，T14是工作的，和列驅(qū)動裝置的輸出OUT是在VSS與VB之間變化。
同樣地，電路10確保，若邏輯信號LOW_FRAME是在邏輯電平0，則信號CN，CN_N是在邏輯電平1，而信號CP，CP_N的交換是在信號WHITE_PIX交換之后；更精確地說，信號CP是與信號WHITE_PIX同相，而信號CP_N是信號CP的負信號。
假設邏輯信號CN，CN_N是在邏輯電平1，則所述信號驅(qū)動的電平移動器12必須不工作，因此，NMOS晶體管T13和T14被關(guān)斷。在這種情況下，電路15產(chǎn)生的信號tr-state2保持電平移動器12不工作。電平移動器11驅(qū)動的PMOS晶體管T11，T12是工作的，和列驅(qū)動裝置的輸出OUT是在VLCD與VA之間變化。
圖7表示涉及兩個相繼幀根據(jù)模擬導出的信號LOW_FRAME，WHITE_PIX，CN，CN_N，CP，CP_N，OUT時間曲線圖，這兩個幀是偶數(shù)幀和非偶數(shù)幀。
圖6詳細地表示圖5所示列驅(qū)動裝置的詳細元件圖。
低電壓邏輯電路10包括幾個門電路NOT，NAND和NOR，它們在電路10的輸入端是從信號WHITE_PIX和LOW_FRAME開始，產(chǎn)生適用于驅(qū)動電平移動器11和12的邏輯信號CP，CP_N，CN，CNN，其電壓值等于圖6所示的電壓VDD或電壓VSS。
裝置11包括信號CP和CP_N驅(qū)動的兩個NMOS晶體管M8和M9，其源極終端連接到電壓VSS，而其漏極終端分別連接到兩個晶體管PMOS M4和M5的漏極終端，它們的源極終端上有電壓VLCD。晶體管M4和M5的柵極終端連接到晶體管M9和M8的漏極終端。
晶體管M8和M9的相同漏極終端連接到晶體管M2和M1的柵極終端，在它們的源極終端上有電壓VLCD，在晶體管M3和M6的漏極終端，源極終端上有電壓VLCD。晶體管M1，M2，M3，M6屬于關(guān)斷電路15，還包括晶體管M7，它的源極終端連接到電壓VSS，其漏極終端是與晶體管M3和M6的柵極終端和晶體管M1和M2的漏極終端是共同的；信號LOW_FRAME出現(xiàn)在柵極終端上。
裝置12包括信號CN，CN_N驅(qū)動的兩個NMOS晶體管M14和M15，它們的源極終端連接到電壓VSS，而其漏極終端分別連接到兩個PMOS晶體管M12和M13的漏極終端，它們的柵極終端連接到晶體管M15和M14的漏極終端。晶體管M12和M13的源極終端連接到有共同柵極終端的兩個晶體管M10和M11的漏極終端，而源極終端上有電壓VLCD。晶體管M10和M11的柵極終端連接到晶體管M6的柵極終端。
PMOS晶體管對T11和T12在電壓VLCD與VA之間有供電路徑，而NMOS晶體管對T13和T14在電壓VB與VSS之間有供電路徑。晶體管T11和T12的柵極終端連接到裝置11中晶體管M8和M9的漏極終端，而晶體管T13和T14的柵極終端連接到裝置12中晶體管M15和M14的漏極終端。晶體管T11和T12的輸出終端連接到晶體管T13和T14的輸出終端，并代表本發(fā)明驅(qū)動裝置的輸出終端OUT。
從圖6中可以看出，電路10確保，若邏輯信號LOW_FRAME是在邏輯電平1，則信號CP和CP_N是在邏輯電平0，而信號CN和CN_N的交換是在信號WHITE_PIX交換之后；更精確地說，信號CN是與信號WHITE_PIX同相，而信號CN_N是信號CN的負信號。
若邏輯信號CP和CP_N是在邏輯電平0，則電平移動器11是不工作的，和PMOS晶體管T11和T12被關(guān)斷。事實上，晶體管M7是接通的并使晶體管M3和M6導通，因為它使晶體管M3和M6的柵極終端是在電壓VSS上；按照這種方式，借助于晶體管M3和M6，它使晶體管T11和T12的柵極終端電壓與VLCD基本相同。接通晶體管M7使晶體管M10和M11導通，從而使晶體管M12和M13的源極終端與VLCD實際相同。在這種情況下，電路15產(chǎn)生的信號tr-state1是在高電平，并保持電平移動器11不工作；信號tr-state2是在低電平，并允許裝置12接通。NMOS晶體管T13，T14是由電平移動器12驅(qū)動工作，和列驅(qū)動裝置的輸出OUT是在VSS與VB之間變化。
同樣地，電路10確保，若邏輯信號LOW_FRAME是在邏輯電平0，則信號CN和CN_N是在邏輯電平1，而信號CP和CP_N的交換是在信號WHITE_PIX交換之后；更精確地說，信號CP是與信號WHITE_PIX同相，而信號CP_N是信號CP的負信號。
若邏輯信號CN和CN_N是在邏輯電平1，則電平移動器12是不工作的，和NMOS晶體管T13和T14被關(guān)斷。事實上，晶體管M7是關(guān)斷的，晶體管M8或M9中一個晶體管的接通使晶體管M2或M1中一個晶體管導通，因為它使晶體管M2或M1的柵極終端電壓為VSS；按照這種方式，它使晶體管T11和T12中一個柵極終端電壓基本上等于VSS。接通晶體管M1或M2中的一個晶體管使晶體管M3和M6關(guān)斷，和禁止裝置12接通的晶體管M10和M11以及晶體管M13和M14被關(guān)斷。在這種情況下，電路15產(chǎn)生的信號tr-state2是在高電平，并保持電平移動器12不工作；信號tr-state1是在低電平，并允許裝置11接通。PMOS晶體管T11，T12是由電平移動器11驅(qū)動工作，和列驅(qū)動裝置的輸出OUT是在VLCD與VA之間變化。
權(quán)利要求
1.一種用于驅(qū)動液晶顯示器列的系統(tǒng)，包括邏輯電路(10)，它工作在第一電源電壓(VDD)與第二電源電壓(VSS)之間的供電路徑，其中所述第一電源電壓(VDD)高于所述第二電源電壓(VSS)，所述邏輯電路(10)能夠在輸入端首先產(chǎn)生第一邏輯信號(LOWFRAME，WHITE_PIX)和在輸出端產(chǎn)生第二邏輯信號(CP，CN，CP_N，CN_N)，其數(shù)值等于所述第一電源電壓(VDD)或第二電源電壓(VSS)；升高器裝置(11，12)，它耦合到所述邏輯電路(10)，并工作在大于所述第一電源電壓(VDD)的第三電源電壓(VLCD)與所述第二電源電壓(VSS)之間的供電路徑，所述升高器裝置(11，12)能夠升高所述第二邏輯信號(CP，CN，CP_N，CN_N)的數(shù)值；第一對晶體管(T11-T12)和第二對晶體管(T13-T14)，它們有不同的供電路徑(VLCD-VA，VB-VSS)和有共同的輸出終端(OUT)，所述第一對晶體管(T11-T12)和第二對晶體管(T13-T14)是與所述升高器裝置(11，12)和所述邏輯電路(10)相關(guān)以確定列的驅(qū)動信號，其特征是，所述升高器裝置(11，12)是兩個裝置，且每個裝置連接到所述晶體管對(T11-T12，T13-T14)中的一對晶體管，以及它包括耦合到所述兩個升高器裝置(11，12)的關(guān)斷電路(15)，當所述兩對晶體管(T11-T12，T13-T14)中的一對晶體管是在工作狀態(tài)時，所述電路(10)能夠在一幀時間周期內(nèi)保持所述兩對晶體管(T11-T12，T13-T14)中的另一對晶體管是在關(guān)斷狀態(tài)。
2.按照權(quán)利要求1的裝置，其特征是，所述關(guān)斷電路(15)工作在所述第三電源電壓(VLCD)與所述第二電源電壓(VSS)之間的供電路徑。
3.按照權(quán)利要求1的裝置，其特征是，所述兩個升高器裝置(11，12)中的每個裝置分別驅(qū)動所述兩對晶體管(T11-T12，T13-T14)中的一對晶體管。
4.按照權(quán)利要求3的裝置，其特征是，所述關(guān)斷電路(15)在輸入端有所述第一邏輯信號(LOW_FRAME，WHITE_PIX)中的一個邏輯信號(LOW_FRAME)，其數(shù)值是根據(jù)偶數(shù)幀或非偶數(shù)幀而變化。
5.按照權(quán)利要求4的裝置，其特征是，根據(jù)輸入端的所述邏輯信號(LOW_FRAME)的狀態(tài)，所述關(guān)斷電路(15)分別發(fā)送(11，12)互補的兩個信號(tr_state1，tr_state2)到所述兩個升高器裝置(11，12)，為的是禁止其中一個或另一個升高器裝置的接通。
6.按照權(quán)利要求5的裝置，其特征是，所述晶體管對(T11-T12，T13-T14)是MOS晶體管對。
7.按照權(quán)利要求6的裝置，其特征是，所述晶體管對(T11-T12，T13-T14)是由一對PMOS晶體管(T11-T12)和一對NMOS晶體管(T13-T14)構(gòu)成，而所述兩個升高器裝置(11，12)中的每個裝置包括第一NMOS晶體管(M8，M14)和第二NMOS晶體管(M9，M15)，它們是由互補的兩個所述第二邏輯信號(CP，CN，CP_N，CN_N)驅(qū)動；和第一PMOS晶體管(M4，M12)和第二PMOS晶體管(M5，M13)，它們有可以被驅(qū)動的終端，分別與所述第二NMOS晶體管(M9，M15)和第一NMOS晶體管(M8，M14)的漏極終端連接，其漏極終端分別與所述第一NMOS晶體管(M8，M14)和第二NMOS晶體管(M9，M15)的漏極終端連接，和源極終端與所述第三電源電壓(VLCD)耦合。
8.按照權(quán)利要求7的裝置，其特征是，所述關(guān)斷電路(15)包括第一晶體管(M7)，在其可以被驅(qū)動的終端上，輸入端有所述邏輯信號(LOW_FRAME)，并有不可以被驅(qū)動的終端連接到所述第二電源電壓和可以被驅(qū)動的另一終端連接到兩個附加的晶體管(M3，M6)，不可以被驅(qū)動的第一終端分別與所述升高器裝置(11，12)中一個裝置的第一NMOS晶體管(M8)和第二NMOS晶體管(M9)，和不可以被驅(qū)動的另一終端連接到可以驅(qū)動兩個附加晶體管(M3，M6)的終端，它有不可以被驅(qū)動的第一終端分別與所述升高器裝置(11，12)中一個裝置(11)的所述第一NMOS晶體管(M8)和第二NMOS晶體管(M9)的漏極終端連接，和不可以被驅(qū)動的另一個終端與所述第三電源電壓(VLCD)連接，可以驅(qū)動所述兩個附加晶體管(M3，M6)的終端連接到可以驅(qū)動的其他兩個附加晶體管(M10，M11)的共同終端，它有不可以被驅(qū)動的第一終端分別與所述升高器裝置(11，12)中另一個裝置(12)的所述第一PMOS晶體管(M12)和第二PMOS晶體管(M13)的源極終端，和不可以被驅(qū)動的另一個終端與第三電源電壓(VLCD)連接，所述電路(15)包括其他兩個附加的晶體管(M1，M2)，它有可以被驅(qū)動的終端分別與所述升高器裝置(11，12)中一個裝置(11)的所述第一NMOS晶體管(M8)和第二NMOS晶體管(M9)的漏極終端連接，不可以被驅(qū)動的第一終端連接到不可以驅(qū)動所述第一晶體管(M7)的所述附加終端，而不可以被驅(qū)動的第二終端連接到所述第三電源電壓(VLCD)。
全文摘要
本發(fā)明涉及一種用于驅(qū)動液晶顯示器列的系統(tǒng)，包括邏輯電路(10)，它工作在第一電源電壓(VDD)與第二電源電壓(VSS)之間的供電路徑，其中第一電源電壓(VDD)高于第二電源電壓(VSS)。邏輯電路(10)能夠在輸入端首先產(chǎn)生第一邏輯信號(LOW_FRAME，WHITE_PIX)和在輸出端產(chǎn)生第二邏輯信號(CP，CN，CP_N，CN_N)，其數(shù)值等于第一電源電壓(VDD)或第二電源電壓(VSS)。該裝置包括耦合到邏輯電路(10)的兩個升高器裝置(11，12)，并工作在大于第一電源電壓(VDD)的第三電源電壓(VLCD)與第二電源電壓(VSS)之間的供電路徑；升高器裝置(11，12)能夠升高第二邏輯信號(CP，CN，CP_N，CN_N)的數(shù)值。該裝置還包括第一對晶體管(T11－T12)和第二對晶體管(T13－T14)，它們有不同的供電路徑(VLCD－VA，VB－VSS)和有共同的輸出終端(OUT)；第一對晶體管(T11－T12)和第二對晶體管(T13－T14)連接到升高器裝置(11，12)以確定列的驅(qū)動信號。該裝置包括關(guān)斷電路(15)，它工作在第三電源電壓(VLCD)與第二電源電壓(VSS)之間的供電路徑，并耦合到兩個升高器裝置(11，12)。當兩對晶體管(T11－T12，T13－T14)中的一對晶體管是在工作狀態(tài)時，關(guān)斷電路(15)能夠在一幀時間周期內(nèi)保持兩對晶體管(T11－T12，T13－T14)中的另一對晶體管是在關(guān)斷狀態(tài)。
文檔編號G02F1/133GK1666245SQ03815107
公開日2005年9月7日 申請日期2003年6月23日 優(yōu)先權(quán)日2002年6月27日
發(fā)明者薩爾瓦托·帕帕拉多, 佛朗西斯科·普爾維倫蒂, 薩爾瓦托·普里維特拉, 萊昂那多·撒拉 申請人:St微電子公司, 多拉股份公司