專利名稱：光掩模的靜電放電保護的方法和結構的制作方法
技術領域：
本發(fā)明涉及集成電路及半導體器件的制造工藝。更具體地說，本發(fā)明提供了一種方法和器件，用于制造一種包括防靜電器件和相關集成電路器件的掩模結構。僅舉例來說，本發(fā)明已被應用于掩模結構的保護環(huán)(guardring)結構，所述掩模結構用于高級集成電路器件的關鍵性掩模步驟中。但應該認識到，本發(fā)明具有大得多的應用范圍。例如，本發(fā)明也可應用于非關鍵性步驟及各種互連結構。
背景技術：
集成電路或“IC”已從在單個硅片上制造的幾個互連器件發(fā)展到數百萬個器件。現(xiàn)在的IC所提供的性能和復雜程度遠遠超出開始時的想象。為了在復雜程度和電路密度(即給定的芯片面積上可封裝的器件數目)上取得提高，最小的器件線寬的尺寸，也稱為器件的“幾何尺寸”，已隨著IC的每一代變得越來越小?，F(xiàn)在正在以小于四分之一微米寬的線寬來制造半導體器件。
增大電路密度不僅提高了IC的復雜程度和性能，而且還向消費者提供了更低成本的部件。一套IC制造設備可能價值幾億甚至幾十億美元。每套IC制造設備都有一定的晶片生產量，而且每塊晶片上都有一定數目的IC。因此，通過使IC的單個器件更小，就可以在每塊晶片上制造更多的器件，從而增大制造設備的產量。使器件更小是十分有挑戰(zhàn)性的，因為IC制造中所使用的每個工藝都有一個極限。換言之，一種給定的工藝一般只能在大于一定的線寬大小時起作用，然后就需要改變工藝或者器件布局。這種極限的例子是用掩模結構來形成更小和更精細的圖案的能力。這樣的掩模結構常會積累靜電荷，該靜電荷會在更小的圖案上放電而對其引起損傷。受損的掩模將受損的圖案傳遞到集成電路上，這導致器件失效和可靠性問題。
通常，掩模受損是由積累在掩模有源區(qū)上的電荷的靜電放電問題引起的。靜電荷積聚到數千伏特的電壓，其從掩模的一個區(qū)域放電到另一個區(qū)域上而引起對掩模的損傷。已經進行了許多嘗試來限制這種靜電放電。僅作為例子來說，離子發(fā)生器已被用來從掩模上去掉靜電荷。其它技術包括在潔凈室的工作表面上應用靜電放電材料等在用掩模來制造集成電路時使用的技術。遺憾的是，操作員還要操作掩模，這引起對掩模本身的損傷。這樣的掩模通常價值數萬美元，而且通常需要過很長的交付期才能從掩模銷售商處收到。相應地，對傳統(tǒng)的掩模及其在集成電路制造中的使用有很多限制。
綜上所述，可見十分需要一種改進技術，來加工包括光掩模的半導體器件。

發(fā)明內容
根據本發(fā)明，提供了一種包括半導體器件制造方法的技術。更具體地說，本發(fā)明提供了一種方法和器件，用于制造一種包括防靜電器件和相關集成電路器件的掩模結構。僅舉例來說，本發(fā)明已被應用于掩模結構的保護環(huán)結構，所述掩模結構用于高級集成電路器件的關鍵性掩模步驟中。但應該認識到，本發(fā)明具有大得多的應用范圍。例如，本發(fā)明也可應用于非關鍵性步驟及各種互連結構。
在一個具體實施例中，本發(fā)明包括一種用于制造集成電路的掩模。所述掩模具有掩模襯底。所述掩模在所述掩模襯底的第一部分中還具有有源掩模區(qū)。所述有源區(qū)適合于積累預定水平的靜電。所述掩模還具有第一保護環(huán)結構，該結構包圍著所述有源掩模區(qū)的一部分，以將所述有源區(qū)與所述掩模襯底的外部區(qū)域隔離；以及第二保護環(huán)結構，該結構具有至少一個包圍所述第一保護環(huán)結構的一部分的熔絲結構。所述熔絲結構被可操作地連接到所述有源區(qū)，以吸收靜電電流。在保持所述有源區(qū)不受靜電損傷的同時，靜電被所述有源區(qū)積累到預定的水平，然后以電流形式放電到所述熔絲結構上。
在另一具體實施例中，本發(fā)明包括一種制造集成電路器件的方法。該方法包括接收第一容器中的掩模。該掩模包括有源區(qū)和保護環(huán)結構，該保護環(huán)結構具有至少一個熔絲結構。該方法包括在潔凈室環(huán)境中將所述掩模從第一容器轉移到第二容器中。該方法包括在潔凈室環(huán)境中處理掩模，以及在潔凈室環(huán)境中處理期間在掩模上積累靜電。此外，所述方法包括在保持所述掩模的有源區(qū)不受靜電能量損傷的同時，將靜電的一部分放電到掩模的保護環(huán)結構的熔絲上。該掩模用于制造半導體集成電路的操作中。
相對于傳統(tǒng)技術，通過本發(fā)明可以得到許多好處。例如，本技術提供了一種依靠傳統(tǒng)技術的易于使用的工藝。在一些實施例中，所述方法提供了以每個晶片上的管芯(die)數量計的更高的器件產量。此外，所述方法提供了與傳統(tǒng)加工技術兼容的工藝，而無需對傳統(tǒng)設備和工藝進行重大修改。依靠本實施例，可以得到這些好處中的一種或多種。在整個本說明書中，將更多地說明這些和其它的好處，而以下是更具體的說明。


參照以下的詳細說明和附圖，可以更充分地認識到本發(fā)明另外的各種目的、特征和優(yōu)點。
圖1、圖2、圖3和圖3A是傳統(tǒng)掩模結構的簡化俯視圖；圖4、圖5、圖5A、圖6和圖7是根據本發(fā)明實施例的掩模結構的簡化俯視圖；以及圖8是根據本發(fā)明實施例的方法的簡化圖。
具體實施例方式
根據本發(fā)明，提供了包括半導體器件的制造方法的技術。更具體地說，本發(fā)明提供了一種方法和器件，用于制造一種包括防靜電器件和相關集成電路器件的掩模結構。僅舉例來說，本發(fā)明已被應用于掩模結構的保護環(huán)結構，所述掩模結構用于高級集成電路器件的關鍵性掩模步驟中。但應該認識到，本發(fā)明具有大得多的應用范圍。例如，本發(fā)明也可應用于非關鍵性步驟及各種互連結構。
圖1到圖3是晶片上傳統(tǒng)掩模結構和圖案的簡化俯視圖100、200和300。這些圖僅僅是例子，而不應不適當地限定本文中權利要求的范圍。本領域普通技術人員會認識到許多其它的變化、修改和替代。如圖所示，掩模結構100包括確定圖案的金屬層，和包圍該圖案化金屬層的透明區(qū)域。所述的金屬可以包括任何適于阻光的材料。這樣的金屬包括但不限于鉻、鎳、MoSiO2(鉬氧化硅)和Ta(鉭)。當然，所使用的金屬類型取決于應用。區(qū)域101是發(fā)明人發(fā)現(xiàn)的一個受損區(qū)域。該受損區(qū)域是由相互靠近的兩個金屬線圖案之間的靜電放電引起的。在兩個金屬線圖案之間形成很大的電勢差，使兩者通過將兩個圖案連接到一起的電流而短路到一起。這兩個金屬圖案相互間的距離是0.8微米。放電前電勢差可以達到20,000伏特或更高。
受損區(qū)域通常來自于更大的圖案結構，例如圖2中的200。兩個金屬線圖案之間的受損區(qū)域用標號201表示。如圖所示，兩個金屬線圖案被短路到一起。金屬線圖案202通常用如鉻和/或其它的導電材料制成。如圖3中的區(qū)域301所示，將所述受損區(qū)域轉到半導體晶片300上。受損區(qū)域301更詳細的圖用圖3A的簡化圖表示。損傷由通過各種生產操作積累的電荷的靜電放電而引起。這些操作包括在生產設備(例如機器人)、傳遞時容納掩模的掩模轉移容器以及操作員處對掩模的使用。隨著器件變得更小，由靜電放電所引起的損傷變得更嚴重而且花費更大。在整個本說明書中，說明了克服傳統(tǒng)光掩模的一定限制的詳細方法，以下是更具體的說明。
圖4到圖7是根據本發(fā)明的實施例的掩模結構的簡化俯視圖。這些圖僅僅是例子，而不應不適當地限定本文中權利要求的范圍。本領域普通技術人員會認識到許多其它的變化、修改和替代。參照圖4，掩模結構400包括由用于制造集成電路的圖案組成的有源區(qū)401。所述圖案通常用于關鍵性或非關鍵性掩模步驟。關鍵性掩模步驟的例子包括0.18微米掩模組中31層的14層。非關鍵性掩模步驟的例子包括31層中的17層。當然，關鍵性掩模步驟通常要求比非關鍵性步驟更小的公差。
本掩模結構還包括其上的包圍在有源區(qū)周圍的第一防靜電保護環(huán)結構403。第一防靜電保護環(huán)結構作為有源區(qū)和第二防靜電保護環(huán)結構之間的隔離物。第一保護環(huán)結構可以是用介電層填充的溝槽區(qū)。該溝槽區(qū)不具有用于圖案化的覆蓋金屬層。參照圖5，保護環(huán)403形成在所述掩模結構中，該掩模結構中還包括圖案區(qū)505和507。取決于實施例，所述溝槽區(qū)的寬度通常是20微米或更小，并且其厚度是300nm到大約1000nm。
所述掩模結構還包括第二保護環(huán)結構405，其包圍有源區(qū)和第一保護環(huán)結構的周圍。第二保護環(huán)結構包括在空間上限定為沿著所述環(huán)的多個熔絲結構。參照圖6，第二保護環(huán)結構405包括多個熔絲結構501，以連續(xù)方式構造所述熔絲結構，以形成所述保護環(huán)結構。所述熔絲結構中的每一個都包括多個延伸到公共區(qū)域504的細長構件503。所述細長構件中的每一個都是具有一個自由端的指狀物。所述細長構件中的每一個都基本上平行于另一個細長構件。所述構件中的每一個都從金屬區(qū)507開始延伸。包圍該金屬區(qū)的是絕緣區(qū)501。
優(yōu)選地，所述熔絲結構中的每一個都包括面向絕緣區(qū)的自由端。由絕緣材料制成的一段小間隙限定在所述自由端和導電結構505之間。導電結構505是將電荷積累到預定水平的區(qū)域。這種預定水平對1000大小的線可以達到20,000伏特或更高。當然，所述的預定水平取決于應用。達到預定水平后，電荷就橫穿所述的小間隙，從導電結構到達作為天線的指狀物。一旦電荷橫穿所述的小間隙，靜電能量就被釋放。取決于應用，所述細長構件可以連接到所述導電結構。
此外，所述熔絲結構中的每一個在空間上都被沿著所述保護環(huán)結構設置。優(yōu)選地，所述結構中的每一個被選擇性的布置在可能具有高電荷積累的區(qū)域附近?；蛘撸@些結構被選擇性地布置，以預定頻度沿保護環(huán)結構以均勻的方式分開。取決于應用，可以有許多修改、替代和變化。在整個本說明書中，說明了另一種掩模結構的更多細節(jié)，以下是更具體的說明。
圖7是根據本發(fā)明實施例的另一種掩模結構的簡化俯視圖700。此圖僅僅是例子，而不應不適當地限定本文中權利要求的范圍。本領域普通技術人員會認識到許多其它的變化、修改和替代。如圖所示，掩模結構700包括由用于制造集成電路的圖案組成的有源區(qū)。所述圖案通常用于關鍵性或非關鍵性掩模步驟。關鍵性掩模步驟的例子包括0.18微米掩模組中31層的14層。非關鍵性掩模步驟的例子包括31層中的17層。當然，關鍵性掩模步驟通常要求比非關鍵性步驟更小的公差。
本掩模結構還包括其上的包圍在有源區(qū)周圍的第一防靜電保護環(huán)結構701。第一保護環(huán)結構包括在空間上限定為沿著所述環(huán)的多個熔絲結構。和前一實施例相似，所述保護環(huán)結構包括多個熔絲結構701，以連續(xù)方式構造所述熔絲結構，以形成所述保護環(huán)結構。所述熔絲結構中的每一個都包括多個細長構件，所述細長構件從將所述構件中的每一個連接到一起的第一區(qū)域延伸到公共區(qū)域。所述細長構件中的每一個都是具有一個自由端的指狀物。所述細長構件中的每一個都基本上平行于另一個細長構件。所述構件中的每一個都從將每個構件連接到一起的金屬區(qū)507開始延伸。包圍金屬區(qū)的是絕緣區(qū)。
優(yōu)選地，所述熔絲結構中的每一個都包括面向絕緣區(qū)的自由端。由絕緣材料制成的一段小間隙限定在所述自由端和導電結構505之間。導電結構505是將電荷積累到預定水平的區(qū)域。這種預定水平對1000大小的線可以達到20,000伏特或更高。當然，所述的預定水平取決于應用。達到預定水平后，電荷就橫穿所述的小間隙，從導電結構到達作為天線的指狀物。一旦電荷橫穿所述的小間隙，靜電能量就被釋放。取決于應用，所述細長構件可以連接到所述導電結構。
根據本發(fā)明實施例的方法可以簡要提供如下1.提供掩模(其具有有源區(qū)和保護環(huán)結構，該保護環(huán)結構具有至少一個熔絲結構)；2.從掩模銷售商處接收第一容器中的掩模；3.在潔凈室環(huán)境中將掩模從第一容器轉移到第二容器中；4.在潔凈室環(huán)境中處理掩模；5.在潔凈室環(huán)境中處理期間，在掩模的一個或多個部分上積累靜電；6.在潔凈室環(huán)境中處理期間，繼續(xù)在掩模上積累靜電直到達到預定水平；7.將一部分靜電從掩模的一個或多個部分放電到掩模的保護環(huán)結構的一個或多個熔絲結構上；8.在靜電放電時，保持掩模的有源區(qū)不受靜電能量的損傷；9.在制造半導體集成電路的操作中使用掩模；10.繼續(xù)積累電荷及將這些電荷放電到一個或多個熔絲結構上的步驟；以及11.按需要執(zhí)行其它步驟。
以上順序的步驟提供了根據本發(fā)明實施例的方法。如果加入步驟、去掉一個或多個步驟或者以不同順序提供一個或多個步驟，則還可提供其它替代方法，而不脫離本發(fā)明權利要求的范圍。在優(yōu)選實施例中，上述步驟允許靜電被放電到保護環(huán)結構上而不引起對掩模有源區(qū)的損傷。在整個本說明書中，說明了本方法的更多細節(jié)，以下是更具體的說明。
圖8是根據本發(fā)明的實施例的方法800的簡化圖。該圖僅僅是例子，而不應不適當地限定本文中權利要求的范圍。本領域普通技術人員會認識到許多其它的變化、修改和替代。如圖所示，所述方法在步驟801開始。所述方法包括提供(步驟803)掩模，該掩模具有有源區(qū)和保護環(huán)結構，該保護環(huán)結構具有至少一個熔絲結構。所述掩?？珊蜕衔乃龅南嗨?，但也可以是其它的。所述方法從掩模銷售商處接收(步驟805)第一容器(例如掩模盒)中的掩模。通常，第一容器是包括防靜電材料的包裝，以從掩模上泄放任何電荷。所述方法包括在潔凈室環(huán)境中將掩模從第一容器轉移(步驟807)到第二容器中。第二容器通常是掩模SM17容器，而且也具有防靜電材料，以從掩模上泄放電荷。優(yōu)選地，所述容器是密封的，但也可以是不密封的。
在制造集成電路期間，所述掩模被處理(步驟809)。取決于應用，這種掩模由操作員處理、由機器人處理、被檢查并保存在掩模SM17容器中。這些操作過程中的每一個都通過靜電使電荷積累(步驟811)到掩模有源區(qū)的一個或多個部分上。在潔凈室環(huán)境中，電荷積累，而且所述方法通過分支821繼續(xù)，以在掩模的一個或多個部分上積累電荷直到達到預定水平。這樣的預定水平通常是10,000伏特，但取決于應用，也可以是20,000伏特。一旦掩模將這樣的電荷積累到預定水平(步驟813)，電荷就被放電，并從掩模的一個或多個部分轉移(步驟815)到掩模的保護環(huán)結構的一個或多個熔絲結構上。
優(yōu)選地，所述方法在靜電放電時保持掩模的有源區(qū)不受靜電的損傷。所述方法經由分支816，通過前面步驟的一部分而繼續(xù)。接著，所述方法在制造半導體器件的操作中使用所述掩模。如果加入步驟、去掉一個或多個步驟或者以不同順序提供一個或多個步驟，則還可提供其它替代方法，而不脫離本發(fā)明權利要求的范圍。在優(yōu)選實施例中，上述步驟允許靜電被放電到保護環(huán)結構上而不引起對掩模有源區(qū)的損傷。所述方法在步驟817結束。
還應理解，本文所描述的例子和實施例僅僅是為說明的目的，按照它們所做的各種修改或變化是本領域的技術人員將會想到的，且應包括在本申請的精神和范圍以及所附權利要求的范圍之內。
權利要求
1.一種用于制造集成電路的掩模，所述掩模包括掩模襯底；有源掩模區(qū)，位于所述掩模襯底的第一部分中，所述有源區(qū)適合于積累預定水平的靜電；第一保護環(huán)結構，包圍著所述有源掩模區(qū)的一部分，以將所述有源區(qū)與所述掩模襯底的外部區(qū)域隔離；以及第二保護環(huán)結構，具有至少一個包圍所述第一保護環(huán)結構的一部分的熔絲結構；其中所述熔絲結構被可操作地耦合到所述有源區(qū)，以吸收靜電電流，在保持所述有源區(qū)不受靜電損傷的同時，靜電被所述有源區(qū)積累到預定的水平，然后以電流形式放電到所述熔絲結構上。
2.如權利要求1所述的掩模，其中所述熔絲結構是多個導電區(qū)。
3.如權利要求1所述的掩模，其中所述熔絲結構具有某一長度和某一厚度。
4.如權利要求1所述的掩模，其中所述熔絲結構由導電材料制成。
5.如權利要求1所述的掩模，其中所述熔絲結構中的每一個形成于所述掩模襯底上距所述有源區(qū)的一部分預定距離以內的地方，以使得靜電放電到所述熔絲結構上。
6.如權利要求1所述的掩模，其中所述熔絲結構包括多個導電構件，所述導電構件中的每一個都包括細長部分，所述細長部分具有自由端部分。
7.如權利要求1所述的掩模，其中所述第一保護環(huán)結構包括不具有覆蓋導電層的溝槽區(qū)。
8.如權利要求1所述的掩模，其中所述第一保護環(huán)結構連續(xù)地包圍所述有源區(qū)，以將所述第二保護環(huán)結構與所述有源區(qū)電隔離和物理隔離。
9.如權利要求1所述的掩模，其中所述預定水平對應于不高于2,000,000伏特的電壓。
10.如權利要求1所述的掩模，其中所述預定水平對應于不高于2,000,000伏特的電壓。
11.一種制造半導體集成電路器件結構的方法，包括使用掩模襯底，該掩模襯底包括有源掩模區(qū)，位于所述掩模襯底的第一部分中，所述有源區(qū)適合于積累預定水平的靜電；第一保護環(huán)結構，包圍著所述有源掩模區(qū)的一部分，以將所述有源區(qū)與所述掩模襯底的外部區(qū)域隔離；以及第二保護環(huán)結構，具有至少一個包圍所述第一保護環(huán)結構的一部分的熔絲結構；所述熔絲結構被可操作地耦合到所述有源區(qū)，以吸收靜電電流，在保持所述有源區(qū)不受靜電損傷的同時，靜電被所述有源區(qū)積累到預定的水平，然后以電流形式放電到所述熔絲結構上。
12.如權利要求11的所述方法，其中所述熔絲結構是多個導電區(qū)。
13.如權利要求11的所述方法，其中所述熔絲結構形成于所述掩模襯底上距所述有源區(qū)的一部分預定距離以內的地方，以使得靜電放電到所述熔絲結構上。
14.如權利要求11的所述方法，其中所述第一保護環(huán)結構連續(xù)地包圍所述有源區(qū)，以將所述第二保護環(huán)結構與所述有源區(qū)電隔離和物理隔離。
15.如權利要求11的所述方法，其中所述熔絲結構包括多個導電構件，所述導電構件中的每一個都包括細長部分，所述細長部分具有自由端部分。
16.如權利要求11的所述方法，其中所述熔絲結構中的每一個形成于所述掩模襯底上距所述有源區(qū)的一部分預定距離以內的地方，以使得靜電放電到所述熔絲結構上。
17.一種制造集成電路器件的方法，所述方法包括接收第一容器中的掩模，該掩模包括有源區(qū)和保護環(huán)結構，該保護環(huán)結構具有至少一個熔絲結構；在潔凈室環(huán)境中將所述掩模從所述第一容器轉移到第二容器中；在潔凈室環(huán)境中處理所述掩模；在潔凈室環(huán)境中處理期間，在所述掩模上積累靜電；在保持所述掩模的有源區(qū)不受靜電能量損傷的同時，將所述靜電的一部分放電到所述掩模的保護環(huán)結構上的熔絲上；以及在制造半導體集成電路的操作中使用所述掩模。
18.如權利要求17所述的方法，其中所述操作是光刻處理。
19.如權利要求17所述的方法，其中所述靜電能量的特征是，電壓為1000伏特。
20.如權利要求17所述的方法，其中所述靜電能量的特征是，電壓高于3000伏特。
全文摘要
一種用于制造集成電路的掩模及其使用。所述掩模具有掩模襯底。所述掩模在掩模襯底的第一部分還具有有源掩模區(qū)。所述有源區(qū)適合于積累預定水平的靜電。所述掩模還具有第一保護環(huán)結構，該第一保護環(huán)結構包圍著所述有源掩模區(qū)的一部分，以將所述有源區(qū)與所述掩模襯底的外部區(qū)域隔離；以及第二保護環(huán)結構，該第二保護環(huán)結構具有至少一個包圍第一保護環(huán)結構的一部分的熔絲結構。該熔絲結構被可操作地連接到所述有源區(qū)，以吸收靜電電流。在保持所述有源區(qū)不受靜電損傷的同時，靜電被所述有源區(qū)積累到預定的水平，然后以電流形式放電到所述熔絲結構上。
文檔編號G03F1/00GK1635612SQ20031012296
公開日2005年7月6日 申請日期2003年12月30日 優(yōu)先權日2003年12月30日
發(fā)明者郭貴琦 申請人:中芯國際集成電路制造(上海)有限公司