專利名稱：有源矩陣襯底與顯示器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及由其上形成有晶體管的襯底組成的有源矩陣襯底，特別地涉及適用于顯示器件的有源矩陣襯底。
背景技術(shù)：
現(xiàn)在，諸如液晶顯示器件和有機(jī)EL顯示器件的包含有源矩陣襯底的顯示器件得到廣泛使用。
作為有源矩陣襯底，主要使用采用薄膜晶體管(TFT)作為有源元件的襯底(下文中稱之為“TFT襯底”)。隨著近年來(lái)顯示質(zhì)量的提高，TFT結(jié)構(gòu)的進(jìn)一步優(yōu)化正被研究。
例如，日本待審查專利公開No.2002-190605公開了一種用于抑制TFT寄生電容的起伏的結(jié)構(gòu)。例如，在日本待審查專利公開No.2002-190605的圖3中，描述了一種包含半導(dǎo)體層的TFT，該半導(dǎo)體層部分延伸到柵電極外。該TFT的結(jié)構(gòu)為在延伸到外部的半導(dǎo)體層的區(qū)域內(nèi)，位于源電極上的部分和位于漏電極上的部分被柵電極遮擋。
然而，本發(fā)明人已經(jīng)進(jìn)行一項(xiàng)研究，發(fā)現(xiàn)前述傳統(tǒng)結(jié)構(gòu)的問(wèn)題為，顯示質(zhì)量可能受半導(dǎo)體層所經(jīng)歷的圖形化的精度的影響。這其中的原因?yàn)?，在延伸到柵電極外的半導(dǎo)體層的區(qū)域內(nèi)，通過(guò)其電勢(shì)不受柵電極控制的半導(dǎo)體層連接位于源電極上的部分和位于漏電極上的部分，因此使得在源電極和漏電極之間出現(xiàn)漏電流，這將在隨后參照比較例特別地描述。
此外，在形成半導(dǎo)體層以覆蓋位于源極總線和柵極總線交叉點(diǎn)的柵絕緣層的結(jié)構(gòu)中(這種結(jié)構(gòu)是為了防止源極總線和柵極總線之間的短路)，可能會(huì)遺留不需要的殘余半導(dǎo)體薄膜，由此可能會(huì)引起與該殘余半導(dǎo)體薄膜相關(guān)聯(lián)的漏電流。該漏電流也會(huì)惡化顯示質(zhì)量。

發(fā)明內(nèi)容
為了克服上述問(wèn)題，本發(fā)明的優(yōu)選實(shí)施方案提供了一種有源矩陣襯底，該襯底防止顯示質(zhì)量受其半導(dǎo)體層的圖形化精度的顯著影響。
根據(jù)本發(fā)明的一種有源矩陣襯底為包含襯底和形成在該襯底上的晶體管的有源矩陣襯底，該晶體管包含柵電極、覆蓋柵電極的柵絕緣層、在柵絕緣層上形成的半導(dǎo)體層、以及在半導(dǎo)體層上形成的源電極和漏電極，其中，當(dāng)從襯底的法線方向觀察時(shí)，該有源矩陣襯底包含第一區(qū)域，其中柵電極通過(guò)半導(dǎo)體層與源電極交迭；第二區(qū)域，其中柵電極通過(guò)半導(dǎo)體層與漏電極交迭；以及第三區(qū)域，其中半導(dǎo)體層既不與柵電極和源電極交迭也不與漏電極交迭，該第三區(qū)域包含與位于第一區(qū)域之外的源電極的一部分相鄰的部分和/或與位于第二區(qū)域之外的漏電極的一部分相鄰的部分；該柵電極包含主體，其包含組成第一區(qū)域和第二區(qū)域的部分；以及從主體的凸出；并且柵電極的凸出的至少一部分位于漏電極和與源電極相鄰的第三區(qū)域的部分之間，或者位于源電極和與漏電極相鄰的第三區(qū)域的部分之間。
在一個(gè)實(shí)施方案中，該有源矩陣襯底進(jìn)一步包含第四區(qū)域，其中柵電極與半導(dǎo)體層交迭但是既不與源電極交迭也不與漏電極交迭，該第四區(qū)域形成于漏電極和與源電極相鄰的第三區(qū)域的部分之間，或者形成于源電極和與漏電極相鄰的第三區(qū)域的部分之間；并且組成第四區(qū)域的柵電極的部分包含該凸出的至少一部分。
在一個(gè)實(shí)施方案中，有源矩陣襯底進(jìn)一步包含第五區(qū)域，其中柵電極既不與半導(dǎo)體層和源電極交迭也不與漏電極交迭，第五區(qū)域形成于漏電極和與源電極相鄰的第三區(qū)域的部分之間，或者形成于源電極和與漏電極相鄰的第三區(qū)域的部分之間。在形成了第四區(qū)域的情況中，形成與該第四區(qū)域相鄰的第五區(qū)域。
在一個(gè)實(shí)施方案中，組成第五區(qū)域的柵電極的部分包含該凸出的至少一部分。
在一個(gè)實(shí)施方案中，半導(dǎo)體層具有凹陷或者凹角，柵電極的凸出與半導(dǎo)體層的凹陷或者凹角交迭。
在一個(gè)實(shí)施方案中，有源矩陣襯底進(jìn)一步包含在襯底上形成的柵極總線，其中柵電極的主體形成為從柵極總線延伸的分支。
在一個(gè)實(shí)施方案中，有源矩陣襯底進(jìn)一步包含在襯底上形成的柵極總線，其中柵電極的主體位于柵極總線的一部分內(nèi)。主體的寬度可以等于、窄于或者寬于柵極總線的寬度。
在一個(gè)實(shí)施方案中，半導(dǎo)體層含有基本上平行于柵極總線擴(kuò)展方向的至少兩條邊，該至少兩條邊被放置成只在柵電極的凸出處與柵電極和柵極總線交迭。換而言之，該至少兩條邊在不是柵電極的突出的任何區(qū)域中既不與柵電極也不與柵極總線交迭。在可供選擇的結(jié)構(gòu)中，該至少兩條邊中只有一個(gè)與該凸出交迭，而另一個(gè)既不與柵電極也不與柵極總線交迭。
在一個(gè)實(shí)施方案中，有源矩陣襯底包含另外的電極，該電極由與組成源電極和漏電極的導(dǎo)電薄膜相同的導(dǎo)電薄膜制成，其中，當(dāng)從襯底的法線方向觀察時(shí)，該有源矩陣襯底包含另外的第二區(qū)域，其中柵電極通過(guò)半導(dǎo)體層與該另外的柵電極交迭；柵電極含有另外的主體，該主體包含組成第二區(qū)域和所述另外的第二區(qū)域的部分；并且該另外電極的另外凸出的至少一部分位于與漏電極相鄰的第三區(qū)域的部分和位于所述另外的第二區(qū)域之外的所述另外的電極的部分之間。
在一個(gè)實(shí)施方案中，有源矩陣襯底包含另外的第四區(qū)域，其中柵電極與半導(dǎo)體層交迭但不與所述另外的電極交迭，該另外的第四區(qū)域形成于與漏電極相鄰的第三區(qū)域的部分和位于該另外第二區(qū)域之外的所述另外的電極的部分之間；組成該另外的第四區(qū)域的柵電極的部分包含該另外凸出的至少一部分。
在一個(gè)實(shí)施方案中，有源矩陣襯底進(jìn)一步包含連接到源電極的源極總線，其中半導(dǎo)體層與源極總線的至少一部分交迭。
可供選自地，根據(jù)本發(fā)明的有源矩陣襯底為包含襯底與在該襯底上形成的晶體管的有源矩陣襯底，該晶體管包含柵電極、覆蓋柵電極的柵絕緣層、在柵絕緣層上形成的半導(dǎo)體層、在半導(dǎo)體層上形成的源電極和漏電極、與柵電極整體地形成的柵極總線、以及連接到源電極的源極總線，該柵極總線被柵絕緣膜覆蓋，并進(jìn)一步包含在包括柵極總線和源極總線的交叉點(diǎn)的區(qū)域內(nèi)形成的另外的半導(dǎo)體層，該另外的半導(dǎo)體層被插在源極總線和柵絕緣層之間，其中，當(dāng)從襯底的法線方向觀察時(shí)，該有源矩陣襯底包含第一區(qū)域，其中柵電極通過(guò)半導(dǎo)體層與源電極交迭；第二區(qū)域，其中柵電極通過(guò)半導(dǎo)體層與漏電極交迭；第三區(qū)域，其中半導(dǎo)體層既不與柵電極和源電極交迭也不與漏電極交迭，該第三區(qū)域包含與位于第一區(qū)域之外的源電極的部分相鄰的部分與/或與位于第二區(qū)域之外的漏電極的部分相鄰的部分；以及第四區(qū)域，其中該另外的半導(dǎo)體層既不與柵極總線交迭也不與源極總線交迭；該柵電極與/或柵極總線含有在垂直于柵極總線延伸方向的方向突出的凸出；并且柵電極的凸出的至少一部分位于第四區(qū)域和位于第二區(qū)域之外的漏電極的部分之間。
在一個(gè)實(shí)施方案中，有源矩陣襯底進(jìn)一步包含第五區(qū)域，其中柵電極與/或柵極總線與半導(dǎo)體層和/或另外的半導(dǎo)體層交迭，但是既不與源電極交迭也不與漏電極交迭，該第五區(qū)域形成于第四區(qū)域和位于第二區(qū)域之外的漏電極的部分之間；并且組成第五區(qū)域的柵電極和/或柵極總線的部分包含凸出的至少一部分。
根據(jù)本發(fā)明的顯示器件包含任何前述有源矩陣襯底。
在本發(fā)明的有源矩陣襯底所包含的晶體管中，柵電極(和/或柵極總線)設(shè)有凸出，以確保柵電壓可以施加到可能出現(xiàn)殘余半導(dǎo)體薄膜的區(qū)域的一部分或者整體。在具有其中半導(dǎo)體層既不與柵電極和源電極交迭也不與漏電極交迭的區(qū)域的晶體管的生產(chǎn)過(guò)程中，即使在對(duì)半導(dǎo)體層圖形化后遺留殘余薄膜，柵電壓也可以施加在出現(xiàn)在源電極和漏電極之間的半導(dǎo)體層(包含殘余薄膜部分)上，從而控制半導(dǎo)體層中的載流子，由此可以降低漏電流。注意，在提供到柵電極的掃描信號(hào)為高電平的時(shí)間段，即半導(dǎo)體層處于導(dǎo)電狀態(tài)的時(shí)間段，是非常短的；絕大部分時(shí)間內(nèi)，掃描信號(hào)處于低電平(關(guān)閉狀態(tài))，即半導(dǎo)體層處于非導(dǎo)電狀態(tài)。殘余半導(dǎo)體薄膜可能在這種情況下出現(xiàn)例如，為了減小柵電極和半導(dǎo)體層之間的交迭面積而在半導(dǎo)體層內(nèi)提供的凹陷或者凹角。因此，對(duì)于半導(dǎo)體層含有凹陷或者凹角的情況，本發(fā)明提供了特別顯著的優(yōu)點(diǎn)。
在為了防止源極總線和柵極總線之間短路而在源極總線和柵極總線的交叉點(diǎn)形成(覆蓋柵絕緣層的)半導(dǎo)體層的結(jié)構(gòu)中，即使出現(xiàn)引起漏電極下的半導(dǎo)體層的部分被連接到前述交點(diǎn)處的半導(dǎo)體層的部分的殘余半導(dǎo)體薄膜，柵電極與/或柵極總線內(nèi)提供的凸出減小由該殘余半導(dǎo)體薄膜引起的漏電流。
因此，根據(jù)本發(fā)明，提供了一種有源矩陣襯底，當(dāng)使用該有源矩陣襯底構(gòu)造顯示器件時(shí)，該襯底可以防止顯示質(zhì)量受到半導(dǎo)體層的圖形化精度的顯著影響。例如，當(dāng)使用本發(fā)明的有源矩陣襯底構(gòu)造液晶顯示器件時(shí)，可以改善象素的充電率或電壓保留率(象素電容)。因此，根據(jù)本發(fā)明，可以抑制由于生產(chǎn)過(guò)程的不穩(wěn)定引起的成品率的降低，或者可以抑制顯示面板表面內(nèi)顯示特性的多樣化。
通過(guò)下面參照附圖對(duì)本發(fā)明的優(yōu)選實(shí)施方案進(jìn)行詳細(xì)描述，本發(fā)明的其它特征、要素、過(guò)程、步驟、特性與優(yōu)點(diǎn)將變得更明顯。


圖1A為示意性示出了實(shí)例1的TFT襯底中包含的TFT 10A1的結(jié)構(gòu)的平面圖；圖1B為示意性示出了作為實(shí)例1的一個(gè)變形的TFT 10A2的結(jié)構(gòu)的平面圖；圖1C為示意性示出了作為實(shí)例1的另一個(gè)變形的TFT10A3的結(jié)構(gòu)的平面圖；圖1D為示意性示出了作為實(shí)例1的又一個(gè)變形的TFT 10A4的結(jié)構(gòu)的平面圖；以及圖1E為示意性示出了比較例1的TFT襯底內(nèi)包含的TFT 10A’的結(jié)構(gòu)的平面圖。
圖2A、2B、2C與2D為沿圖1A的線A-A’、B-B’、C-C’與D-D’截取的示意性截面圖。圖2E為沿線D-D’截取的示意性截面圖，對(duì)應(yīng)于TFT 10A1中存在殘余半導(dǎo)體薄膜的情形。
圖3為示出了另一個(gè)比較例的TFT 10A”的示意性截面圖，該圖與示出了TFT 10A1的圖2B相對(duì)應(yīng)。
圖4為示意性示出了第一實(shí)施方案的有源矩陣襯底100的結(jié)構(gòu)的平面圖。
圖5A為示意性示出了實(shí)例2的TFT 10B的結(jié)構(gòu)的平面圖；圖5B為示意性示出了比較例2的TFT 10B’的結(jié)構(gòu)的平面圖。
圖6A為示意性示出了實(shí)例3的TFT 10C的結(jié)構(gòu)的平面圖；圖6B為示意性示出了比較例3的TFT 10C’的結(jié)構(gòu)的平面圖。
圖7A為示意性示出了實(shí)例4的TFT 10D的結(jié)構(gòu)的平面圖；圖7B為示意性示出了比較例4的TFT 10D’的結(jié)構(gòu)的平面圖。
圖8A為示意性示出了實(shí)例5的TFT 10E的結(jié)構(gòu)的平面圖；圖8B為示意性示出了比較例5的TFT 10E’的結(jié)構(gòu)的平面圖。
圖9A為示意性示出了實(shí)例6的TFT 10F的結(jié)構(gòu)的平面圖；圖9B為示意性示出了比較例6的TFT 10F’的結(jié)構(gòu)的平面圖。
圖10A為示意性示出了實(shí)例7的TFT 10G的結(jié)構(gòu)的平面圖；圖10B為示意性示出了比較例7的TFT 10G’的結(jié)構(gòu)的平面圖。
圖11A為示意性示出了實(shí)例8的TFT 10H的結(jié)構(gòu)的平面圖；圖11B為示意性示出了比較例8的TFT 10H’的結(jié)構(gòu)的平面圖。
圖12A為示意性示出了實(shí)例9的TFT 10I的結(jié)構(gòu)的平面圖；圖12B為示意性示出了比較例9的TFT 10I’的結(jié)構(gòu)的平面圖。
圖13A為示意性示出了實(shí)例10的TFT 10J的結(jié)構(gòu)的平面圖；圖13B為示意性示出了比較例10的TFT 10J’的結(jié)構(gòu)的平面圖。
圖14A為示意性示出了實(shí)例11的TFT 10K的結(jié)構(gòu)的平面圖；圖14B為示意性示出了比較例11的TFT 10K’的結(jié)構(gòu)的平面圖。
圖15A為示意性示出了根據(jù)第二實(shí)施方案的實(shí)例的TFT 10L的結(jié)構(gòu)的平面圖；圖15B為示意性示出了比較例的TFT 10L’的結(jié)構(gòu)的平面圖。
具體實(shí)施例方式
下面將參照附圖描述根據(jù)本發(fā)明的實(shí)施方案的有源矩陣襯底結(jié)構(gòu)?？梢杂靡阎纳a(chǎn)方法生產(chǎn)本發(fā)明的有源矩陣襯底，因此省略了對(duì)這些方法的描述。在附圖中，用相同的參考數(shù)字表示基本上起著相同功能的任何組成元件。
(第一實(shí)施方案)根據(jù)本發(fā)明的第一實(shí)施方案的有源矩陣襯底包含在襯底(例如玻璃襯底)上形成的晶體管(即TFT)。當(dāng)從襯底的法線方向觀察時(shí)，每個(gè)晶體管包含第一區(qū)域，其中柵電極通過(guò)半導(dǎo)體層(為包含溝道區(qū)的半導(dǎo)體層)與源電極交迭；第二區(qū)域，其中柵電極通過(guò)半導(dǎo)體層與漏電極交迭；以及第三區(qū)域，其中半導(dǎo)體層不與柵電極和源電極交迭也不與漏電極交迭。該第三區(qū)域包含，與位于第一區(qū)域之外的源電極的部分相鄰的部分和/或與位于第二區(qū)域之外的漏電極的部分相鄰的部分。該柵電極包含主體，該主體包含組成第一區(qū)域和第二區(qū)域的部分；以及從該主體突出的凸出。柵電極的凸出的至少一部分位于漏電極和與源電極相鄰的第三區(qū)域的部分之間(例如，如圖1A所示例)，或者位于源電極和與漏電極相鄰的第三區(qū)域的部分之間。
下文中，通過(guò)實(shí)例以及與比較例的比較，闡述第一實(shí)施方案的TFT襯底以及在該襯底上形成的每個(gè)TFT的特定結(jié)構(gòu)。首先，參照?qǐng)D1至圖3以及圖4，將描述實(shí)例1的TFT襯底以及在該襯底上形成的每個(gè)TFT的結(jié)構(gòu)。
圖1A為示意性示出了實(shí)例1的TFT襯底中包含的TFT 10A1的結(jié)構(gòu)的平面圖；圖1B為示意性示出了作為實(shí)例1的一個(gè)變形的TFT 10A2的結(jié)構(gòu)的平面圖；圖1C為示意性示出了作為實(shí)例1的另一個(gè)變形的TFT10A3的結(jié)構(gòu)的平面圖；圖1D為示意性示出了作為實(shí)例1的又一個(gè)變形的TFT 10A4的結(jié)構(gòu)的平面圖；以及圖1E為示意性示出了比較例1的TFT襯底內(nèi)包含的TFT 10A’的結(jié)構(gòu)的平面圖。圖2A、2B、2C與2D為沿圖1A的線A-A’、B-B’、C-C’與D-D’截取的示意性截面圖，對(duì)應(yīng)于實(shí)例1的TFT 10A1中存在殘余半導(dǎo)體薄膜的情形。圖3為示出了另一個(gè)比較例的TFT 10A”的示意性截面圖，該圖與示出了TFT 10A的圖2B相對(duì)應(yīng)。圖4為示意性示出了第一實(shí)施方案的有源矩陣襯底100的結(jié)構(gòu)的平面圖。有源矩陣襯底100也可以采用除了實(shí)例1的TFT之外的任何TFT。
如圖2A至2D所示，實(shí)例1的TFT 10A1包含在襯底(例如玻璃襯底)上形成的柵電極2、覆蓋柵電極2的柵絕緣層3、在柵絕緣層3上形成的半導(dǎo)體層(i層)4、以及在半導(dǎo)體層4上形成的源電極6s與漏電極6d。TFT 10A1還包含在半導(dǎo)體層4與源電極6s之間形成的源接觸層(n+層)5s，以及在半導(dǎo)體層4與漏電極6d之間形成的漏極接觸層(n+層)5d。形成保護(hù)層7以覆蓋這些層。注意，源接觸層5s與漏接觸層5d可以省略，并且源接觸層與漏極接觸層可以改為形成于半導(dǎo)體層4內(nèi)。保護(hù)層7也可以省略。
當(dāng)從襯底1的法線方向觀察時(shí)，如圖1A所示，TFT 10A1包含第一區(qū)域R1，其中柵電極2(用點(diǎn)劃線描繪)通過(guò)半導(dǎo)體層4(用點(diǎn)線描繪)與源電極6s交迭；第二區(qū)域R2，其中柵電極2通過(guò)半導(dǎo)體層4與漏電極6d交迭；以及第三區(qū)域R3，其中半導(dǎo)體層4不與柵電極2和源電極6s交迭也不與漏電極6d交迭。此外，在位于第一區(qū)域R1之外的源電極6s的部分和與漏電極6d相鄰的第三區(qū)域R3的部分之間，或者在位于第二區(qū)域R2之外的漏電極6d的部分和與源電極6s相鄰的第三區(qū)域R3的部分之間，形成第四區(qū)域R4，該區(qū)域定義為柵電極2與半導(dǎo)體層4交迭但既不與源電極6s交迭也不與漏電極6d交迭的區(qū)域。此外，柵電極2包含主體(這種情況下位于柵極總線GB的一部分之內(nèi))，該主體包含組成第一區(qū)域R1和第二區(qū)域R2的部分；以及從主體的凸出2a。組成第四區(qū)域R4的柵電極2的部分包含凸出2a的一部分。整體地形成柵電極2與柵極總線GB，并且通常整體地形成源電極6s和源極總線SB。形成柵絕緣層以基本上覆蓋包括柵電極2與柵極總線GB在內(nèi)的襯底的整個(gè)表面。盡管柵電極2的主體的寬度被示成等于柵極總線GB的寬度，本實(shí)例并不限于此；可供選擇地，柵電極2的主體的寬度可以窄于或者寬于柵極總線GB的寬度。此外，柵電極2的主體無(wú)需具有固定的寬度。例如，柵電極2的主體可具有如圖1D所示的更窄的部分與/或更寬的部分。
此外，TFT 10A1包含第五區(qū)域R5，其中柵電極2既不與半導(dǎo)體層4和源電極6s交迭也不與漏電極6d交迭。第五區(qū)域R5形成于第三區(qū)域R3和位于第一區(qū)域R1之外的源電極6s的部分之間，或者形成于第三區(qū)域R3和位于第二區(qū)域R2之外的漏電極6d的部分之間，使得第五區(qū)域R5鄰接第四區(qū)域R4。組成第五區(qū)域R5的柵電極2的部分包含凸出2a的至少一部分。
在本實(shí)例中，在半導(dǎo)體層4內(nèi)制作凹陷4a，并且通過(guò)布置柵電極2的凸出2a產(chǎn)生第五區(qū)域R5以便與半導(dǎo)體層4內(nèi)的凹陷4a交迭。凹陷4a的制作方式可以是凹陷4a的寬度短于源電極6s和漏電極6d之間的間隙，并且凹陷4a不出現(xiàn)在源電極6s或漏電極6d下。優(yōu)選地，凹陷4a的后陷深度(receding depth)等于或者長(zhǎng)于柵電極2的邊緣與延伸超出柵電極2的所述邊緣的半導(dǎo)體層4的部分的邊緣之間的距離。
柵電極2的凸出2a并不限于所示的實(shí)例，但可以是所示凸出2a的任何部分。此外，凸出2a可如圖所示地部分地與半導(dǎo)體層4或者源電極6s(或者源極總線SB)交迭，或者可不含有任何這種交迭的部分。然而，優(yōu)選地，凸出2a延伸超出限定凹陷4a的半導(dǎo)體層4的引線(leg)的遠(yuǎn)端邊緣，這是為了確保即使半導(dǎo)體層4的凹陷4a中存在殘余的半導(dǎo)體薄膜，源電極6s和漏電極6d之間也沒(méi)有其中半導(dǎo)體層4下方不出現(xiàn)柵電極2的連續(xù)區(qū)域。
實(shí)例1的TFT 10A1與圖1E所示的比較例1的TFT 10A’的不同在于柵電極2含有向垂直于柵極總線GB延伸方向的方向突出的凸出2a，而TFT 10A’的柵電極2’制成與柵極總線2的寬度相同。因此，如圖2E的截面圖所示例的，即使在半導(dǎo)體層4的凹陷4a中存在殘余的半導(dǎo)體薄膜，也可利用柵電極2的凸出2a把電壓施加到凹陷4a中保留的殘余半導(dǎo)體層(即控制該殘余半導(dǎo)體層的電勢(shì))，從而可以減小通過(guò)該殘余半導(dǎo)體層的任何漏電流。
形成半導(dǎo)體層4內(nèi)的凹陷4a的根本原因是為了減小柵電極2(或柵極總線GB)和半導(dǎo)體層4之間的電容。通過(guò)減小柵電極2和半導(dǎo)體層4之間的電容，可以降低饋通電壓。
現(xiàn)在參照?qǐng)D3描述形成其中半導(dǎo)體層4既不與柵電極2和源電極6s交迭也不與漏電極6d交迭的區(qū)域，即第三區(qū)域R3的原因。
圖3是示出了另一個(gè)比較例的TFT 10A”的示意性截面圖，該圖與示出了實(shí)例1的TFT 10A1的圖2B相對(duì)應(yīng)。在TFT 10A”中，半導(dǎo)體層4’并沒(méi)有任何延伸出漏電極6d的部分(對(duì)應(yīng)于圖3的柵電極2的左上方凸出)，從而存在這樣的區(qū)域其中漏電極6d與柵電極2交迭，且在該漏電極和柵電極之間只插入柵絕緣膜3。在該結(jié)構(gòu)中，當(dāng)在柵電極2上施加低電平的掃描信號(hào)時(shí)，可能會(huì)出現(xiàn)漏電流。因此，為了降低實(shí)例1的TFT 10A1中的這種漏電流，半導(dǎo)體層4的寬度大于柵電極2(柵極總線GB)的寬度(除了凹陷4a之外)，使得源電極6s(源極總線SB)并且漏電極6d通過(guò)半導(dǎo)體層4與柵電極2(柵極總線GB)交迭。特別地，以這樣的方式提供源電極6s和漏電極6d穿過(guò)延伸出柵電極2(柵極總線GB)的半導(dǎo)體層4的部分，并且隨后只到達(dá)柵電極2之上，而不橫貫與柵電極2(柵極總線GB)交迭的半導(dǎo)體層4的部分的端部。
接下來(lái)，參照?qǐng)D1B圖1C描述實(shí)例1的變形。圖1B中所示的TFT10A2與圖1A中所示的TFT 10A1的不同在于，限定凹陷4a的半導(dǎo)體層的引線突出地比柵電極2的凸出2a的遠(yuǎn)端部更遠(yuǎn)。采用這個(gè)結(jié)構(gòu)，如TFT 10A1的情形一樣，也可以把柵電壓施加到源電極6s和漏電極6d之間出現(xiàn)的任何半導(dǎo)體層(包含殘余薄膜部分第三區(qū)域R3)，使得在該區(qū)域內(nèi)半導(dǎo)體層4內(nèi)的載流子也被控制。因此可以降低漏電流。
然而，為了有效地減小與源電極6s鄰接的第三區(qū)域R3的部分內(nèi)的以及與漏電極6d鄰接的第三區(qū)域R3的部分內(nèi)的漏電流，優(yōu)選地，凸出2a延伸出限定凹陷4a的半導(dǎo)體層4的兩個(gè)引線的至少一個(gè)的遠(yuǎn)邊緣，從而確保即使半導(dǎo)體層4的凹陷4a中存在殘余的半導(dǎo)體薄膜，源電極6s和漏電極6d之間也沒(méi)有其中半導(dǎo)體層4下沒(méi)有柵電極2的連續(xù)區(qū)域。
在TFT 10A1與10A2中，第四區(qū)域R4(即，其中柵電極2與半導(dǎo)體層4交迭，但是既不與源電極6s交迭也不與漏電極6d交迭的區(qū)域)形成于漏電極6d和與源電極6s鄰接的第三區(qū)域R3的部分之間，或者形成于源電極6s和與漏電極6d鄰接的第三區(qū)域R3的部分之間，使得柵電極2的凸出2a的至少一部分位于第四區(qū)域R4內(nèi)?？晒┻x擇地，如圖1C中示出的TFT 10A3所示例的，凸出2a可以位于這樣的位置凸出2a不包含任何第四區(qū)域R4。
圖1C中所示的半導(dǎo)體層4的圖形示出了圖形化過(guò)程中沒(méi)有遺留殘余的半導(dǎo)體層薄膜的情形。另一方面，如果在半導(dǎo)體層4的凹陷4a中存在任何殘余薄膜，這就意味著形成了第四區(qū)域R4(其中柵電極2與半導(dǎo)體層4交迭，但是既不與源電極6s交迭也不與漏電極6d交迭)，從而獲得前述的效果。
當(dāng)采用圖1C中所示的圖形設(shè)計(jì)實(shí)際生產(chǎn)具有多個(gè)TFT的有源矩陣襯底時(shí)，由于生產(chǎn)過(guò)程中的不穩(wěn)定，生產(chǎn)出的有源矩陣襯底可能偶爾同時(shí)包含具有圖1C所示的圖形的TFT，以及其中形成與半導(dǎo)體層殘余薄膜相關(guān)的前述第四區(qū)域R4的TFT。如果可以絕對(duì)地確定最終的有源矩陣襯底只含有按如圖1C所示精確圖形化的TFT，那么不需要凸出2a。然而，只要有殘余薄膜的可能性大于零，優(yōu)選地提供凸出2a以提高有源矩陣襯底的生產(chǎn)成品率。
注意，其中半導(dǎo)體層4既不與柵電極2和源電極6s交迭也不與漏電極6d交迭的第三區(qū)域R3(特別是與源電極6s相鄰的部分和/或與漏電極6d相鄰的部分)為第一實(shí)施方案(即實(shí)例1與任何后續(xù)實(shí)例)中的所有TFT的共同特征。另一方面，半導(dǎo)體層4和柵電極2交迭的面積理想上應(yīng)該小，這就是在實(shí)例1的TFT中沿半導(dǎo)體層4的邊緣形成凹陷4a的原因。然而，如后續(xù)的實(shí)例所示，凹陷可以以角的形式提供，或者可以完全省略，這取決于電極的定位。
實(shí)例1的TFT 10A1至10A3適合用作例如圖4所示的液晶顯示器件的有源矩陣襯底100中的TFT。有源矩陣襯底100包含襯底、在該襯底上形成的TFT 10、源極總線SB、柵極總線GB和象素電極22。如果需要，也可以提供CS總線(即存儲(chǔ)電容器線)CS。每個(gè)TFT和相應(yīng)的源極總線SB及柵極總線GB的互連與前述相同。每個(gè)象素電極22連接到相應(yīng)TFT 10的漏電極。然而，該漏電極不必直接連接到象素電極22。對(duì)于每個(gè)象素使用兩個(gè)或更多個(gè)TFT的情形，漏電極可以連接到電容，該電容被連接到其它TFT的柵極。
可以理解，第一實(shí)施方案的TFT不僅可以用于液晶顯示器件，還可以用于諸如有機(jī)EL顯示器件的任何其它顯示器件。例如，顯示器件可以這樣構(gòu)造在象素電極22上提供顯示媒質(zhì)層(液晶層或有機(jī)EL層等)，并進(jìn)一步提供向顯示媒質(zhì)層供應(yīng)電壓或電流的反電極(counterelectrode)。
下面將連同比較例一起描述第一實(shí)施方案的其它實(shí)例。盡管下面的每個(gè)實(shí)例針對(duì)包含第四區(qū)域R4的結(jié)構(gòu)(如實(shí)例1的圖1A或1B所示)，然而每個(gè)結(jié)構(gòu)也可以采用不包含第四區(qū)域R4的類型(圖1C所示例)，正如實(shí)例1中的情形一樣。
圖5A為示意性示出了實(shí)例2的TFT 10B的結(jié)構(gòu)的平面圖；圖5B為示意性示出了比較例2的TFT 10B’的結(jié)構(gòu)的平面圖。
在實(shí)例2的TFT 10B中，在彎曲的漏電極6d下的半導(dǎo)體層4內(nèi)形成凹陷4a。柵電極2設(shè)有凸出2a以降低在凹陷4a中遺留殘余薄膜的情況下的漏電流。柵電極2的凸出2a并不限于所示的實(shí)例，而是可以為所示的凸出2a的任何部分。此外，凸出2a可以如圖所示地部分地與半導(dǎo)體層4或源電極6s(或源極總線SB)交迭，或者也可以沒(méi)有任何這樣的交迭部分。然而，優(yōu)選地，凸出2a延伸出第一凹陷4a的半導(dǎo)體層4的引線的遠(yuǎn)邊緣，從而確保即使半導(dǎo)體層4的凹陷4a中存在殘余的半導(dǎo)體薄膜，源電極6s和漏電極6d之間也沒(méi)有其中半導(dǎo)體層4下沒(méi)有柵電極2的連續(xù)區(qū)域。
圖6A為示意性示出了實(shí)例3的TFT 10C的結(jié)構(gòu)的平面圖；圖6B為示意性示出了比較例3的TFT 10C’的結(jié)構(gòu)的平面圖。
在實(shí)例3的TFT 10C中，柵電極2形成為從柵極總線GB延伸的分支。半導(dǎo)體層4具有凹角(圖6A中的右上角)，其目的是防止在源電極6s和漏電極6d之間連續(xù)地形成柵電極2無(wú)法控制的任何區(qū)域，并降低與柵電極2的交迭面積。柵電極2設(shè)有凸出2a以降低在該凹角中遺留殘余薄膜的情況下的漏電流。柵電極2的凸出2a并不限于所示的實(shí)例，而是可以為所示的凸出2a的任何部分。此外，凸出2a可以如圖所示地部分地與半導(dǎo)體層4交迭，或者不含有任何這樣的交迭部分。
圖7A為示意性示出了實(shí)例4的TFT 10D的結(jié)構(gòu)的平面圖；圖7B為示意性示出了比較例4的TFT 10D’的結(jié)構(gòu)的平面圖。
在實(shí)例4的TFT 10D中，柵電極2形成為從柵極總線GB延伸的分支。半導(dǎo)體層4具有凹角(圖7A中的左上角)，其目的是防止在源電極6s和漏電極6d之間連續(xù)地形成柵電極2無(wú)法控制的任何區(qū)域，并降低與柵電極2的交迭面積。柵電極2設(shè)有凸出2a以降低在該凹角中遺留殘余薄膜的情況下的漏電流。柵電極2的凸出2a并不限于所示的實(shí)例，而是可以為所示的凸出2a的任何部分。此外，凸出2a可以如圖所示地部分地與半導(dǎo)體層4交迭，或者不含有任何這樣的交迭部分。
圖8A為示意性示出了實(shí)例5的TFT 10E的結(jié)構(gòu)的平面圖；圖8B為示意性示出了比較例5的TFT 10E’的結(jié)構(gòu)的平面圖。
在實(shí)例5的TFT 10E中，柵電極2形成為從柵極總線GB延伸的分支。半導(dǎo)體層4具有凹角(圖8A中的左上角)，其目的是防止在源電極6s和漏電極6d之間連續(xù)地形成柵電極2無(wú)法控制的任何區(qū)域，并降低與柵電極2的交迭面積。柵電極2設(shè)有凸出2a以降低在該凹角中遺留殘余薄膜的情況下的漏電流。柵電極2的凸出2a并不限于所示的實(shí)例，而是可以為所示的凸出2a的任何部分。
圖9A為示意性示出了實(shí)例6的TFT 10F的結(jié)構(gòu)的平面圖；圖9B為示意性示出了比較例6的TFT 10F’的結(jié)構(gòu)的平面圖。
在實(shí)例6的TFT 10F中，柵電極2形成為從柵極總線GB延伸的分支。半導(dǎo)體層4具有凹角(圖9A中的左上角)，其目的是防止在源電極6s和漏電極6d之間連續(xù)地形成柵電極2無(wú)法控制的任何區(qū)域，并降低與柵電極2的交迭面積。柵電極2設(shè)有凸出2a以降低在凹角中遺留殘余薄膜的情況下的漏電流。
此外，TFT 10F包含另外的電極13(與任何其它區(qū)域絕緣)，該電極13是由與組成源電極6s和漏電極6d的導(dǎo)電薄膜相同的導(dǎo)電薄膜制成的。TFT 10F還包含從柵極總線GB分支出來(lái)的電極12，并且電極12是以與柵電極2類似的方式、相應(yīng)于電極13和漏電極6d提供的。提供電極12和13的目的是確保TFT導(dǎo)通時(shí)柵電極2和漏電極6d之間的電容不受未對(duì)準(zhǔn)的影響。為了降低從柵極總線GB分支出來(lái)的電極12與半導(dǎo)體層4之間的電容，在半導(dǎo)體層4內(nèi)制作一個(gè)凹角(圖9A中的右上角)。
如果在電極13和漏電極6d之間出現(xiàn)經(jīng)由殘余半導(dǎo)體薄膜的漏電流(這些電極應(yīng)該是相互絕緣的)，TFT導(dǎo)通時(shí)在電極13和漏電極6d之間增加了額外的電容，可能導(dǎo)致象素充電率的降低。此外，由于這個(gè)電容成份，掃描信號(hào)從高電平轉(zhuǎn)變?yōu)榈碗娖綍r(shí)出現(xiàn)的饋通電壓增加，因此惡化了圖像顯示質(zhì)量。在TFT 10F中，電極12設(shè)有凸出12a以降低存在殘余薄膜時(shí)電極13和漏電極6d之間的漏電流。凸出12a使得有可能抑制象素充電率的減小和饋通電壓的增大。
柵電極2的凸出2a和電極12的凸出12a不限于圖9A中所示的那些，而是可以為所示的凸出2a和12a的任何部分。然而，優(yōu)選地，凸出2a和凸出12a具有相同的尺寸和形狀。盡管電極12被示成和柵電極12具有相同的尺寸和形狀，電極12可以具有與柵電極2不同的尺寸和形狀。
上述實(shí)例闡述了這樣的情形，其中凸出12a的放置方式為凸出12a的至少一部分與半導(dǎo)體層4既不與源電極6s交迭也不與漏電極6d交迭的區(qū)域交迭?？晒┻x擇地，凸出12a的可以這樣放置在對(duì)半導(dǎo)體層4圖形化后遺留殘余薄膜的情況下，凸出12a只覆蓋該殘余薄膜。已經(jīng)在實(shí)例1中結(jié)合柵電極2的凸出2a描述了相同的原理。
圖10A為示意性示出了實(shí)例7的TFT 10G的結(jié)構(gòu)的平面圖；圖10B為示意性示出了比較例7的TFT 10G’的結(jié)構(gòu)的平面圖。
實(shí)例7的TFT 10G包含柵電極2，該電極2的主體位于柵極總線GB的一部分內(nèi)。盡管柵電極2的主體的寬度被示成等于柵極總線GB的寬度，本實(shí)例不限于此；可選擇地，柵電極2的主體的寬度可以窄于或者寬于柵極總線GB的寬度。此外，柵電極2的主體無(wú)需具有固定的寬度。例如，柵電極2的主體可具有更窄的部分與/或更寬的部分。
由于這里所示的TFT的半導(dǎo)體層4沒(méi)有任何凹陷，如果采用比較例7的TFT 10G’的結(jié)構(gòu)，則會(huì)在源極總線SB和漏電極6d之間出現(xiàn)通過(guò)半導(dǎo)體層的漏電流。另一方面，通過(guò)形成如實(shí)例7的TFT 10G中那樣的凸出2a，可以改善象素充電率或電壓保留率。柵電極2的凸出2a可以如圖所示地部分與源電極6s交迭，或者也可以沒(méi)有這樣的交迭部分。
半導(dǎo)體層4具有基本上平行于柵極總線GB延伸方向的兩個(gè)條邊，這兩條邊被放置成只在柵電極2具有凸出2a的位置與柵電極2和柵極總線GB交迭。盡管基本上為矩形的半導(dǎo)體層4具有基本上平行于柵極總線GB延伸方向的兩條邊(這兩條邊定義了半導(dǎo)體層4的寬度)，半導(dǎo)體層4的形狀不限于此。半導(dǎo)體層4可以具有不固定的寬度，并且可以具有三個(gè)或者更多個(gè)基本上平行于柵極總線GB延伸方向的邊，只要這些邊被放置成只在柵電極2具有凸出2a的位置與柵電極2和柵極總線GB交迭。
通過(guò)采用這樣的結(jié)構(gòu)，可以防止漏電流而不必在半導(dǎo)體層4內(nèi)提供凹陷或者凹角。上述結(jié)構(gòu)優(yōu)選地應(yīng)用于圖10A所示的情形在源極總線SB和漏電極6d之間沒(méi)有太多的空隙，因?yàn)樵谶@樣情形下難以在半導(dǎo)體層4內(nèi)提供凹陷或者凹角。換而言之，為了能夠在半導(dǎo)體層4內(nèi)形成凹陷或者凹角以防止漏電流，源極總線SB和漏電極6d之間必須有富裕的空隙，這可能會(huì)引起TFT部分的延長(zhǎng)并可能惡化開口率。
圖11A為示意性示出了實(shí)例8的TFT 10H的結(jié)構(gòu)的平面圖；圖11B為示意性示出了比較例8的TFT 10H’的結(jié)構(gòu)的平面圖。
在實(shí)例8的TFT 10H中，柵電極2形成為從柵極總線GB延伸的分支。半導(dǎo)體層4具有凹角(圖11A的左上角)。柵電極2設(shè)有凸出2a以降低在凹角內(nèi)遺留殘余薄膜時(shí)的漏電流。柵電極2的凸出2a不限于所示的實(shí)例，而可以為所示的凸出2a的任何部分。此外，凸出2a不限于如圖所示的未與源極總線SB交迭，而是可以部分與源極總線SB交迭。此外，本實(shí)例不限于如圖所示的未在源極總線SB下形成半導(dǎo)體層4的情形，而是也可以在源極總線SB下出現(xiàn)半導(dǎo)體層4。在源極總線SB下也出現(xiàn)半導(dǎo)體層4的情況中，半導(dǎo)體層4可以部分或者完全與源極總線SB重疊。
圖12A為示意性示出了實(shí)例9的TFT 10I的結(jié)構(gòu)的平面圖；圖12B為示意性示出了比較例9的TFT 10I’的結(jié)構(gòu)的平面圖。
在實(shí)例9的TFT 10I中，柵電極2形成為從柵極總線GB延伸的分支。半導(dǎo)體層4具有凹角(圖12A的左上角)。柵電極2設(shè)有凸出2a以降低在凹角內(nèi)遺留殘余薄膜時(shí)的漏電流。柵電極2的凸出2a不限于所示的實(shí)例，而可以為所示的凸出2a的任何部分。此外，凸出2a不限于如圖所示的未與源極總線SB交迭，而可以部分地與源極總線SB交迭。此外，本實(shí)例不限于如圖所示的未在源極總線SB下形成半導(dǎo)體層4的情形，而是也可以在源極總線SB下出現(xiàn)半導(dǎo)體層4。在源極總線SB下也出現(xiàn)半導(dǎo)體層4的情況中，半導(dǎo)體層4可以部分或者完全與源極總線SB重疊。
圖13A為示意性示出了實(shí)例10的TFT 10J的結(jié)構(gòu)的平面圖；圖13B為示意性示出了比較例10的TFT 10J’的結(jié)構(gòu)的平面圖。
實(shí)例10的TFT 10J包含柵電極2，該柵電極2的主體位于柵極總線GB的一部分內(nèi)。盡管柵電極2的主體的寬度被示成等于柵極總線GB的寬度，本實(shí)例不限于此；可選擇地，柵電極2的主體的寬度可以窄于或者寬于柵極總線GB的寬度。此外，柵電極2的主體無(wú)需具有固定的寬度。例如，柵電極2的主體可具有更窄的部分與/或更寬的部分。
由于這里所示的TFT的半導(dǎo)體層4沒(méi)有任何凹陷，如果采用比較例10的TFT 10J’的結(jié)構(gòu)，則會(huì)在源極總線SB和漏電極6d之間出現(xiàn)通過(guò)半導(dǎo)體層的漏電流。另一方面，通過(guò)形成如實(shí)例10的TFT 10J中的凸出2a，可以改善象素充電率或電壓保留率。柵電極2的凸出2a可以如圖所示地部分與源電極6s交迭，或者沒(méi)有這樣的交迭部分。
半導(dǎo)體層4具有基本上平行于柵極總線GB延伸方向的兩條邊，這兩條邊被放置成只在柵電極2具有凸出2a的位置與柵電極2和柵極總線GB交迭。盡管基本上為矩形的半導(dǎo)體層4具有基本上平行于柵極總線GB延伸方向的兩條邊(這兩條邊定義半導(dǎo)體層4的寬度)，半導(dǎo)體層4的形狀不限于此。半導(dǎo)體層4可以具有不固定的寬度，并且可以具有三條或者更多條基本上平行于柵極總線GB延伸方向的邊，只要這些邊被放置成只在柵電極2具有凸出2a的位置與柵電極2和柵極總線GB交迭。
在如圖10A所示結(jié)構(gòu)的情形中采用這個(gè)結(jié)構(gòu)，可以獲得的優(yōu)點(diǎn)是無(wú)需在半導(dǎo)體層4內(nèi)提供凹陷或者凹角就可以防止漏電流。
圖14A為示意性示出了實(shí)例11的TFT 10K的結(jié)構(gòu)的平面圖；圖14B為示意性示出了比較例11的TFT 10K’的結(jié)構(gòu)的平面圖。
在實(shí)例11的TFT 10K中，柵電極2形成為從柵極總線GB延伸的分支。半導(dǎo)體層4含有凹角(圖14A中的右上角)，其目的是防止在源電極6s和漏電極6d之間連續(xù)地形成柵電極2無(wú)法控制的任何區(qū)域，并減小與柵電極2的交迭面積。柵電極2設(shè)有凸出2a以降低在凹角中遺留殘余薄膜的情況下的漏電流。柵電極2的凸出2a并不限于所示的實(shí)例，而是可以為所示的凸出2a的任何部分。此外，凸出2a不限于如圖所示的未與半導(dǎo)體層4或漏極6d交迭，而是也可以部分地與半導(dǎo)體層4或漏極6d交迭。
(第二實(shí)施方案)為了防止源極總線和柵極總線之間短路，在一些情況下可以在源極總線和柵極總線的之間交叉點(diǎn)形成半導(dǎo)體層(位于柵絕緣層上)。在該結(jié)構(gòu)中，如果存在這樣的殘余半導(dǎo)體薄膜，該薄膜引起漏電極下的半導(dǎo)體層的部分被連接到前述交叉點(diǎn)處的半導(dǎo)體層的部分，則出現(xiàn)漏電流。在本實(shí)施方案中，柵電極與/或柵極總線中設(shè)有凸出，以減小由該殘余半導(dǎo)體薄膜引起的漏電流。
圖15A為示意性示出了根據(jù)第二實(shí)施方案的實(shí)例的TFT 10L的結(jié)構(gòu)的平面圖；圖15B為示意性示出了比較例的TFT 10L’的結(jié)構(gòu)的平面圖。
TFT 10L包含柵電極2，該柵電極2的主體位于柵極總線GB的一部分內(nèi)。盡管柵電極2的主體的寬度被示成等于柵極總線GB的寬度，本實(shí)例不限于此；可供選擇地，柵電極2的主體的寬度可以窄于或者寬于柵極總線GB的寬度。此外，柵電極2的主體無(wú)需具有固定的寬度。例如，柵電極2的主體可能具有更窄的部分與/或更寬的部分。此外，為了防止源極總線SB和柵極總線GB之間的短路，在源極總線SB和柵極總線GB之間的交叉點(diǎn)提供半導(dǎo)體層14a，從而覆蓋柵絕緣層(未示出)。
柵電極2設(shè)有凸出2a以減小在半導(dǎo)體層4和半導(dǎo)體層14a之間的空隙中遺留殘余薄膜的情況下的漏電流。柵電極2的凸出2a并不限于所示的實(shí)例，而是可以為所示的凸出2a的任何部分。此外，凸出2a不限于如圖所示的未與源極總線SB交迭，而是可以部分地與源極總線SB交迭。盡管圖15A所示的位于柵極總線GB和源極總線SB之間交叉點(diǎn)的半導(dǎo)體層4的寬度大于源極總線SB的寬度，本實(shí)施方案不限于此；相反地，前述半導(dǎo)體層4的寬度可以小于源極總線SB的寬度。
同樣，第二實(shí)施方案的TFT不僅可以用于液晶顯示器件，還可以用于諸如有機(jī)EL顯示器件的任何其它顯示器件?？梢岳斫猓谝粚?shí)施方案和第二實(shí)施方案都是有效的，無(wú)論是單獨(dú)使用其中的一種或者相互組合地使用。
根據(jù)本發(fā)明，提供了一種有源矩陣襯底，其中存在殘余半導(dǎo)體薄膜時(shí)的漏電流減小。將本發(fā)明的有源矩陣襯底用于液晶顯示器件、有機(jī)EL顯示器件等，可以獲得能夠顯示高質(zhì)量圖像的有源矩陣型顯示器件。
盡管已經(jīng)結(jié)合優(yōu)選實(shí)施方案描述了本發(fā)明，本領(lǐng)域的技術(shù)人員可以理解，所公開的發(fā)明可以以許多種方式修改，并可以采取除了上面所特別地描述的實(shí)施方案以外的許多實(shí)施方案。因此，所附權(quán)利要求的目的在于包括落入本發(fā)明真正的精神和范圍內(nèi)的對(duì)本發(fā)明的所有修改。
權(quán)利要求
1.一種有源矩陣襯底，包含襯底與在該襯底上形成的晶體管，所述晶體管包含柵電極、覆蓋柵電極的柵絕緣層、在柵絕緣層上形成的半導(dǎo)體層、以及在半導(dǎo)體層上形成的源電極和漏電極，其中，當(dāng)從襯底的法線方向觀察時(shí)，該有源矩陣襯底包含第一區(qū)域，其中柵電極通過(guò)半導(dǎo)體層與源電極交迭；第二區(qū)域，其中柵電極通過(guò)半導(dǎo)體層與漏電極交迭；第三區(qū)域，其中半導(dǎo)體層既不與柵電極和源電極交迭也不與漏電極交迭，該第三區(qū)域包含與位于第一區(qū)域之外的源電極的部分相鄰的部分和/或與位于第二區(qū)域之外的漏電極的部分相鄰的部分；該柵電極包含主體，其包含組成第一區(qū)域和第二區(qū)域的部分；以及從該主體突出的凸出；并且該柵電極的凸出的至少一部分位于漏電極和與源電極相鄰的第三區(qū)域的部分之間，或者位于源電極和與漏電極相鄰的第三區(qū)域的部分之間。
2.根據(jù)權(quán)利要求1的有源矩陣襯底，其中，該有源矩陣襯底進(jìn)一步包含第四區(qū)域，其中柵電極與半導(dǎo)體層交迭但是既不與源電極也不與漏電極交迭，該第四區(qū)域形成于漏電極和與源電極相鄰的第三區(qū)域的部分之間，或者形成于源電極和與漏電極相鄰的第三區(qū)域的部分之間；并且組成該第四區(qū)域的柵電極的部分包含該凸出的至少一部分。
3.根據(jù)權(quán)利要求1的有源矩陣襯底，其中該有源矩陣襯底進(jìn)一步包含第五區(qū)域，其中柵電極既不與半導(dǎo)體層和源電極交迭也不與漏電極交迭，該第五區(qū)域形成于漏電極和與源電極相鄰的第三區(qū)域的部分之間，或者形成于源電極和與漏電極相鄰的第三區(qū)域的部分之間。
4.根據(jù)權(quán)利要求1的有源矩陣襯底，其中組成第五區(qū)域的柵電極的部分包含該凸出的至少一部分。
5.根據(jù)權(quán)利要求1的有源矩陣襯底，其中該半導(dǎo)體層具有凹陷或者凹角，并且柵電極的凸出與該半導(dǎo)體層的凹陷或者凹角交迭。
6.根據(jù)權(quán)利要求1的有源矩陣襯底，進(jìn)一步包含形成在該襯底上的柵極總線，其中柵電極的主體形成為從該柵極總線延伸的分支。
7.根據(jù)權(quán)利要求1的有源矩陣襯底，進(jìn)一步包含形成在該襯底上的柵極總線，其中柵電極的主體位于該柵極總線的一部分內(nèi)。
8.根據(jù)權(quán)利要求7的有源矩陣襯底，其中該半導(dǎo)體層具有基本上平行于柵極總線延伸方向的至少兩條邊，該至少兩條邊被放置成只在柵電極的凸出處與柵電極和柵極總線交迭。
9.根據(jù)權(quán)利要求1的有源矩陣襯底，包含另外的電極，該電極由與組成源電極和漏電極的導(dǎo)電薄膜相同的導(dǎo)電薄膜制成，其中，當(dāng)從該襯底的法線方向觀察時(shí)，該有源矩陣襯底包含另外的第二區(qū)域，其中柵電極通過(guò)半導(dǎo)體層與該另外的電極交迭；該柵電極具有另外的主體，該另外的主體包含組成第二區(qū)域和所述另外的第二區(qū)域的部分；并且該另外的電極的另外的凸出的至少一部分位于與漏電極相鄰的第三區(qū)域的部分和位于所述另外的第二區(qū)域之外的所述另外的電極的部分之間。
10.根據(jù)權(quán)利要求9的有源矩陣襯底，其中，該有源矩陣襯底包含另外的第四區(qū)域，其中柵電極與半導(dǎo)體層交迭但不與該另外的電極交迭，該另外的第四區(qū)域形成于與漏電極相鄰的第三區(qū)域的部分和與位于該另外的第二區(qū)域之外的另外的電極的部分之間；并且組成該另外的第四區(qū)域的柵電極的部分包含該另外凸出的至少一部分。
11.根據(jù)權(quán)利要求1的有源矩陣襯底，進(jìn)一步包含連接到源電極的源極總線，其中半導(dǎo)體層與源極總線的至少一部分交迭。
12.一種包含襯底和形成在該襯底上的晶體管的有源矩陣襯底，該晶體管包含柵電極、覆蓋柵電極的柵絕緣層、在柵絕緣層上形成的半導(dǎo)體層、在半導(dǎo)體層上形成的源電極和漏電極、與柵電極整體地形成的柵極總線、以及連接到源電極的源極總線，該柵極總線被柵絕緣膜覆蓋，還包含在包括柵極總線和源極總線的交叉點(diǎn)的區(qū)域內(nèi)形成的另外的半導(dǎo)體層，該另外的半導(dǎo)體層被插在源極總線和柵絕緣層之間，其中，當(dāng)從襯底的法線方向觀察時(shí)，該有源矩陣襯底包含第一區(qū)域，其中柵電極通過(guò)半導(dǎo)體層與源電極交迭；第二區(qū)域，其中柵電極通過(guò)半導(dǎo)體層與漏電極交迭；第三區(qū)域，其中半導(dǎo)體層既不與柵電極和源電極交迭也不與漏電極交迭，該第三區(qū)域包含與位于第一區(qū)域之外的源電極的部分相鄰的部分和/或與位于第二區(qū)域之外的漏電極的部分相鄰的部分；以及第四區(qū)域，其中該另外的半導(dǎo)體層既不與柵極總線交迭也不與源極總線交迭；該柵電極和/或柵極總線具有在垂直于柵極總線延伸方向的方向上突出的凸出；并且該柵電極的凸出的至少一部分位于第四區(qū)域和位于第二區(qū)域之外的漏電極的部分之間。
13.根據(jù)權(quán)利要求12的有源矩陣襯底，其中該有源矩陣襯底進(jìn)一步包含第五區(qū)域，其中柵電極和/或柵極總線與所述半導(dǎo)體層和/或所述另外的半導(dǎo)體層交迭，但是既不與源電極也不與漏電極交迭，該第五區(qū)域形成于第四區(qū)域和位于第二區(qū)域之外的漏電極的部分之間；并且組成該第五區(qū)域的柵電極和/或柵極總線的部分包含該凸出的至少一部分。
14.包含根據(jù)任一權(quán)利要求1至13中任一項(xiàng)的有源矩陣襯底的顯示器件。
全文摘要
本發(fā)明的有源矩陣襯底包含TFT和襯底。當(dāng)從該襯底的法線方向觀察時(shí)，在襯底上形成的TFT包含第一區(qū)域，其中柵電極通過(guò)半導(dǎo)體層與源電極交迭；第二區(qū)域，其中柵電極通過(guò)半導(dǎo)體層與漏電極交迭；以及第三區(qū)域，其中半導(dǎo)體層既不與柵電極和源電極交迭也不與漏電極交迭。該第三區(qū)域包含與位于第一區(qū)域之外的源電極的部分相鄰的部分和/或與位于第二區(qū)域之外的漏電極相鄰的部分。該柵電極包含主體，其包含組成第一區(qū)域和第二區(qū)域的部分；以及從該主體突出的凸出。該柵電極的凸出的至少一部分位于漏電極和與源電極相鄰的第三區(qū)域的部分之間，或者位于源電極和與漏電極相鄰的第三區(qū)域的部分之間。
文檔編號(hào)G02F1/13GK1691357SQ200510067060
公開日2005年11月2日 申請(qǐng)日期2005年4月27日 優(yōu)先權(quán)日2004年4月27日
發(fā)明者伊藤了基, 橋本祐子, 緣田憲史, 武內(nèi)正典 申請(qǐng)人:夏普株式會(huì)社