專利名稱：像素結構及有源組件陣列基板的制作方法
技術領域：
本發(fā)明涉及一種像素結構及有源組件陣列基板，且特別涉及一種能夠避免圖像殘留(image sticking)的像素結構及有源組件陣列基板。
背景技術：
目前市場對于薄膜電晶體液晶顯示器(Thin Film Transistor LiquidCrystal Display，TFT-LCD)的性能要求是朝向高對比(high contrastratio)、無灰階反轉(no gray scale inversion)、色偏小(little colorshift)、亮度高(high luminance)、高色彩豐富度、高色飽和度、快速反應與廣視角等特性。目前能夠達成廣視角要求的技術，例如扭轉向列型液晶(TN)加上廣視角膜(wide viewing film)、共平面切換式(In-Plane Switching，IPS)液晶顯示器、邊際場切換式(fringe field switching)液晶顯示器與多域垂直配向式薄膜電晶體液晶顯示器(MVA TFT-LCD)等方式。
圖1繪示一種現(xiàn)有多域垂直配向式液晶顯示面板的剖面示意圖。請參照圖1，現(xiàn)有的多域垂直配向式液晶顯示面板100包括薄膜電晶體陣列基板110、彩色濾光基板120以及位于薄膜電晶體陣列基板110與彩色濾光基板120之間的液晶層130。其中，薄膜電晶體陣列基板110具有多個像素電極112，而像素電極112具有狹縫(slit)112a，且彩色濾光基板120上具有一共享電極122以及配置于共享電極122上的配向凸起物(alignment protrus ion)124。由于像素電極112具有狹縫112a，且配置于共享電極122上的配向凸起物124可使得液晶分子130呈多方向排列，以獲得數(shù)種不同的領域A、B，因此多域垂直配向式液晶顯示面板100能夠達成廣視角的要求。值得注意的是，在同一像素結構中，領域A與領域B內的液晶電容值皆維持在C1c。然而，當使用者在不同視角觀看垂直配向式液晶顯示面板100時，其穿透率對灰階的曲線(transmittance-level curve)便有所改變。換言的，當使用者在不同視角觀看時，現(xiàn)有多域垂直配向式液晶顯示器100所顯示出的亮度便會產生變化，進而導致色飽和度不足(color washout)等現(xiàn)象。
圖2A與圖2B繪示另一種現(xiàn)有多域垂直配向式液晶顯示面板的剖面示意圖。請同時參照圖2A與圖2B，為了避免色飽和度不足(color washout)的現(xiàn)象，現(xiàn)有技術已發(fā)展出另一種多域垂直配向式液晶顯示面板200，其包括薄膜電晶體陣列基板210、彩色濾光基板220以及位于薄膜電晶體陣列基板210與彩色濾光基板220之間的液晶層230。其中，薄膜電晶體陣列基板210具有多個像素電極212、214，而像素電極212、214皆具有狹縫(未繪示)，且彩色濾光基板220上具有一共享電極222以及配置于共享電極222上的配向凸起物224。
值得注意的是，像素電極212與像素電極214是彼此電性絕緣，且在多域垂直配向式液晶顯示面板200驅動時，像素電極212耦接至電壓電平Vdata，而電性浮置的像素電極214則是藉由電容耦合的效應(C.C.)而維持在電壓電平Vcc，且電壓電平Vdata＞電壓電平Vcc。據(jù)此，多域垂直配向式液晶顯示面板200可被區(qū)分為領域A、領域B、領域A’以及領域B’；意即，像素電極212與像素電極214可維持在不同的電壓電平，以達到色飽和度補償?shù)男Ч８唧w來說，像素電極212上方的液晶電容值是維持在C1c1(領域A與領域B)，而像素電極214上方的液晶電容值是維持在C1c2(領域A’與領域B’)，且C1c1＞C1c2。
如圖2B所示，由于像素電極214是處于電性浮置的狀態(tài)，因此多域垂直配向式液晶顯示面板200在驅動的過程中很容易因正、負電荷不平衡而發(fā)生電荷被阻陷(trapped)于配向膜PI內的現(xiàn)象，進而導致像素電極214的電壓電平飄移(shift)，因此該廣視角技術面臨了十分嚴重的圖像殘留問題。

發(fā)明內容
本發(fā)明的目的是提供一種像素結構，其可有效避免圖像殘留的問題。
本發(fā)明的另一目的是提供一種有源組件陣列基板，其可有效避免圖像殘留的問題。
本發(fā)明提供一種像素結構，是電性連接于一掃描線以及一數(shù)據(jù)線，此像素結構包括一有源組件、一第一像素電極、一第二像素電極、一電容耦合電極以及一電荷釋放組件。其中，有源組件是電性連接于掃描線以及數(shù)據(jù)線。第一像素電極是通過有源組件電性連接于數(shù)據(jù)線。第二像素電極是與第一像素電極電性絕緣。電容耦合電極是配置在第二像素電極下方，且電容耦合電極是通過有源組件電性連接于數(shù)據(jù)線。電荷釋放組件則是電性連接于第二像素電極。
本發(fā)明提供一種有源組件陣列基板，其包括一基板、多條掃描線、多條數(shù)據(jù)線以及多個前述的像素結構。其中，掃描線、數(shù)據(jù)線以及像素結構皆配置在基板上，且像素結構是對應地電性連接于掃描線與數(shù)據(jù)線。
在本發(fā)明一實施例中，電荷釋放組件例如為一電容器。舉例而言，電容器包括一與第二像素電極電性連接的上電極以及一位于上電極下方的下電極。其中，下電極的電壓電平是與掃描線的電壓電平相同。在一較佳實施例中，電容器是由掃描線的部分區(qū)域以及第二像素電極的部分區(qū)域所構成。更具體而言，第二像素電極具有一突出部分，而突出部分是位于掃描線的部分區(qū)域上方，且電容器是由掃描線的部分區(qū)域以及突出部分所構成。
在本發(fā)明一實施例中，各像素結構的電荷釋放組件(電容器)例如是位于驅動像素結構本身的掃描線上方，或是位于下一條掃描線上方，亦或是同時位于前述的兩種位置上。
在本發(fā)明一實施例中，有源組件例如為一第一薄膜電晶體。舉例而言，第一薄膜電晶體具有一第一柵極、一第一溝道層、一第一源極以及第一漏極，其中，第一柵極是電性連接于掃描線，而第一源極是電性連接于數(shù)據(jù)線，且第一漏極是電性連接于第一像素電極。
在本發(fā)明一實施例中，電荷釋放組件例如為一第二薄膜電晶體，且第二薄膜電晶體的W/L值是小于第一薄膜電晶體的W/L值。此外，第二薄膜電晶體具有一第二柵極、一第二溝道層、一第二源極以及第二漏極，其中，第二柵極是電性連接于掃描線，而第二源極是電性連接于數(shù)據(jù)線，且第二漏極是電性連接于第二像素電極。
在本發(fā)明一實施例中，第一像素電極與第二像素電極例如皆具有鋸齒狀的狹縫(jagged slits)。
本發(fā)明因采用電荷釋放組件(電容器或薄膜電晶體)，因此本發(fā)明可在每次數(shù)據(jù)寫入的同時，有效地釋放像素結構中的電荷。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配合附圖，作詳細說明如下。


圖1為一種現(xiàn)有多域垂直配向式液晶顯示面板的剖面示意圖。
圖2A與圖2B為另一種現(xiàn)有多域垂直配向式液晶顯示面板的剖面示意圖。
圖3為依照本發(fā)明第一實施例像素結構的俯視圖。
圖3’為依照本發(fā)明第一實施例中另一種像素結構的俯視圖。
圖4為依照本發(fā)明第一實施例像素結構的電路示意圖。
圖5A至圖5C為圖3中電荷釋放組件的局部放大圖。
圖6為依照本發(fā)明第二實施例像素結構的俯視圖。
圖6’為依照本發(fā)明第二實施例中另一種像素結構的俯視圖。
圖7為依照本發(fā)明第二實施例像素結構的電路示意圖。
附圖符號說明100、200多域垂直配向式液晶顯示面板110、210薄膜電晶體陣列基板112、212、214像素電極112a狹縫120、220彩色濾光基板122、222共享電極124、224配向凸起物130、230液晶層A、B、A’、B’領域PI配向膜300、300’像素結構310有源組件310a第一薄膜電晶體310b第二薄膜電晶體320第一像素電極320a、320b狹縫330第二像素電極332突出部分340電容耦合電極342、346上電極344、345、348接觸窗
350電荷釋放組件400掃描線400a開口410共享電極500數(shù)據(jù)線G、G1、G2柵極C、C1、C1溝道層S、S1、S2源極D、D1、D2漏極具體實施方式
有鑒于現(xiàn)有技術所面臨的圖像殘留問題，本發(fā)明提出一些具有電荷釋放組件的像素結構以及有源組件陣列基板的實施例，將詳述如下。本發(fā)明的像素結構以及有源組件陣列基板可藉由電荷釋放組件來避免電荷的累積，進而避免圖像殘留的問題。
第一實施例圖3繪示為依照本發(fā)明第一實施例像素結構的俯視圖。請參照圖3，本實施例的像素結構300是電性連接于一掃描線400以及一數(shù)據(jù)線500。如圖3所示，像素結構300包括一有源組件310、一第一像素電極320、一第二像素電極330、一電容耦合電極340以及一電荷釋放組件350。其中，有源組件310是電性連接于掃描線400以及數(shù)據(jù)線500。第一像素電極320是通過有源組件310電性連接于數(shù)據(jù)線500。第二像素電極330是與第一像素電極320電性絕緣。電容耦合電極340是配置于第二像素電極330下方，且電容耦合電極340是通過有源組件310電性連接于數(shù)據(jù)線500。電荷釋放組件350則是電性連接于第二像素電極330。
在本實施例中，第一像素電極320例如具有鋸齒狀的狹縫320a，而第二像素電極330例如具有鋸齒狀的狹縫330a。上述的鋸齒狀狹縫320a、330a可對液晶分子進行配向，以達到廣視角的目的。
圖4繪示為依照本發(fā)明第一實施例像素結構的電路示意圖。請同時參照圖3與圖4，為了維持良好的顯示品質，本實施例的像素結構可進一步包括一存儲電容器Cst1，此存儲電容器Cst1例如是由共享電極410、上電極342以及位于二者之間的介電層(例如為柵絕緣層)所構成。其中，上電極342除了與電容耦合電極340連接，上電極342亦可藉由保護層(未繪示)中的接觸窗344與第一像素電極320電性連接。除了存儲電容器Cst1的外，本實施例的像素結構可進一步包括一存儲電容器Cst2，此存儲電容器Cst2例如是由共享電極410、上電極346以及位于二者的間的介電層(例如為柵絕緣層)所構成。其中，上電極346是藉由保護層(未繪示)中的接觸窗348電性連接于第二像素電極330。
請同時參照圖3與圖4，本實施例的有源組件310例如為一薄膜電晶體，且此薄膜電晶體具有一柵極G、一溝道層C、一源極S以及漏極D。其中，柵極G是電性連接于或是直接整合于掃描線400中，而源極D是電性連接于或是直接整合于數(shù)據(jù)線500中。此外，漏極D是電性連接于第一像素電極320；更具體而言，本實施例的漏極D例如是通過電容耦合電極340、存儲電容器Cst1的上電極342以及接觸窗344電性連接于第一像素電極320。
如圖3與圖4所示，若要將一圖像數(shù)據(jù)寫入像素結構300中，本實施例會提供一高電壓Vgh至掃描線400以開啟有源組件310(薄膜電晶體的柵極G)，之后再藉由數(shù)據(jù)線500將圖像數(shù)據(jù)(Vdata)經由有源組件310(薄膜電晶體的源極S、溝道層C與漏極D)電容耦合電極340、存儲電容器Cst1的上電極342以及位于保護層(未繪示)中的接觸窗344寫入至第一像素電極320，以使得第一像素電極320維持在電壓電平Vdata。然而，在將圖像數(shù)據(jù)寫入第一像素電極320的同時，第二像素電極330會因電容耦合電極340的耦合效應(C.C.)而被耦合至電壓電平Vcc，且電壓電平Vdata＞電壓電平Vcc。據(jù)此，對應于相同的圖像數(shù)據(jù)(Vdata)，第一像素電極320與第二像素電極330可分別維持在不同的電壓電平。此外，第一像素電極320、液晶層以及對向基板(如彩色濾光片基板)上的共享電極(Vcom)是構成一液晶電容C1c1，而第二像素電極330、液晶層以及對向基板上的共享電極(Vcom)是構成一液晶電容C1c2。
值得注意的是，本實施例的電荷釋放組件350在像素結構300中扮演十分重要的角色，具體而言，電荷釋放組件350可以有效避免電荷被阻陷于配向膜內的現(xiàn)象，其詳細機制將搭配圖3至圖5詳述于后。
請同時參照圖3至圖4，本實施例的電荷釋放組件350例如是一電容器，其包括一與第二像素電極330電性連接的上電極、一位于上電極下方的下電極以及一位于二者的間的介電層(例如為保護層)。其中，下電極的電壓電平例如是與掃描線400的電壓電平相同，且除了有源組件310被開啟的期間，二者的電壓電平皆維持在Vg1(例如約為-6伏特)。由于下電極的電壓電平在大部分的時間都是維持在Vg1，且電壓電平Vg1＜電壓電平Vdata，因此電荷釋放組件350可藉由電容耦合效應來抑制正、負電荷不平衡的現(xiàn)象，進而避免圖像殘留的問題。
由圖3可知，本實施例的電容器是由掃描線400的部分區(qū)域以及第二像素電極330的部分區(qū)域所構成。更具體而言，第二像素電極330具有一突出部分332，而突出部分332是位于掃描線400的部分區(qū)域上方；意即，電容器是由掃描線400的部分區(qū)域以及突出部分332所構成。此電容器的設計可在不大幅更動工藝步驟的前提下進行制作，不會導致成本上的負擔。
承上述，在圖3所繪示的像素結構300中，電荷釋放組件350(電容器)是位于驅動像素結構300本身的掃描線400上方，然而，任何熟習此項技術的人士在參照本發(fā)明上述內容的后，當可針對電荷釋放組件350的位置作適當?shù)母鼊印?br> 舉例而言，當前述的像素結構300以陣列方式排列而構成一有源組件陣列基板時，本發(fā)明可將電荷釋放組件350(電容器)制作于下一條掃描線上方，或是同時制作于前述的兩條掃描線上方。值得注意的是，若電荷釋放組件350(電容器)是同時制作于前述的兩條掃描線上方時，電容器的電容值將不易受到工藝誤對準(mis-alignment)的影響。換言的，有源組件陣列基板上的各個電荷釋放組件350(電容器)的電荷釋放能力將十分接近。
圖5A至圖5C繪示為圖3中電荷釋放組件的局部放大圖。請參照圖5A至圖5C，本實施例可選擇性地在掃描線400上形成開口400a，此開口400a的位置例如是對應于突出部分332的末端。在設計上，突出部分332的末端以不超出開口400a為原則，當?shù)谝幌袼仉姌O320(繪示于圖3)與第二像素電極330在制作時發(fā)生誤對準而沿著水平或垂直方向偏移時，突出部分332與掃描線400的重疊面積(斜線部分)將可維持一定，進而使得電荷釋放組件350(電容器)的電荷釋放能力將相同。另外，本實施例中，突出部分332與掃描線400的重疊面積(斜線部分)可視產品設計需求而改變(如圖5A至圖5C所示)。
圖3’繪示為依照本發(fā)明第一實施例中另一種像素結構的俯視圖。請同時參照圖3以及圖3’，本實施例的像素結構300中的存儲電容器可采用各種不同型態(tài)的設計。在圖3所繪示的像素結構300中，由上電極342與共享電極410所構成的存儲電容器以及上電極346與共享電極410所構成的存儲電容器皆屬于一種金屬層-絕緣層-金屬層型態(tài)的電容器(MIM-typecapacitor)。此外，在圖3’所繪示的像素結構300中，由上電極342與共享電極410所構成的存儲電容器屬于一種金屬層-絕緣層-金屬層型態(tài)的電容器(MIM-type capacitor)，而由第二像素電極330與共享電極410所構成的存儲電容器屬于一種金屬層-絕緣層-銦錫氧化物型態(tài)的電容器(MII-typecapacitor)。具體而言，圖3’的像素結構300中省略了上電極346的設計。承上述，熟習此項技術的人士在參照本實施例所揭露的內容后，當可針對存儲電容器的型態(tài)、排列位置做出進一步的變更。
第二實施例圖6繪示為依照本發(fā)明第二實施例像素結構的俯視圖。本實施例的像素結構300’與第一實施例的像素結構300類似，惟二者的主要差異在于本實施例的像素結構300’中是藉由一第一薄膜電晶體310a以及一第二薄膜電晶體310b所控制，其中，第一薄膜電晶體310a是電性連接于第一像素電極320，而第二薄膜電晶體310b是電性連接于第二像素電極330，且第二薄膜電晶體310b的W/L值(寬長比)是小于第一薄膜電晶體310a的W/L值。
舉例而言，第一薄膜電晶體310a具有一第一柵極G1、一第一溝道層C1、一第一源極S1以及第一漏極D1，其中，第一柵極G1是電性連接于或整合于掃描線400中，而第一源極S1是電性連接于或整合于數(shù)據(jù)線500中，且第一漏極S1是電性連接于第一像素電極320。此外，本實施例的第二薄膜電晶體310b為可視為一種電荷釋放組件。第二薄膜電晶體310b具有一第二柵極G2、一第二溝道層C2、一第二源極S2以及第二漏極D2，其中，第二柵極G2是電性連接于掃描線400，而第二源極S2是電性連接于數(shù)據(jù)線500，且第二漏極D2是電性連接于第二像素電極330。
圖7繪示為依照本發(fā)明第二實施例像素結構的電路示意圖。請同時參照圖6與圖7，若要將一圖像數(shù)據(jù)寫入像素結構300’中，本實施例會提供一高電壓Vgh至掃描線400以開啟第一薄膜電晶體310a的第一柵極G1以及第二薄膜電晶體310b的第二柵極G2，的后再藉由數(shù)據(jù)線500將圖像數(shù)據(jù)(Vdata)經由第一薄膜電晶體310a的第一源極S1、第一溝道層C1、第一漏極D1、電容耦合電極340、存儲電容器Cst1的上電極342以及位于保護層(未繪示)中的接觸窗344寫入至第一像素電極320，以使得第一像素電極320維持在電壓電平Vdata。然而，在將圖像數(shù)據(jù)寫入第一像素電極320的同時，圖像數(shù)據(jù)(Vdata)會經由第二薄膜電晶體310b的第二源極S2、第二溝道層C1、第二漏極D2、電容耦合電極340、以及位于保護層(未繪示)中的接觸窗345寫入至第二像素電極330，以使得第二像素電極330維持在電壓電平Vcc，且電壓電平Vdata＞電壓電平Vcc。據(jù)此，對應于相同的圖像數(shù)據(jù)(Vdata)，第一像素電極320與第二像素電極330可分別維持在不同的電壓電平。此外，第一像素電極320、液晶層以及對向基板(如彩色濾光片基板)上的共享電極(Vcom)構成一液晶電容C1c1，而第二像素電極330、液晶層以及對向基板(如彩色濾光片基板)上的共享電極(Vcom)構成一液晶電容C1c2。
圖6’繪示為依照本發(fā)明第二實施例中另一種像素結構的俯視圖。請同時參照圖6以及圖6’，本實施例的像素結構300’中的存儲電容器同樣可采用各種不同型態(tài)的設計。在圖6所繪示的像素結構300’中，由上電極342與共享電極410所構成的存儲電容器以及上電極346與共享電極410所構成的存儲電容器皆屬于一種金屬層-絕緣層-金屬層型態(tài)的電容器(MIM-typecapacitor)。此外，在圖6’所繪示的像素結構300’中，由上電極342與共享電極410所構成的存儲電容器屬于一種金屬層-絕緣層-金屬層型態(tài)的電容器(MIM-type capacitor)，而由第二像素電極330與共享電極410所構成的存儲電容器屬于一種金屬層-絕緣層-銦錫氧化物型態(tài)的電容器(MII-typecapacitor)。具體而言，圖6’的像素結構300’中省略了上電極346的設計。承上述，熟習此項技術的人士在參照本實施例所揭露的內容后，當可針對存儲電容器的型態(tài)、排列位置作出進一步的變更。
綜上所述，在本發(fā)明的像素結構及有源組件陣列基板至少具有下列優(yōu)點1.本發(fā)明的像素結構及有源組件陣列基板可有效避免圖像殘留的問題。
2.本發(fā)明的像素結構及有源組件陣列基板在制作上與現(xiàn)有工藝兼容，無須大幅更動工藝。
3.本發(fā)明的像素結構及有源組件陣列基板中的電荷釋放組件是架構于掃描線上方，不影響面板的開口率。
雖然本發(fā)明已以較佳實施例揭露如上，然而其并非用以限定本發(fā)明，任何熟悉本領域的普通技術人員，在不脫離本發(fā)明的精神和范圍內，當可作些許的更動與潤飾，因此本發(fā)明的權利保護范圍以權利要求書所界定的為準。
權利要求
1.一種像素結構，是電性連接于一掃描線以及一數(shù)據(jù)線，該像素結構包括一有源組件，電性連接于該掃描線以及該數(shù)據(jù)線；一第一像素電極，其通過該有源組件電性連接于該數(shù)據(jù)線；一第二像素電極，與該第一像素電極電性絕緣；一電容耦合電極，配置于該第二像素電極下方，且該電容耦合電極是通過該有源組件電性連接于該數(shù)據(jù)線；以及一電荷釋放組件，電性連接于該第二像素電極。
2.如權利要求1所述的像素結構，其中，該電荷釋放組件為一電容器。
3.如權利要求2所述的像素結構，其中，該電容器包括一上電極，與該第二像素電極電性連接；以及一下電極，位于該上電極下方，其中，該下電極的電壓電平與該掃描線的電壓電平相同。
4.如權利要求2所述的像素結構，其中，該電容器是由該掃描線的部分區(qū)域以及該第二像素電極的部分區(qū)域所構成。
5.如權利要求2所述的像素結構，其中，該第二像素電極具有一突出部分，而該突出部分是位于該掃描線的部分區(qū)域上方，且該電容器是由該掃描線的部分區(qū)域以及該突出部分所構成。
6.如權利要求1所述的像素結構，其中，該有源組件為一第一薄膜電晶體。
7.如權利要求6所述的像素結構，其中，該第一薄膜電晶體具有一第一柵極、一第一溝道層、一第一源極以及第一漏極，該第一柵極是電性連接于該掃描線，而該第一源極是電性連接于該數(shù)據(jù)線，且該第一漏極是電性連接于該第一像素電極。
8.如權利要求6所述的像素結構，其中，該電荷釋放組件為一第二薄膜電晶體，且該第二薄膜電晶體的W/L值小于該第一薄膜電晶體的W/L值。
9.如權利要求8所述的像素結構，其中，該第二薄膜電晶體具有一第二柵極、一第二溝道層、一第二源極以及第二漏極，該第二柵極是電性連接于該掃描線，而該第二源極是電性連接于該數(shù)據(jù)線，且該第二漏極是電性連接于該第二像素電極。
10.如權利要求1所述的像素結構，其中，該第一像素電極與該第二像素電極皆具有鋸齒狀的狹縫。
11.一種有源組件陣列基板，包括一基板；多條掃描線，配置于該基板上；多條數(shù)據(jù)線，配置于該基板上；多個像素結構，且這些像素結構是對應地電性連接于該掃描線與該數(shù)據(jù)線，而每一像素結構包括一有源組件，電性連接于該掃描線以及該數(shù)據(jù)線；一第一像素電極，通過該有源組件電性連接于該數(shù)據(jù)線；一第二像素電極，與該第一像素電極電性絕緣；一電容耦合電極，配置于該第二像素電極下方，其中，該電容耦合電極通過該有源組件電性連接于該數(shù)據(jù)線；以及一電荷釋放組件，電性連接于該第二像素電極。
12.如權利要求11所述的有源組件陣列基板，其中，該電荷釋放組件為一電容器。
13.如權利要求12所述的有源組件陣列基板，其中，該電容器包括一上電極，電性連接于該第二像素電極；以及一下電極，位于該上電極下方，其中，該下電極的電壓電平與該掃描線的電壓電平相同。
14.如權利要求12所述的有源組件陣列基板，其中，該電容器是由至少一條掃描線的部分區(qū)域以及該第二像素電極的部分區(qū)域所構成。
15.如權利要求12所述的有源組件陣列基板，其中，該第二像素電極具有一突出部分，而該突出部分是位于該掃描線的部分區(qū)域上方，且該電容器是由至少一條掃描線的部分區(qū)域以及該突出部分所構成。
16.如權利要求11所述的有源組件陣列基板，其中，該有源組件為一第一薄膜電晶體。
17.如權利要求16所述的有源組件陣列基板，其中，該第一薄膜電晶體具有一第一柵極、一第一溝道層、一第一源極以及第一漏極，該第一柵極是電性連接于該掃描線，而該第一源極是電性連接于該數(shù)據(jù)線，且該第一漏極是電性連接于該第一像素電極。
18.如權利要求16所述的有源組件陣列基板，其中，該電荷釋放組件為一第二薄膜電晶體，且該第二薄膜電晶體的W/L值小于該第一薄膜電晶體的W/L值。
19.如權利要求18所述的有源組件陣列基板，其中，該第二薄膜電晶體具有一第二柵極、一第二溝道層、一第二源極以及第二漏極，該第二柵極是電性連接于該掃描線，而該第二源極是電性連接于該數(shù)據(jù)線，且該第二漏極是電性連接于該第二像素電極。
20.如權利要求11所述的有源組件陣列基板，其中，該第一像素電極與該第二像素電極皆具有鋸齒狀的狹縫。
全文摘要
一種像素結構，電性連接于一掃描線以及一數(shù)據(jù)線，此像素結構包括一有源組件、一第一像素電極、一第二像素電極、一電容耦合電極以及一電荷釋放組件。其中，有源組件電性連接于掃描線以及數(shù)據(jù)線。第一像素電極通過有源組件電性連接于數(shù)據(jù)線。第二像素電極與第一像素電極電性絕緣。電容耦合電極配置于第二像素電極下方，且電容耦合電極通過有源組件電性連接于數(shù)據(jù)線。電荷釋放組件則電性連接于第二像素電極。前述的像素結構可有效解決圖像殘留的問題。本發(fā)明另提供一種能夠避免圖像殘留的有源組件陣列基板。
文檔編號G02F1/136GK1693979SQ200510074798
公開日2005年11月9日 申請日期2005年6月3日 優(yōu)先權日2005年6月3日
發(fā)明者陳奕任, 曹正翰, 黃韋凱, 吳明洲, 蔡承勛, 王炯賓, 黃乙白 申請人:友達光電股份有限公司