專利名稱：靜電放電防護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種靜電放電防護(hù)電路。
背景技術(shù)：
靜電放電(Electro Static Discharge，ESD)是造成大多數(shù)電子元件或者電子系統(tǒng)受到過度電性應(yīng)力(Electrical Overstress，EOS)破壞的主要因素。靜電放電可能會(huì)對(duì)半導(dǎo)體元件等形成永久性的毀壞，因此影響集成電路的電路功能，而使得電子產(chǎn)品工作不正常。而靜電放電的產(chǎn)生，一般在于電子元件或系統(tǒng)在制造、生產(chǎn)、組裝、測(cè)試、存放或搬運(yùn)過程中，靜電會(huì)累積在人體、儀器或儲(chǔ)放設(shè)備之內(nèi)，甚至電子元件本身也會(huì)有靜電的積累。當(dāng)人體、儀器或儲(chǔ)放設(shè)備與電子元件之間接觸時(shí)，將會(huì)形成一靜電放電路徑，使得電子元件或系統(tǒng)遭到不可預(yù)期的損害。為了防護(hù)靜電放電電流對(duì)電子元件所造成的損害，采用靜電放電防護(hù)電路(Electro Static DischargeProtection Circuit)得以實(shí)現(xiàn)。其中，靜電放電防護(hù)電路可分為柵極耦合N型信道金氧化物半導(dǎo)體(Gate-Coupled NMOS，GCNMOS)靜電放電防護(hù)電路、柵極接地N型信道金氧化物半導(dǎo)體(Gate-GroundedNMOS，GGNMOS)靜電放電防護(hù)電路、柵極驅(qū)動(dòng)N型信道金氧化物半導(dǎo)體(Gate Driven NMOS，GDNMOS)靜電放電防護(hù)電路及P型信道金氧化物半導(dǎo)體(PMOS)靜電放電防護(hù)電路等等。
請(qǐng)參閱圖1，是一種現(xiàn)有技術(shù)具有傳統(tǒng)靜電放電防護(hù)單元的薄膜晶體管液晶顯示器電路示意圖。該薄膜晶體管液晶顯示器電路1包括具一定間距平行分布的多個(gè)柵極線20、與該柵極線20垂直且相互平行分布的多個(gè)信號(hào)線30，其中虛線區(qū)域10為顯示區(qū)域，該顯示區(qū)域周邊分布有公共電極40，每一柵極線20與公共電極40之間和每一信號(hào)線30與公共電極40之間均設(shè)置有一靜電放電防護(hù)單元50。
請(qǐng)參閱圖2，是圖1所示薄膜晶體管液晶顯示器電路的靜電放電防護(hù)單元示意圖。該靜電放電防護(hù)單元100設(shè)置在一第一電源線201和一第二電源線211之間。該靜電放電防護(hù)單元100包括一靜電放電電路110、一第一控制電路120和一第二控制電路130。
該第二控制電路130與第一控制電路120串聯(lián)，該第一控制電路120包括一場(chǎng)效晶體管121，該場(chǎng)效晶體管121的柵極和漏極相連，該第二控制電路130包括一場(chǎng)效晶體管131，該場(chǎng)效晶體管131的柵極和漏極相連。該靜電放電電路110包括一場(chǎng)效晶體管111，該場(chǎng)效晶體管111的源極與該場(chǎng)效晶體管121的柵極和漏極相連，且一并連接至第一電源線201，該場(chǎng)效晶體管111的漏極與該場(chǎng)效晶體管131的柵極和漏極相連，且一并連接至該第二電源線211，該場(chǎng)效晶體管111的柵極與場(chǎng)效晶體管121和場(chǎng)效晶體管131的源極相連。
當(dāng)?shù)谝浑娫淳€201與第二電源線211之間電位差超過第一控制電路120或第二控制電路130所設(shè)定的電位差時(shí)會(huì)打開場(chǎng)效晶體管111，因此經(jīng)由場(chǎng)效晶體管111將電荷釋放。因此，無論是來自外界的靜電電壓或者電子元件本身的電壓都可由靜電放電電路110進(jìn)行電荷釋放。
但是，第一電源線201(柵極線或信號(hào)線)和第二電源線211(公共線)在正常工作狀態(tài)下，其工作電壓差大于第一控制電路120或第二控制電路130所設(shè)定的電位差(例如該工作電壓V＝2Vt+Vcom，Vt為每個(gè)場(chǎng)效晶體管的臨界電壓，Vcom為第二電源線211的電位)時(shí)，場(chǎng)效晶體管111會(huì)有漏電流產(chǎn)生，即靜電放電防護(hù)單元100會(huì)有漏電流產(chǎn)生。若漏電流過大，會(huì)產(chǎn)生額外的電能損耗，甚至?xí)p壞靜電放電防護(hù)單元100的元件，同時(shí)漏電流過大會(huì)使公共電極電壓隨著柵極電壓擺蕩，因此會(huì)產(chǎn)生閃爍現(xiàn)象和畫面不穩(wěn)的問題，另畫面因柵極線的電壓不準(zhǔn)確而產(chǎn)生失真的現(xiàn)象。

發(fā)明內(nèi)容為克服現(xiàn)有技術(shù)靜電放電防護(hù)電路漏電流較大的缺陷，有必要提供一種漏電流較小的靜電放電防護(hù)電路。
還有必要提供一種用于液晶顯示器的靜電放電防護(hù)電路。
一種靜電放電防護(hù)電路，其包括一第一控制電路、一第二控制電路和一靜電放電電路，該第二控制電路與該第一控制電路串聯(lián)，該第一控制電路包括多個(gè)場(chǎng)效晶體管由Q1…QM(M為大于1的整數(shù))表示，其中任一個(gè)場(chǎng)效晶體管Qn(1＜n＜M，n為整數(shù))的柵極與漏極相連，并與Qn-1的源極相連，該任一個(gè)場(chǎng)效晶體管Qn的源極與Qn+1的柵極與漏極相連，該多個(gè)場(chǎng)效晶體管Q1…QM依序串聯(lián)；該第二控制電路包括多個(gè)場(chǎng)效晶體管由QM+1…Q2M表示，其中任一個(gè)場(chǎng)效晶體管Qm(M+1＜m＜2M，m為整數(shù))的柵極與漏極相連，并與Qm+1的源極相連，該任一個(gè)場(chǎng)效晶體管Qm的源極與Qm-1的柵極與漏極相連，該多個(gè)場(chǎng)效晶體管QM+1…Q2M依序串聯(lián)；該靜電放電電路至少包括一場(chǎng)效晶體管，該靜電放電電路之至少一場(chǎng)效晶體管的柵極與該第一控制電路的末端場(chǎng)效晶體管QM和第二控制電路的首端場(chǎng)效晶體管QM+1的源極互相連接，其源極與第一控制電路的首端場(chǎng)效晶體管Q1的柵極和漏極連接，其漏極與第二控制電路末端場(chǎng)效晶體管Q2M的柵極和漏極連接；當(dāng)加載電壓大于該第一控制電路或該第二控制電路所設(shè)定的電壓時(shí)，由該第一控制電路或該第二控制電路的多個(gè)場(chǎng)效晶體管控制后，打開該靜電放電電路的場(chǎng)效晶體管Q0，經(jīng)由該靜電放電電路的場(chǎng)效晶體管Q0將靜電電荷釋放。
一種用于液晶顯示器的靜電放電防護(hù)電路，連接于一第一電源線與一第二電源線，其包括一第一控制電路、一第二控制電路和一靜電放電電路，該第二控制電路與該第一控制電路串聯(lián)，該第一控制電路包括多個(gè)場(chǎng)效晶體管由Q1…QM(M為大于1的整數(shù))表示，其中任一個(gè)場(chǎng)效晶體管Qn(1＜n＜M，n為整數(shù))的柵極與漏極相連，并與Qn-1的源極相連，該任一個(gè)場(chǎng)效晶體管Qn的源極與Qn+1的柵極與漏極相連，該多個(gè)場(chǎng)效晶體管Q1…QM依序串聯(lián)；該第二控制電路包括多個(gè)場(chǎng)效晶體管由QM+1…Q2M表示，其中任一個(gè)場(chǎng)效晶體管Qm(M+1＜m＜2M，m為整數(shù))的柵極與漏極相連，并與Qm+1的源極相連，該任一個(gè)場(chǎng)效晶體管Qm的源極與Qm-1的柵極與漏極相連，該多個(gè)場(chǎng)效晶體管QM+1…Q2M依序串聯(lián)；該靜電放電電路至少包括一場(chǎng)效晶體管，該靜電放電電路的至少一場(chǎng)效晶體管的柵極與該第一控制電路的末端場(chǎng)效晶體管QM和第二控制電路的首端場(chǎng)效晶體管QM+1的源極互相連接，其源極與第一控制電路的首端場(chǎng)效晶體管Q1的柵極和漏極連接，且一并連接至該第一電源線，其漏極與第二控制電路末端場(chǎng)效晶體管Q2M的柵極和漏極連接，且一并連接至該第二電源線；當(dāng)加載電壓大于該第一控制電路或該第二控制電路所設(shè)定的電壓時(shí)，由該第一控制電路或該第二控制電路的多個(gè)場(chǎng)效晶體管控制后，打開該靜電放電電路的場(chǎng)效晶體管Q0，經(jīng)由該靜電放電電路的場(chǎng)效晶體管Q0將靜電電荷釋放。
相較于現(xiàn)有技術(shù)，由于上述靜電放電防護(hù)電路和用于液晶顯示器的靜電放電防護(hù)電路的第一控制電路和第二控制電路均包括多個(gè)場(chǎng)效晶體管，相當(dāng)于該第一控制電路和第二控制電路分別增加了多個(gè)負(fù)載，若當(dāng)加載工作電壓大于該第一控制電路和第二控制電路所設(shè)定的電壓時(shí)，由該第一控制電路或該第二控制電路的多個(gè)場(chǎng)效晶體管控制后，打開靜電放電電路的場(chǎng)效晶體管，經(jīng)由該靜電放電電路電荷的釋放，因此可減小漏電流。

圖1是一種現(xiàn)有技術(shù)具有傳統(tǒng)的靜電放電防護(hù)單元的薄膜晶體管液晶顯示器電路示意圖。
圖2是圖1所示薄膜晶體管液晶顯示器電路的靜電放電防護(hù)電路示意圖。
圖3是第一實(shí)施方式所揭露的靜電放電防護(hù)電路的示意圖。
圖4是第二實(shí)施方式所揭露的靜電放電防護(hù)電路的示意圖。
具體實(shí)施方式
請(qǐng)參閱圖3，是第一實(shí)施方式靜電放電防護(hù)電路示意圖。該靜電放電防護(hù)電路3包括一靜電放電防護(hù)單元300，其設(shè)置在一第一電源線401和一第二電源線411之間。該靜電放電防護(hù)單元300包括一靜電放電電路310、一第一控制電路320和一第二控制電路330。
該第二控制電路330與第一控制電路320串聯(lián)，該第一控制電路320包括多個(gè)場(chǎng)效晶體管321由Q1…QM(M為大于1的整數(shù))表示，該場(chǎng)效晶體管321Q1…QM依序串聯(lián)，其中每個(gè)場(chǎng)效晶體管321的柵極與漏極相連，且每個(gè)場(chǎng)效晶體管321的源極與相鄰的場(chǎng)效晶體管321的漏極相連。該第二控制電路330也包括多個(gè)場(chǎng)效晶體管331由QM+1…Q2M(M為大于1的整數(shù))表示，場(chǎng)效晶體管331QM+1…Q2M依序串聯(lián)，其中每個(gè)場(chǎng)效晶體管331的柵極與漏極相連，且每個(gè)場(chǎng)效晶體管331的源極與相鄰的場(chǎng)效晶體管331的漏極相連。因該第二控制電路330與第一控制電路320串聯(lián)，即Q1…QM和QM+1…Q2M依序串聯(lián)，其中場(chǎng)效晶體管QM的源極與場(chǎng)效晶體管QM+1的源極相連。
該靜電放電電路310包括一場(chǎng)效晶體管311由Q0表示，場(chǎng)效晶體管Q0的源極與該場(chǎng)效晶體管Q1的柵極和漏極相連，且一并連接至第一電源線401。該場(chǎng)效晶體管Q0的漏極與該場(chǎng)效晶體管Q2M的柵極和漏極相連，且一并連接至該第二電源線411。該場(chǎng)效晶體管Q0的柵極與場(chǎng)效晶體管QM和場(chǎng)效晶體管QM+1的源極相連。
該場(chǎng)效晶體管311、多個(gè)場(chǎng)效晶體管321和多個(gè)場(chǎng)效晶體管331均為相同的NMOS型場(chǎng)效晶體管。
當(dāng)?shù)谝浑娫淳€401與第二電源線411之間電位差超過第一控制電路320或第二控制電路330所設(shè)定的電壓時(shí)打開場(chǎng)效晶體管311，因此會(huì)經(jīng)由場(chǎng)效晶體管311將電荷釋放。因此，無論是來自外界的靜電電壓或者電子元件本身的電壓都可由靜電放電電路310進(jìn)行電荷釋放。
由于上述第一控制電路320和第二控制電路330均包括多個(gè)場(chǎng)效晶體管321、331，即M個(gè)場(chǎng)效晶體管，因此當(dāng)?shù)谝浑娫淳€401(柵極線或信號(hào)線)或第二電源線411(公共線)的工作電壓差大于該第一控制電路或第二控制電路所設(shè)定的電壓，例如該工作電壓V＝(M+1)Vt+Vcom(Vt為每個(gè)場(chǎng)效晶體管的臨界電壓，Vcom為第二電源線211的電位)時(shí)，該靜電放電防護(hù)單元300會(huì)產(chǎn)生流經(jīng)場(chǎng)效晶體管311的漏電流。相較于現(xiàn)有技術(shù)，由于第一控制電路320和第二控制電路330均包括多個(gè)場(chǎng)效晶體管321和331，故，該靜電放電防護(hù)單元300的負(fù)載大于現(xiàn)有技術(shù)靜電放電防護(hù)單元100的負(fù)載，因此，在相同電壓下，該靜電放電防護(hù)單元300產(chǎn)生的漏電流較小，即可避免產(chǎn)生閃爍現(xiàn)象和畫面不穩(wěn)的問題，另也可以確保畫面不會(huì)產(chǎn)生失真的現(xiàn)象。
另，因靜電放電電路310漏電流I正比于W/L，W為靜電放電電路310的場(chǎng)效晶體管311信道寬度，L為場(chǎng)效晶體管311信道長(zhǎng)度，因上述靜電放電防護(hù)單元300可減小漏電流，故，在相同漏電流設(shè)計(jì)下可增大W，進(jìn)而增大靜電放電電流，即可以增大靜電放電電路310的靜電放電強(qiáng)度。
請(qǐng)參閱圖4，是第二實(shí)施方式靜電放電防護(hù)電路示意圖。該靜電放電防護(hù)電路5包括一靜電放電防護(hù)單元500，該靜電放電防護(hù)單元500設(shè)置在一第一電源線601和一第二電源線611之間。該靜電放電防護(hù)單元500包括一靜電放電電路510、一第一控制電路520和一第二控制電路530。該第二控制電路530與第一控制電路520串聯(lián)，該第一控制電路520包括多個(gè)場(chǎng)效晶體管521由Q1…QM(M為大于1的整數(shù))表示，該場(chǎng)效晶體管521Q1…QM依序串聯(lián)，其中每個(gè)場(chǎng)效晶體管521的柵極與漏極相連，且每個(gè)場(chǎng)效晶體管521的源極與相鄰場(chǎng)效晶體管521的漏極相連。該第二控制電路530也包括多個(gè)場(chǎng)效晶體管531由QM+1…Q2M表示，場(chǎng)效晶體管531QM+1…Q2M依序串聯(lián)，其中每個(gè)場(chǎng)效晶體管531的柵極與漏極相連，且每個(gè)場(chǎng)效晶體管531的源極與相鄰場(chǎng)效晶體管531的漏極相連。因該第二控制電路530與第一控制電路520串聯(lián)，即Q1…QM和QM+1…Q2M依序串聯(lián)，其中場(chǎng)效晶體管QM的源極與場(chǎng)效晶體管QM+1的源極相連。
該靜電放電電路510包括一第一場(chǎng)效晶體管511和一第二場(chǎng)效晶體管512分別由Q0和Q0’表示，第一場(chǎng)效晶體管Q0和第二場(chǎng)效晶體管Q0’的源極與該場(chǎng)效晶體管Q1的柵極和漏極相連，且一并連接至第一電源線601。該第一場(chǎng)效晶體管Q0和第二場(chǎng)效晶體管Q0’的漏極與該場(chǎng)效晶體管Q2M的柵極和漏極相連，且一并連接至該第二電源線611。該第一場(chǎng)效晶體管Q0和第二場(chǎng)效晶體管Q0’的柵極與場(chǎng)效晶體管QM和場(chǎng)效晶體管QM+1的源極相連。
該場(chǎng)效晶體管511、多個(gè)場(chǎng)效晶體管521和多個(gè)場(chǎng)效晶體管531均為相同的NMOS型場(chǎng)效晶體管。
當(dāng)?shù)谝浑娫淳€601和第二電源線611之間電位差超過第一控制電路520或第二控制電路530所設(shè)定的電位差時(shí)會(huì)打開場(chǎng)效晶體管511、512，因此經(jīng)由靜電放電電路510的場(chǎng)效晶體管511、512將電荷釋放。因此，無論是來自外界的靜電電壓或者電子元件本身的靜電電壓都可由靜電放電電路510進(jìn)行電荷釋放。
相較于第一實(shí)施方式，該第二實(shí)施方式靜電放電防護(hù)電路500采用具兩個(gè)場(chǎng)效晶體管511、512的靜電放電電路510，因此可藉由二途徑放電，不僅可增強(qiáng)放電能力也可以進(jìn)一步保障靜電放電功能。
但是，該靜電放電防護(hù)電路并不限于上述第一和第二實(shí)施方式所述，例如第一控制電路320、520、第二控制電路330、530和靜電放電電路310、510的場(chǎng)效晶體管311、321、331、511、521、531均為相同的PMOS型場(chǎng)效晶體管，也可以是不同的NMOS型場(chǎng)效晶體管，也可以是其它類型的MOS如CMOS型場(chǎng)效晶體管等。
權(quán)利要求
1.一種靜電放電防護(hù)電路，其包括一第一控制電路，其包括多個(gè)場(chǎng)效晶體管由Q1…QM(M為大于1的整數(shù))表示，其中任一場(chǎng)效晶體管Qn(1≤n＜M，n為整數(shù))的柵極與漏極相連，該場(chǎng)效晶體管Qn的源極與場(chǎng)效晶體管Qn+1的柵極與漏極相連，該多個(gè)場(chǎng)效晶體管Q1…QM依序串聯(lián)；一第二控制電路，該第二控制電路與該第一控制電路串聯(lián)，該第二控制電路包括多個(gè)場(chǎng)效晶體管由QM+1…Q2M表示，其中任一場(chǎng)效晶體管Qm(M+1＜m≤2M，m為整數(shù))的柵極與漏極相連，該場(chǎng)效晶體管Qm的源極與Qm-1的柵極與漏極相連，該多個(gè)場(chǎng)效晶體管QM+1…Q2M依序串聯(lián)，且該場(chǎng)效晶體管QM+1的源極連接至場(chǎng)效晶體管QM的源極；一靜電放電電路，該靜電放電電路包括一場(chǎng)效晶體管由Q0表示，該場(chǎng)效晶體管Q0的柵極與該場(chǎng)效晶體管QM和場(chǎng)效晶體管QM+1的源極互相連接，其源極與場(chǎng)效晶體管Q1的柵極和漏極連接，其漏極與場(chǎng)效晶體管Q2M的柵極和漏極連接；當(dāng)加載電壓大于該第一控制電路或該第二控制電路所設(shè)定的電壓時(shí)，由該第一控制電路或該第二控制電路的多個(gè)場(chǎng)效晶體管控制后，打開該靜電放電電路的場(chǎng)效晶體管Q0，經(jīng)由該靜電放電電路的場(chǎng)效晶體管Q0將靜電電荷釋放。
2.如權(quán)利要求1所述的靜電放電防護(hù)電路，其特征在于該靜電放電電路進(jìn)一步包括一場(chǎng)效晶體管由Q0’表示，該場(chǎng)效晶體管Q0’柵極與場(chǎng)效晶體管Q0的柵極相連，其源極與場(chǎng)效晶體管Q1的柵極和漏極連接，其漏極與場(chǎng)效晶體管Q2M的柵極和漏極連接，當(dāng)加載電壓大于該第一控制電路或該第二控制電路所設(shè)定的電壓時(shí)，由該第一控制電路或該第二控制電路的多個(gè)場(chǎng)效晶體管控制后，打開該靜電放電電路的二場(chǎng)效晶體管，經(jīng)由該靜電放電電路的二場(chǎng)效晶體管將靜電電荷釋放。
3.如權(quán)利要求2所述的靜電放電防護(hù)電路，其特征在于第一控制電路的多個(gè)場(chǎng)效晶體管、第二控制電路的多個(gè)場(chǎng)效晶體管和靜電放電電路的二場(chǎng)效晶體管均為N型信道金氧化物半導(dǎo)體。
4.如權(quán)利要求2所述的靜電放電防護(hù)電路，其特征在于第一控制電路的多個(gè)場(chǎng)效晶體管、第二控制電路的多個(gè)場(chǎng)效晶體管和靜電放電電路的二場(chǎng)效晶體管均為P型信道金氧化物半導(dǎo)體。
5.一種用于液晶顯示器的靜電放電防護(hù)電路，連接于一第一電源線與一第二電源線，其包括一第一控制電路，其包括多個(gè)場(chǎng)效晶體管由Q1…QM(M為大于1的整數(shù))表示，其中任一場(chǎng)效晶體管Qn(1≤n＜M，n為整數(shù))的柵極與漏極相連，該場(chǎng)效晶體管Qn的源極與場(chǎng)效晶體管Qn+1的柵極與漏極相連，該多個(gè)場(chǎng)效晶體管Q1…QM依序串聯(lián)；一第二控制電路，該第二控制電路與該第一控制電路串聯(lián)，該第二控制電路包括多個(gè)場(chǎng)效晶體管由QM+1…Q2M表示，其中任一場(chǎng)效晶體管Qm(M+1＜m≤2M，m為整數(shù))的柵極與漏極相連，該場(chǎng)效晶體管Qm的源極與Qm-1的柵極與漏極相連，該多個(gè)場(chǎng)效晶體管QM+1…Q2M依序串聯(lián)，且該場(chǎng)效晶體管QM+1的源極連接至場(chǎng)效晶體管QM的源極；一靜電放電電路，該靜電放電電路包括一場(chǎng)效晶體管由Q0表示，該場(chǎng)效晶體管Q0的柵極與該場(chǎng)效晶體管QM和場(chǎng)效晶體管QM+1的源極互相連接，其源極與場(chǎng)效晶體管Q1的柵極和漏極連接，且一并連接至該第一電源線，其漏極與場(chǎng)效晶體管Q2M的柵極和漏極連接，且一并連接至該第二電源線；當(dāng)加載電壓大于該第一控制電路或該第二控制電路所設(shè)定的電壓時(shí)，由該第一控制電路或該第二控制電路的多個(gè)場(chǎng)效晶體管控制后，打開該靜電放電電路的場(chǎng)效晶體管Q0，經(jīng)由該靜電放電電路的場(chǎng)效晶體管Q0將靜電電荷釋放。
6.如權(quán)利要求5所述的用于液晶顯示器的靜電放電防護(hù)電路，其特征在于該第一電源線為柵極線或信號(hào)線，該第二電源線為公共線。
7.如權(quán)利要求5所述的用于液晶顯示器的靜電放電防護(hù)電路，其特征在于該第一電源線為公共線，該第二電源線為柵極線或信號(hào)線。
8.如權(quán)利要求5所述的用于液晶顯示器的靜電放電防護(hù)電路，其特征在于該靜電放電電路進(jìn)一步包括一場(chǎng)效晶體管由Q0’表示，該場(chǎng)效晶體管Q0’柵極與場(chǎng)效晶體管Q0的柵極相連，其源極與場(chǎng)效晶體管Q1的柵極和漏極連接，其漏極與場(chǎng)效晶體管Q2M的柵極和漏極連接，當(dāng)加載電壓大于該第一控制電路或該第二控制電路所設(shè)定的電壓時(shí)，由該第一控制電路或該第二控制電路的多個(gè)場(chǎng)效晶體管控制后，打開該靜電放電電路的二場(chǎng)效晶體管，經(jīng)由該靜電放電電路的二場(chǎng)效晶體管將靜電電荷釋放。
9.如權(quán)利要求8所述的用于液晶顯示器的靜電放電防護(hù)電路，其特征在于第一控制電路的多個(gè)場(chǎng)效晶體管、第二控制電路的多個(gè)場(chǎng)效晶體管和靜電放電電路的二場(chǎng)效晶體管均為N型信道金氧化物半導(dǎo)體。
10.如權(quán)利要求8所述的用于液晶顯示器的靜電放電防護(hù)電路，其特征在于第一控制電路的多個(gè)場(chǎng)效晶體管、第二控制電路的多個(gè)場(chǎng)效晶體管和靜電放電電路的二場(chǎng)效晶體管均為P型信道金氧化物半導(dǎo)體。
全文摘要
本發(fā)明公開一種靜電放電防護(hù)電路，其包括一第一控制電路、一第二控制電路和一靜電放電電路，該第一控制電路和第二控制電路均包括多個(gè)場(chǎng)效晶體管，該多個(gè)場(chǎng)效晶體管相互依序串聯(lián)，該靜電放電電路至少包括一場(chǎng)效晶體管，該靜電放電電路的至少一場(chǎng)效晶體管的柵極與該第一控制電路的末端場(chǎng)效晶體管和第二控制電路的首端場(chǎng)效晶體管的漏極互相連接，該靜電放電電路的至少一場(chǎng)效晶體管的源極與第一控制電路的首端場(chǎng)效晶體管的柵極和源極連接，該靜電放電電路的至少一場(chǎng)效晶體管的漏極與第二控制電路末端場(chǎng)效晶體管的柵極和源極連接。本發(fā)明還提供一種用于液晶顯示器的靜電放電防護(hù)電路。本發(fā)明靜電放電防護(hù)電路可降低漏電流。
文檔編號(hào)G02F1/13GK1946261SQ20051010020
公開日2007年4月11日 申請(qǐng)日期2005年10月7日 優(yōu)先權(quán)日2005年10月7日
發(fā)明者陳啟銘, 陳弘育 申請(qǐng)人:群康科技(深圳)有限公司, 群創(chuàng)光電股份有限公司