專利名稱：電壓位準移位電路的制作方法
技術領域：
本發(fā)明是屬于一種電壓位準移位電路，且特別是一種具有穩(wěn)壓電容的電壓位準移位電路。
背景技術：
在液晶顯示器驅(qū)動電路(LCD driver IC)的應用中，傳統(tǒng)的電壓位準移位電路因通道(channel)數(shù)很多，每個通道又包含數(shù)個位元(bit)的資料。因此，當電壓位準移位電路發(fā)生轉(zhuǎn)態(tài)時，會有拉升接地端電壓的問題產(chǎn)生，進而影響電壓位準移位電路的轉(zhuǎn)態(tài)動作。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種電壓位準移位電路，利用穩(wěn)壓電容的電壓耦合效應，以維持輸入緩沖單元的輸出電壓與位準移位單元接地端之間的電壓差，以維持準位移位電路的轉(zhuǎn)態(tài)能力。
為達成上述與其他目的，本發(fā)明提出一種電壓位準移位電路，包括輸入緩沖單元、位準移位單元與穩(wěn)壓電容。其中，輸入緩沖單元耦接于第一電壓源與第一接地端之間，位準移位單元則耦接于第二電壓源與第二接地端之間，此位準移位單元的輸入端耦接于輸入緩沖單元的輸出端。而穩(wěn)壓電容耦接于第一電壓源與第二接地端之間，用以當位準移位單元發(fā)生轉(zhuǎn)態(tài)時，維持輸入緩沖單元的輸出端與第二接地端之間的電壓差。
前述的位準移位單元，在一實施例中，包括第一P型電晶體、第二P型電晶體、第一N型電晶體以及第二N型電晶體。第一P型電晶體與第一N型電晶體串聯(lián)耦接于第二電壓源與第二接地端之間，第二P型電晶體與第二N型電晶體串聯(lián)耦接于第二電壓源與第二接地端之間。其中，第一P型電晶體的閘極耦接于第二P型電晶體與第二N型電晶體的共用接點，第二P型電晶體的閘極耦接于第一P型電晶體與第一N型電晶體的共用接點，且第一N型電晶體的閘極為位準移位單元的輸入端，第二P型電晶體與第二N型電晶體的共用接點為位準移位單元的輸出端。
在一實施例中，前述的第一N型電晶體的閘極與第二N型電晶體的閘極所接收的訊號互為反相。前述的第一電壓源的電壓值小于第二電壓源的電源值。
本發(fā)明因利用一穩(wěn)壓電容，當位準移位電路的接地端因電壓轉(zhuǎn)態(tài)而產(chǎn)生電位變化時，使輸入緩沖單元的電壓源隨之調(diào)整，讓輸入緩沖單元的輸出電壓維持同樣的驅(qū)動能力，以維持準位移位電路的轉(zhuǎn)態(tài)動作。
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點能更明顯易懂，下文特舉本發(fā)明的較佳實施例，并配合所附圖式，作詳細說明如下。


圖1為根據(jù)本發(fā)明一實施例的電壓位準移位電路的電路圖。
圖2為根據(jù)本實施例的主要信號波形圖。
VDD1、VDD2電壓源GND1、GND2接地端IN輸入電壓 OUT輸出電壓P1、P2P型電晶體 N1、N2N型電晶體ta轉(zhuǎn)態(tài)起始點T轉(zhuǎn)態(tài)期間VgN1NMOS電晶體N1的閘極電壓波形VgsNMOS電晶體N1的閘極與源極間電壓波形BO輸入緩沖單元的輸出信號I1指標RBO反相信號 110輸入緩沖單元112、114、142、144反相器120穩(wěn)壓電容130位準移位單元 140輸出緩沖單元具體實施方式
請參閱圖1所示，為根據(jù)本發(fā)明一實施例的電壓位準移位電路的電路圖。電壓位準移位電路100包括輸入緩沖單元110、穩(wěn)壓電容120、位準移位單元130以及輸出緩沖單元140。輸入緩沖單元110耦接于電壓源VDD1與接地端GND1之間，而其輸出端則耦接于位準移位單元130的輸入端。穩(wěn)壓電容120耦接于電壓源VDD1與接地端GND2之間。輸出緩沖單元140的輸入端耦接于位準移位單元130的輸出端。
位準移位單元130尚包括P型電晶體(以下簡稱PMOS電晶體)P1、P2與N型電晶體(以下簡稱NMOS電晶體)N1、N2。PMOS電晶體P1與NMOS電晶體N1串聯(lián)耦接于電壓源VDD2與接地端GND2之間。PMOS電晶體P2與NMOS電晶體N2串聯(lián)耦接于電壓源VDD2與接地端GND2之間。PMOS電晶體P1的閘極耦接至PMOS電晶體P2與NMOS電晶體N2的共用節(jié)點，而PMOS電晶體P2的閘極耦接至PMOS電晶體P1與NMOS電晶體N1的共用節(jié)點。其中，NMOS電晶體N1的閘極為位準移位單元130的一輸入端，用以接收輸入緩沖單元110的輸出信號BO，NMOS電晶體N2的閘極為位準移位單元130的另一輸入端，用以接收一反相信號RBO，此反相信號RBO在本實施例中可為輸入緩沖單元110的輸出信號BO的反相訊號，而PMOS電晶體P2與NMOS電晶體N2的共用節(jié)點為位準移位單元130的輸出端。
在本實施例中，輸入緩沖單元110包括反相器112、114。如圖1所示，反相器112、114皆耦接于電壓源VDD1與接地端GND1之間，且反相器112的輸出端耦接于反相器114的輸入端。反相器114的輸出端耦接于NMOS電晶體N1的閘極。而輸出緩沖單元140則由反相器142、144所組成，反相器142耦接于位準移位單元130的輸出端與反相器144之間。
當電壓位準移位電路100需要將較低電壓位準的輸入電壓IN轉(zhuǎn)換為較高電壓位準的輸入電壓OUT時，輸入電壓IN在經(jīng)過反相器112、114后產(chǎn)生輸出信號BO，并用以驅(qū)動NMOS電晶體N1。當NMOS電晶體N1導通時，PMOS電晶體P2便會因為閘極電壓下降而導通，進而使位準移位單元130經(jīng)由輸出端(PMOS電晶體P2與NMOS電晶體N2的共用接點)輸出一實質(zhì)上與電壓源VDD2的電壓值相近的輸出電壓OUT。而由于本實施例的電壓源VDD2大于電壓源VDD1，所以輸出電壓OUT大于輸入電壓IN。接下來，輸出電壓OUT再經(jīng)由反相器142、144后輸出，其電壓值大于輸入電壓IN的電壓值。
但在液晶顯示驅(qū)動電路的應用上，由于同時使用多組的電壓位準移位電路100作為電壓位準移位之用。所以，當電壓位準移位電路100需要轉(zhuǎn)態(tài)時(例如低電壓轉(zhuǎn)高電壓)，接地端GND2通常會因為大量電流流經(jīng)帶有寄生電阻的導線而產(chǎn)生接地端電壓拉升的現(xiàn)象。使得NMOS電晶體N1的閘極與源極間電壓差變小，通道電阻變大，進而影響電壓位準移位電路100的轉(zhuǎn)態(tài)動作。所以，在本實施例中藉由穩(wěn)壓電容120來改善此一現(xiàn)象，當接地端GND2的電壓值因為轉(zhuǎn)態(tài)而升高時，耦接于電壓源VDD1與接地端GND2之間的穩(wěn)壓電容120即產(chǎn)生電壓耦合的效應，使電壓源VDD1的電壓值實質(zhì)上同時向上提升。當電壓源VDD1的電壓值向上提升時，反相器114的輸出電壓亦會隨之提升，進而維持NMOS電晶體N1的驅(qū)動電壓(閘極與源極間電壓差)，使電壓位準移位電路100的轉(zhuǎn)態(tài)動作順利完成。
請參閱圖2所示，為根據(jù)本實施例的主要信號波形圖。以下說明請同時參閱圖1。如圖2所示，當電壓位準移位電路100開始發(fā)生轉(zhuǎn)態(tài)時(時間點ta)，也就是NMOS電晶體N1的閘極電壓VgN1由低電壓位準轉(zhuǎn)為高電壓位準時，接地端GND2的電壓值會隨的上升，造成NMOS電晶體N1的源極端電壓升高，如圖2中接地端GND2的信號波形所示。在本實施例中，穩(wěn)壓電容120耦接于電壓源VDD1與接地端GND2之間。因此，藉由穩(wěn)壓電容120的電壓耦合效應，當接地端GND2的電壓值升高時，電壓源VDD1的電壓值亦會隨的上升，并造成NMOS電晶體N1的閘極電壓VgN1上升，如指標I1所示。進而使NMOS電晶體的閘極與源極電壓差Vgs在轉(zhuǎn)態(tài)期間T中維持相同的電壓差值，使NMOS電晶體N1的驅(qū)動能力維持相同，以使電壓位準移位電路100完成轉(zhuǎn)態(tài)動作。
本發(fā)明因采用穩(wěn)壓電容使輸入緩沖單元的輸出電壓能隨著接地端電壓的改變而調(diào)整，以維持位準移位單元的轉(zhuǎn)態(tài)驅(qū)動能力。進而使電壓位準移位電路能順利完成轉(zhuǎn)態(tài)。
雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何熟習此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的更動與潤飾，因此本發(fā)明的保護范圍當視前述的權利要求所界定者為準。
權利要求
1.一種電壓位準移位電路，其特征在于其包括一輸入緩沖單元，耦接于一第一電壓源與一第一接地端之間；一位準移位單元，耦接于一第二電壓源與一第二接地端之間，該位準移位單元的輸入端耦接于該輸入緩沖單元的輸出端；以及一穩(wěn)壓電容，耦接于該第一電壓源與該第二接地端之間，用以當該位準移位單元發(fā)生轉(zhuǎn)態(tài)時，維持該輸入緩沖單元的輸出端與該第二接地端之間的電壓差。
2.根據(jù)權利要求1所述的電壓位準移位電路，其特征在于其中該輸入緩沖單元包括一第一反相器，該第一反相器耦接于該第一電壓源與該第一接地端之間，該第一反相器的輸出端為該輸入緩沖單元的輸出端。
3.根據(jù)權利要求2所述的電壓位準移位電路，其特征在于其中該輸入緩沖單元包括一第二反相器，該第二反相器耦接于該第一電壓源與該第一接地端之間，該第二反相器的輸出端耦接于該第一反相器的輸入端。
4.根據(jù)權利要求1所述的電壓位準移位電路，其特征在于其中該位準移位單元包括一第一P型電晶體，該第一P型電晶體與一第一N型電晶體串聯(lián)耦接于該第二電壓源與該第二接地端之間；以及一第二P型電晶體，該第二P型電晶體與一第二N型電晶體串聯(lián)耦接于該第二電壓源與該第二接地端之間；其中，該第一P型電晶體的閘極耦接于該第二P型電晶體與第二N型電晶體的共用接點，該第二P型電晶體的閘極耦接于該第一P型電晶體與第一N型電晶體的共用接點，且該第一N型電晶體的閘極為該位準移位單元的輸入端，該第二P型電晶體與第二N型電晶體的共用接點為該位準移位單元的輸出端。
5.根據(jù)權利要求4所述的電壓位準移位電路，其特征在于其中該第一N型電晶體的閘極與該第二N型電晶體的閘極所接收的訊號互為反相。
6.根據(jù)權利要求1所述的電壓位準移位電路，其特征在于其中該位準移位單元包括一輸出緩沖單元，該輸出緩沖單元的輸入端耦接于該位準移位單元的輸出端。
7.根據(jù)權利要求6所述的電壓位準移位電路，其特征在于其中該輸出緩沖單元包括一第三反相器，該第三反相器的輸入端耦接于該位準移位單元的輸出端；以及一第四反相器，該第四反相器的輸入端耦接于該第三反相器的輸出端。
8.根據(jù)權利要求1所述的電壓位準移位電路，其特征在于其中該第一電壓源的電壓值小于該第二電壓源的電壓值。
全文摘要
一種電壓位準移位電路，包括輸入緩沖單元、位準移位單元以及穩(wěn)壓電容。輸入緩沖單元耦接于第一電壓源與第一接地端之間，位準移位單元則耦接于第二電壓源與第二接地端之間，此位準移位單元的輸入端耦接于輸入緩沖單元的輸出端。而穩(wěn)壓電容則耦接于第一電壓源與第二接地端之間，用以當位準移位單元發(fā)生轉(zhuǎn)態(tài)時，維持輸入緩沖單元的輸出端與第二接地端之間的電壓差。
文檔編號G02F1/13GK101051835SQ20061006639
公開日2007年10月10日 申請日期2006年4月5日 優(yōu)先權日2006年4月5日
發(fā)明者陳建儒, 陳英烈, 卜令楷, 張育瑞 申請人:奇景光電股份有限公司