專利名稱：一種采用三倍頻調(diào)制提高光纖陀螺閉環(huán)帶寬的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種減小光纖陀螺振動(dòng)誤差的方法，具體地說(shuō)，在光纖陀螺中使用一種新的調(diào)制方式，調(diào)制信號(hào)(三倍頻信號(hào))的特征為調(diào)制信號(hào)為占空比1∶1的方波，該方波的頻率是光纖陀螺本征頻率的三倍，幅值對(duì)應(yīng)調(diào)制器的π/2電壓。通過(guò)使用三倍頻的調(diào)制信號(hào)，能夠減小陀螺的環(huán)路延時(shí)，加快陀螺的閉環(huán)速度，減小振動(dòng)給陀螺控制環(huán)路中的誤差項(xiàng)的值。
背景技術(shù)：
光纖陀螺的振動(dòng)性能是一項(xiàng)重要的工程應(yīng)用指標(biāo)，振動(dòng)性能的好壞直接影響光纖陀螺的適用場(chǎng)合。光纖陀螺是一種全固態(tài)的慣性器件，從原理上分析，抗機(jī)械振動(dòng)是它的重要特征之一，然而閉環(huán)檢測(cè)系統(tǒng)的帶寬直接影響了光纖陀螺德振動(dòng)性能。傳統(tǒng)的光纖陀螺調(diào)制信號(hào)的占空比為1∶1的方波，該方波的頻率為光纖環(huán)的本征頻率，幅值對(duì)應(yīng)調(diào)制器π/2電壓。這種調(diào)制方式具有以下局限性(1)系統(tǒng)延遲時(shí)間長(zhǎng)，(2)系統(tǒng)的控制帶寬窄。
提高帶寬能夠改善光纖陀螺機(jī)構(gòu)振動(dòng)性能，擴(kuò)大了光纖陀螺的使用范圍。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種光纖陀螺信號(hào)調(diào)制技術(shù)，減小光纖陀螺的閉環(huán)環(huán)路延時(shí)，提高光纖陀螺的閉環(huán)精度，同時(shí)減小光纖陀螺的振動(dòng)誤差的采用三倍頻調(diào)制提高光纖陀螺閉環(huán)帶寬的裝置。
本發(fā)明是采用三倍頻調(diào)制提高光纖陀螺閉環(huán)帶寬的裝置，光纖陀螺一般包括光源、耦合器、Y波導(dǎo)、光纖環(huán)、探測(cè)器和信號(hào)處理電路，信號(hào)處理電路由前放電路、FPGA處理器、DSP處理器、方波調(diào)制電路、階梯波發(fā)生電路和電源電路組成，電源電路輸出±15V、±5V電壓，前放電路接收由所述光電探測(cè)器輸出的電壓信號(hào)，并將其進(jìn)行隔直、濾波、放大，經(jīng)A/D轉(zhuǎn)換后輸出給FPGA處理器，F(xiàn)PGA處理器將采集到的信號(hào)進(jìn)行解調(diào)后輸出給DSP處理器，經(jīng)DSP處理器進(jìn)行數(shù)值濾波后輸出給階梯波發(fā)生電路形成階梯波，方波調(diào)制電路接收FPGA處理器輸出的控制信號(hào)并產(chǎn)生方波信號(hào)，方波調(diào)制電路輸出的方波信號(hào)與階梯波發(fā)生電路輸出的數(shù)字階梯波高度信號(hào)經(jīng)疊加后驅(qū)動(dòng)Y波導(dǎo)。
所述的采用三倍頻調(diào)制提高光纖陀螺閉環(huán)帶寬的裝置，其方波調(diào)制電路輸出信號(hào)為周期方波，其頻率為光纖陀螺特性頻率的三倍，幅值為Y波導(dǎo)(3)的π/2電壓。
所述的采用三倍頻調(diào)制提高光纖陀螺閉環(huán)帶寬的裝置，其光源為SLD寬譜超輻射發(fā)光二極管，尾纖為保偏光纖；耦合器為保偏耦合器，由保偏光纖熔融而成；Y波導(dǎo)為L(zhǎng)iNbO3Y型相位調(diào)制器，尾纖為保偏光纖；光纖環(huán)由保偏光纖繞制而成，探測(cè)器由PIN管和FET組成，尾纖為單模光纖。
所述的采用三倍頻調(diào)制提高光纖陀螺閉環(huán)帶寬的裝置，其DSP選取TMS320F206芯片，F(xiàn)PGA選取EPF10K10TC144芯片，前放電路由兩片運(yùn)放OPA627芯片加一A/D轉(zhuǎn)換TLV1571芯片組成，方波調(diào)制電路由恒壓電路和4/8模擬復(fù)用器ADG509FBRN芯片組成，階梯波發(fā)生電路由D/A轉(zhuǎn)換DAC7545芯片和運(yùn)放OPA627芯片組成。
在本發(fā)明中的三倍頻調(diào)制與基頻調(diào)制相比，其加快閉環(huán)，提高光纖陀螺的振動(dòng)性能。施加的階梯波的臺(tái)階高度能夠產(chǎn)生與sagnac相移相等的相位，每個(gè)臺(tái)階的持續(xù)時(shí)間是光纖環(huán)的渡越時(shí)間τ，將這樣的波形施加在調(diào)制器上，正反向傳輸?shù)墓庵g的相位差就等于臺(tái)階高度對(duì)應(yīng)的值，補(bǔ)償了轉(zhuǎn)速產(chǎn)生的相移，使陀螺始終工作在零點(diǎn)。


圖1是一般光纖陀螺的結(jié)構(gòu)示意圖。
圖2是本發(fā)明信號(hào)處理電路的信號(hào)流程框圖。
圖3是三倍頻方波產(chǎn)生的相位差及干涉輸出波形圖。
圖4A是檢測(cè)電路和A/D轉(zhuǎn)換電路原理圖。
圖4B是FPGA處理器電路原理圖。
圖4C是DSP處理器電路原理圖。
圖4D是D/A轉(zhuǎn)換和放大調(diào)理電路原理圖。
具體實(shí)施例方式
在本發(fā)明中，采用三倍頻調(diào)制的光纖陀螺在結(jié)構(gòu)上包括光源1、耦合器2、Y波導(dǎo)3、光纖環(huán)4、探測(cè)器5和信號(hào)處理電路6(參見(jiàn)圖1所示)，光源1為SLD寬譜超輻射發(fā)光二極管，尾纖為保偏光纖；耦合器2為保偏耦合器，由保偏光纖熔融而成；Y波導(dǎo)3為L(zhǎng)iNbO3Y型相位調(diào)制器，尾纖為保偏光纖；光纖環(huán)4由保偏光纖繞制而成，探測(cè)器5由PIN管和FET組成，尾纖為單模光纖。參見(jiàn)圖1所示，光源1的尾纖與耦合器2的A端口相連，耦合器2的B端口和Y波導(dǎo)3的入纖相連，Y波導(dǎo)3的兩根尾纖與光纖環(huán)4相連，耦合器2的C端口與探測(cè)器5的尾纖連接，上述光路器件的連接采用熔接技術(shù)實(shí)現(xiàn)光纖的連接。探測(cè)器5將接收到的光功率信息轉(zhuǎn)換成電壓信號(hào)輸出給信號(hào)處理電路6，信號(hào)處理電路6將形成的反饋信號(hào)輸出給Y波導(dǎo)3。
請(qǐng)參見(jiàn)圖2所示，信號(hào)處理電路6由前放電路、FPGA處理器、DSP處理器、方波調(diào)制電路、階梯波發(fā)生電路和電源電路組成，電源電路輸出±15V、±5V電壓，陀螺轉(zhuǎn)動(dòng)時(shí)產(chǎn)生Sagnac相位經(jīng)干涉后轉(zhuǎn)換為光功率信號(hào)輸出給探測(cè)器5，前放電路接收由所述探測(cè)器5輸出的電壓信號(hào)，并將其進(jìn)行隔直、濾波、放大，經(jīng)A/D轉(zhuǎn)換后輸出給FPGA處理器，F(xiàn)PGA處理器將采集到的信號(hào)進(jìn)行解調(diào)后輸出給DSP處理器，經(jīng)DSP處理器進(jìn)行數(shù)值濾波后輸出給階梯波發(fā)生電路形成階梯波，方波調(diào)制電路接收FPGA處理器輸出的控制信號(hào)并產(chǎn)生方波信號(hào)，方波調(diào)制電路輸出的方波信號(hào)與階梯波發(fā)生電路輸出的數(shù)字階梯波高度信號(hào)經(jīng)疊加后驅(qū)動(dòng)Y波導(dǎo)3。
本發(fā)明中，光纖陀螺通過(guò)檢測(cè)輸出的幅度來(lái)檢測(cè)陀螺的轉(zhuǎn)動(dòng)，并通過(guò)閉環(huán)使陀螺始終工作在靈敏度最高的零點(diǎn)。其中，數(shù)字解調(diào)環(huán)節(jié)可以等效為一個(gè)比例環(huán)節(jié)、一個(gè)解調(diào)環(huán)節(jié)和一個(gè)延遲環(huán)節(jié)，解調(diào)環(huán)節(jié)和調(diào)制環(huán)節(jié)相互抵消；數(shù)據(jù)累加是一個(gè)積分環(huán)節(jié)，其他環(huán)節(jié)都可看作是比例環(huán)節(jié)，經(jīng)過(guò)簡(jiǎn)化系統(tǒng)可以等效為前向通道和反饋通道，前向通道包括比例環(huán)節(jié)和一個(gè)延遲環(huán)節(jié)和一個(gè)積分環(huán)節(jié)，反饋通道為比例環(huán)節(jié)。對(duì)于這樣的一個(gè)系統(tǒng)，其傳遞函數(shù)是H(s)=KesT-1+KfK,]]>式中，K表示前向通道比例環(huán)節(jié)的系數(shù)，Kf表示反饋通道比例環(huán)節(jié)的系數(shù)，T表示采集間隔時(shí)間，e表示自然常數(shù)。
由傳遞函數(shù)，可推導(dǎo)出系統(tǒng)的帶寬為BW=ln(177KfK-1)·1T,]]>式中，T表示采樣周期，由帶寬的表達(dá)式可以看出，系統(tǒng)的帶寬與延遲環(huán)節(jié)的延遲時(shí)間成反比關(guān)系。減小延遲環(huán)節(jié)的延遲時(shí)間，能夠提高陀螺的帶寬。
光纖陀螺檢測(cè)系統(tǒng)中，延遲環(huán)節(jié)的延遲時(shí)間主要是解調(diào)環(huán)節(jié)的解調(diào)周期，在數(shù)字閉環(huán)光纖陀螺中，解調(diào)周期至少為一個(gè)調(diào)制周期。采用基頻調(diào)制時(shí)，一個(gè)調(diào)制周期是光纖環(huán)渡越時(shí)間的兩倍，此時(shí)，系統(tǒng)的帶寬是ln(177KfK-1)·12τ,]]>τ表示光纖陀螺中光纖環(huán)的渡越時(shí)間。采用三倍頻調(diào)制時(shí)，一個(gè)調(diào)制周期是光纖環(huán)渡越時(shí)間的三分之二，此時(shí)，系統(tǒng)的帶寬是ln(177KfK-1)·32τ.]]>因此，采用三倍頻調(diào)制能夠?qū)⒐饫w陀螺控制環(huán)路的帶寬提高為基頻調(diào)制的三倍。
本發(fā)明采用三倍頻調(diào)制提高光纖陀螺閉環(huán)帶寬的信號(hào)處理電路的連接關(guān)系如下前放電路前放電路包括隔直濾波、兩級(jí)放大電路和A/D轉(zhuǎn)換電路。由于光纖陀螺的輸出信號(hào)極其微弱，而探測(cè)器5輸出信號(hào)中又存在一個(gè)幾百毫伏左右的直流偏置量，因此在本發(fā)明中采用阻容耦合的方法，使前級(jí)輸出信號(hào)中的直流分量不至于耦合到下一級(jí)。各端子的連接如圖4A所示，光纖探測(cè)器5輸出的光強(qiáng)電壓信號(hào)端與前放電路的運(yùn)算放大器NO1的2端連接，運(yùn)算放大器NO1的輸出端與運(yùn)算放大器NO2的輸入端連接，運(yùn)算放大器NO2的6端與分壓電路連接，分壓電路的輸出端與A/D轉(zhuǎn)換電路D0的23端連接，A/D轉(zhuǎn)換電路D0的讀端、寫端、時(shí)鐘端、進(jìn)位端分別與FPGA的讀端、寫端、時(shí)鐘端、進(jìn)位端連接，A/D轉(zhuǎn)換電路D0的10位地址輸出端與FPGA處理電路D2的10位地址輸入端連接。
FPGA處理電路本發(fā)明的光纖陀螺采用閉環(huán)檢測(cè)控制，其要求方波調(diào)制、A/D采集解調(diào)數(shù)字階梯波反饋的時(shí)序控制有嚴(yán)格的同步關(guān)系，在設(shè)計(jì)時(shí)序控制電路時(shí)綜合考慮各控制信號(hào)經(jīng)歷的通道的時(shí)延。以A/D觸發(fā)脈沖為基準(zhǔn)，分頻產(chǎn)生調(diào)制方波信號(hào)及數(shù)字相位階梯波臺(tái)階產(chǎn)生的觸發(fā)信號(hào)，同時(shí)控制解調(diào)過(guò)程的進(jìn)行。時(shí)序采用晶振控制的鎖相環(huán)產(chǎn)生AD采樣頻率，通過(guò)對(duì)AD采樣頻率的分頻產(chǎn)生時(shí)序控制信號(hào)給FPGA處理器，F(xiàn)PGA將時(shí)序控制信號(hào)同時(shí)給調(diào)制方波電路和解調(diào)電路分別產(chǎn)生調(diào)制方波時(shí)序和解調(diào)時(shí)序，通過(guò)調(diào)制方波時(shí)序控制反饋階梯波時(shí)序使方波和階梯波嚴(yán)格同步。
因?yàn)锳/D觸發(fā)脈沖、相位臺(tái)階產(chǎn)生的觸發(fā)脈沖和調(diào)制方波是按嚴(yán)格的分頻來(lái)實(shí)現(xiàn)的，所以一旦其第一點(diǎn)的時(shí)序做到了同步，則其它的點(diǎn)也是嚴(yán)格同步的。
各端子的連接如圖4B所示，F(xiàn)PGA處理電路D2的16位雙向數(shù)據(jù)端與DSP處理電路D1的16位雙向數(shù)據(jù)端連接，F(xiàn)PGA處理電路D2的16位地址輸入端與DSP處理電路D1的16位地址輸出端連接，F(xiàn)PGA處理電路D2的控制輸入端與DSP處理電路D1的控制輸出端連接，F(xiàn)PGA處理電路D2的12位數(shù)據(jù)輸出端與數(shù)字階梯波發(fā)生電路D7的12位數(shù)據(jù)輸入端連接，F(xiàn)PGA處理電路D2的片選端、寫輸入端與數(shù)字階梯波發(fā)生電路D7的片選端、寫輸入端連接，F(xiàn)PGA處理電路D2的數(shù)字信號(hào)輸出端與模擬輸出電路的D/A轉(zhuǎn)換電路D6的數(shù)字輸入端連接。
DSP處理電路由于本發(fā)明的信號(hào)檢測(cè)屬于微弱信號(hào)檢測(cè)的范疇，根據(jù)微弱信號(hào)檢測(cè)理論，本發(fā)明采用同步相關(guān)檢測(cè)技術(shù)，可以將光纖電流互感器輸出的信號(hào)從強(qiáng)噪聲中提取出來(lái)。基本實(shí)現(xiàn)方法為1、首先通過(guò)調(diào)制使檢測(cè)系統(tǒng)信號(hào)的主要電路避開(kāi)噪聲功率密度大的地方，從而使輸出噪聲較小。在低頻區(qū)，閃爍噪聲可以比白噪聲高出數(shù)倍、數(shù)十倍、甚至數(shù)百倍。本發(fā)明可以使信號(hào)不失真的從低頻區(qū)移出；2、從信號(hào)與噪聲的特征對(duì)比可以看出，信號(hào)與多數(shù)噪聲有頻率和相位兩方面不同。本發(fā)明中濾波利用了頻率特征的識(shí)別，再利用相位特征的識(shí)別就可以把同頻率不同相位的噪聲大量排除。解調(diào)模塊完成解調(diào)后，將解調(diào)出的數(shù)據(jù)保存在寄存器中，并同時(shí)向DSP發(fā)中斷請(qǐng)求信號(hào)，DSP接收到中斷請(qǐng)求信號(hào)后進(jìn)入中斷服務(wù)程序讀取寄存器的值。各端子的連接如圖4C所示，DSP處理電路D1的16位雙向數(shù)據(jù)端與FPGA處理電路D2的16位雙向數(shù)據(jù)端連接，F(xiàn)PGA處理電路D2的16位地址輸入端與DSP處理電路D1的16位地址輸出端連接，F(xiàn)PGA處理電路D2的控制輸入端與DSP處理電路D1的控制輸出端連接。DSP處理電路與FPGA處理電路和連接實(shí)現(xiàn)數(shù)據(jù)、地址的傳輸。
方波調(diào)制電路方波調(diào)制電路中的恒壓電路產(chǎn)生一個(gè)恒壓信號(hào)，并對(duì)所述恒壓信號(hào)進(jìn)行分配出兩路分壓信號(hào)，其中一分壓信號(hào)輸出一個(gè)參考電壓信號(hào)給數(shù)字階梯波發(fā)生電路，另一分壓信號(hào)輸出給分頻電路，分頻電路接收FPGA處理電路的脈沖信號(hào)并產(chǎn)生輸出一方波信號(hào)。在本發(fā)明的全數(shù)字閉環(huán)方案中，以方波實(shí)現(xiàn)相位調(diào)制。方波輸出的波形如圖3所示。為了能夠分辨轉(zhuǎn)動(dòng)方向并提高檢測(cè)靈敏度，在Y波導(dǎo)3上施加方波對(duì)光信號(hào)進(jìn)行調(diào)制，方波的半周期等于光纖環(huán)4環(huán)路的渡越時(shí)間的三分之一(波形如圖3A所示)，其方波的周期為2τ，高度為 各端子的連接如圖4D所示，方波調(diào)制電路D3經(jīng)分壓后的參考電壓信號(hào)輸出端與數(shù)字階梯波發(fā)生電路D7的參考電壓信號(hào)輸入端連接，恒壓電路D3的6端與分頻電路D4的4端連接，分頻電路D4的脈沖輸入端與FPGA處理電路D2的脈沖輸出端連接，分頻電路D4產(chǎn)生的方波信號(hào)輸出端與數(shù)字階梯波發(fā)生電路的方波輸入端連接。
數(shù)字階梯波發(fā)生電路數(shù)字階梯波發(fā)生電路控制驅(qū)動(dòng)相位調(diào)制器。數(shù)字階梯波發(fā)生電路的輸入信號(hào)是一個(gè)數(shù)字信號(hào)Din，輸出信號(hào)是電壓信號(hào)Vout，這個(gè)輸入輸出關(guān)系成積分關(guān)系，Vout＝KR∫Dindt，KR為積分比例因子，相位調(diào)制器的作用使兩束發(fā)生干涉的光波產(chǎn)生一個(gè)附加的反饋相位φF，當(dāng)Δφ-φF＝0，則實(shí)現(xiàn)了閉環(huán)檢測(cè)。反饋相移φF等于光纖電流互感器的敏感相位，因此可以只對(duì)相位進(jìn)行檢測(cè)，從而去掉了光學(xué)器件造成的光功率波動(dòng)的影響。
在本發(fā)明中，方波調(diào)制電路輸出波形如圖3C所示，圖中，橫坐標(biāo)表示時(shí)間，縱坐標(biāo)表示相位差，方波調(diào)制電路輸出波形為周期方波，其頻率為光纖陀螺特性頻率的三倍，幅值為Y波導(dǎo)3的π/2電壓；干涉輸出給探測(cè)器的信號(hào)如圖3B所示，圖中，橫坐標(biāo)為時(shí)間，縱坐標(biāo)為光功率，干涉輸出信號(hào)為周期沖激信號(hào)，周期為τ/3，直流偏置等于輸入光功率的。圖3A是干涉現(xiàn)象P＝P0(1+cosΔφ)的圖形表示，P表示干涉后的輸出光功率，P0表示干涉前兩束光的光功率，Δφ表示相位差。橫坐標(biāo)為時(shí)間，縱坐標(biāo)為光功率。將圖3C描述的調(diào)制波形代入到圖3A中即可得到圖3B所示的波形。方波由邏輯產(chǎn)生的基準(zhǔn)信號(hào)控制模擬開(kāi)關(guān)產(chǎn)生，階梯波由數(shù)字反饋量通過(guò)數(shù)模轉(zhuǎn)換產(chǎn)生，高度信號(hào)由累加器產(chǎn)生；方波和階梯波的疊加采用模擬疊加方案。各端子的連接如圖4D所示，F(xiàn)PGA處理電路D2的12位數(shù)據(jù)輸出端與數(shù)字階梯波發(fā)生電路D7的12位數(shù)據(jù)輸入端連接，F(xiàn)PGA處理電路D2的片選端、寫輸入端與數(shù)字階梯波發(fā)生電路D7的片選端、寫輸入端連接，方波調(diào)制電路D3經(jīng)分壓后的參考電壓信號(hào)輸出端與數(shù)字階梯波發(fā)生電路D7的參考電壓信號(hào)輸入端連接，數(shù)字階梯波發(fā)生電路的運(yùn)放電路NO3的數(shù)字階梯波高度信號(hào)輸出端與方波調(diào)制電路產(chǎn)生的方波信號(hào)進(jìn)行疊加，所述疊加后的信號(hào)輸出給相位調(diào)制器。
本發(fā)明的信號(hào)處理單元中各模塊選取芯片為DSP選取TMS320F206芯片，F(xiàn)PGA選取EPF10K10TC144芯片，前放電路由兩片運(yùn)放OPA627芯片加一A/D轉(zhuǎn)換TLV1571芯片組成，方波調(diào)制電路由恒壓電路和4/8模擬復(fù)用器ADG509FBRN芯片組成，階梯波發(fā)生電路由D/A轉(zhuǎn)換DAC7545芯片和運(yùn)放OPA627芯片組成。
本發(fā)明的光纖陀螺在控制與處理中采用閉環(huán)檢測(cè)方案，有效地?cái)U(kuò)大了電流的測(cè)量范圍0～3600A，提高了信號(hào)處理電路6整體的系統(tǒng)靈敏度，而且可以消除部分光強(qiáng)變化引起的強(qiáng)度噪聲。
權(quán)利要求
1.一種采用三倍頻調(diào)制提高光纖陀螺閉環(huán)帶寬的裝置，光纖陀螺一般包括光源(1)、耦合器(2)、Y波導(dǎo)(3)、光纖環(huán)(4)、探測(cè)器(5)和信號(hào)處理電路(6)，其特征在于所述信號(hào)處理電路(6)由前放電路、FPGA處理器、DSP處理器、方波調(diào)制電路、階梯波發(fā)生電路和電源電路組成，電源電路輸出±15V、±5V電壓，前放電路接收由所述光電探測(cè)器(5)輸出的電壓信號(hào)，并將其進(jìn)行隔直、濾波、放大，經(jīng)A/D轉(zhuǎn)換后輸出給FPGA處理器，F(xiàn)PGA處理器將采集到的信號(hào)進(jìn)行解調(diào)后輸出給DSP處理器，經(jīng)DSP處理器進(jìn)行數(shù)值濾波后輸出給階梯波發(fā)生電路形成階梯波，方波調(diào)制電路接收FPGA處理器輸出的控制信號(hào)并產(chǎn)生方波信號(hào)，方波調(diào)制電路輸出的方波信號(hào)與階梯波發(fā)生電路輸出的數(shù)字階梯波高度信號(hào)經(jīng)疊加后驅(qū)動(dòng)Y波導(dǎo)(3)。
2.根據(jù)權(quán)利要求1所述的采用三倍頻調(diào)制提高光纖陀螺閉環(huán)帶寬的裝置，其特征在于所述方波調(diào)制電路輸出信號(hào)為周期方波，其頻率為光纖陀螺特性頻率的三倍，幅值為Y波導(dǎo)(3)的 電壓。
3.根據(jù)權(quán)利要求1所述的采用三倍頻調(diào)制提高光纖陀螺閉環(huán)帶寬的裝置，其特征在于光源(1)為SLD寬譜超輻射發(fā)光二極管，尾纖為保偏光纖；耦合器(2)為保偏耦合器，由保偏光纖熔融而成；Y波導(dǎo)(3)為L(zhǎng)iNbO3Y型相位調(diào)制器，尾纖為保偏光纖；光纖環(huán)(4)由保偏光纖繞制而成，探測(cè)器(5)由PIN管和FET組成，尾纖為單模光纖。
4.根據(jù)權(quán)利要求1所述的采用三倍頻調(diào)制提高光纖陀螺閉環(huán)帶寬的裝置，其特征在于DSP選取TMS320F206芯片，F(xiàn)PGA選取EPF10K10TC144芯片，前放電路由兩片運(yùn)放OPA627芯片加一A/D轉(zhuǎn)換TLV1571芯片組成，方波調(diào)制電路由恒壓電路和4/8模擬復(fù)用器ADG509FBRN芯片組成，階梯波發(fā)生電路由D/A轉(zhuǎn)換DAC7545芯片和運(yùn)放OPA627芯片組成。
5.根據(jù)權(quán)利要求1所述的采用三倍頻調(diào)制提高光纖陀螺閉環(huán)帶寬的裝置，其特征在于探測(cè)器(5)輸出的光強(qiáng)電壓信號(hào)端與前放電路的運(yùn)算放大器NO1的2端連接，運(yùn)算放大器NO1的輸出端與運(yùn)算放大器NO2的輸入端連接，運(yùn)算放大器NO2的6端與分壓電路連接，分壓電路的輸出端與A/D轉(zhuǎn)換電路D0的23端連接，A/D轉(zhuǎn)換電路D0的讀端、寫端、時(shí)鐘端、進(jìn)位端分別與FPGA處理器(91)的讀端、寫端、時(shí)鐘端、進(jìn)位端連接，A/D轉(zhuǎn)換電路D0的10位地址輸出端與FPGA處理電路D2的10位地址輸入端連接；FPGA處理電路D2的16位雙向數(shù)據(jù)端與DSP處理電路D1的16位雙向數(shù)據(jù)端連接，F(xiàn)PGA處理電路D2的16位地址輸入端與DSP處理電路D1的16位地址輸出端連接，F(xiàn)PGA處理電路D2的控制輸入端與DSP處理電路D1的控制輸出端連接，F(xiàn)PGA處理電路D2的12位數(shù)據(jù)輸出端與數(shù)字階梯波發(fā)生電路7的12位數(shù)據(jù)輸入端連接，F(xiàn)PGA處理電路D2的片選端、寫輸入端與數(shù)字階梯波發(fā)生電路D7的片選端、寫輸入端連接，F(xiàn)PGA處理電路D2的數(shù)字信號(hào)輸出端與模擬輸出電路的D/A轉(zhuǎn)換電路D6的數(shù)字輸入端連接；DSP處理電路D1的16位雙向數(shù)據(jù)端與FPGA處理電路D2的16位雙向數(shù)據(jù)端連接，F(xiàn)PGA處理電路D2的16位地址輸入端與DSP處理電路D1的16位地址輸出端連接，F(xiàn)PGA處理電路D2的控制輸入端與DSP處理電路D1的控制輸出端連接，DSP處理電路與FPGA處理電路的連接實(shí)現(xiàn)數(shù)據(jù)、地址的傳輸；方波調(diào)制電路D3經(jīng)分壓后的參考電壓信號(hào)輸出端與數(shù)字階梯波發(fā)生電路D7的參考電壓信號(hào)輸入端連接，恒壓電路D3的6端與分頻電路D4的4端連接，分頻電路D4的脈沖輸入端與FPGA處理電路D2的脈沖輸出端連接，分頻電路D4產(chǎn)生的方波信號(hào)輸出端與數(shù)字階梯波發(fā)生電路的方波輸入端連接；FPGA處理電路D2的12位數(shù)據(jù)輸出端與數(shù)字階梯波發(fā)生電路D7的12位數(shù)據(jù)輸入端連接，F(xiàn)PGA處理電路D2的片選端、寫輸入端與數(shù)字階梯波發(fā)生電路D7的片選端、寫輸入端連接，方波調(diào)制電路D3經(jīng)分壓后的參考電壓信號(hào)輸出端與數(shù)字階梯波發(fā)生電路D7的參考電壓信號(hào)輸入端連接，數(shù)字階梯波發(fā)生電路的運(yùn)放電路NO3的數(shù)字階梯波高度信號(hào)輸出端與方波調(diào)制電路產(chǎn)生的方波信號(hào)進(jìn)行疊加，所述疊加后的信號(hào)輸出給相位調(diào)制器；FPGA處理電路D2的數(shù)字信號(hào)輸出端與模擬輸出電路的D/A轉(zhuǎn)換電路D6的數(shù)字輸入端連接，D/A轉(zhuǎn)換電路D6的模擬信號(hào)輸出端1與兩級(jí)放大電路中的放大電路NO6的模擬信號(hào)輸入端3連接。
全文摘要
本發(fā)明公開(kāi)了一種采用三倍頻調(diào)制提高光纖陀螺閉環(huán)帶寬的裝置，光纖陀螺一般包括光源(1)、耦合器(2)、Y波導(dǎo)(3)、光纖環(huán)(4)、探測(cè)器(5)和信號(hào)處理電路(6)，信號(hào)處理電路(6)由前放電路、FPGA處理器、DSP處理器、方波調(diào)制電路、階梯波發(fā)生電路和電源電路組成，電源電路輸出±15V、±5V電壓，前放電路接收由所述光電探測(cè)器(5)輸出的電壓信號(hào)，并將其進(jìn)行隔直、濾波、放大，經(jīng)A/D轉(zhuǎn)換后輸出給FPGA處理器，F(xiàn)PGA處理器將采集到的信號(hào)進(jìn)行解調(diào)后輸出給DSP處理器，經(jīng)DSP處理器進(jìn)行數(shù)值濾波后輸出給階梯波發(fā)生電路形成階梯波，方波調(diào)制電路接收FPGA處理器輸出的控制信號(hào)并產(chǎn)生方波信號(hào)，方波調(diào)制電路輸出的方波信號(hào)與階梯波發(fā)生電路輸出的數(shù)字階梯波高度信號(hào)經(jīng)疊加后驅(qū)動(dòng)Y波導(dǎo)(3)。
文檔編號(hào)G02B6/24GK1844854SQ200610080858
公開(kāi)日2006年10月11日 申請(qǐng)日期2006年5月19日 優(yōu)先權(quán)日2006年5月19日
發(fā)明者張晞, 張春熹, 鄔戰(zhàn)軍, 楊遠(yuǎn)洪, 金靖, 王夏霄 申請(qǐng)人:北京航空航天大學(xué)