專利名稱：中間掩模、半導(dǎo)體芯片及半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及中間掩模，特別是涉及為了得到作為產(chǎn)品的半導(dǎo)體芯片和TEG(Test Element Group實(shí)驗(yàn)用元件組)芯片這兩者而使用的中間掩模。另外，本發(fā)明涉及使用該中間掩模而得到的半導(dǎo)體芯片及使用該中間掩模的半導(dǎo)體裝置的制造方法。
背景技術(shù)：
為了在半導(dǎo)體晶片上復(fù)制所希望的圖案的曝光工序中，通常采用被稱為中間掩模(Reticle)的光掩模。在步進(jìn)曝光裝置(縮小投影曝光裝置)中，使用形成有實(shí)際的4倍或5倍左右的圖案的中間掩模，通過該中間掩模，將紫外線或受激準(zhǔn)分子激光(エキシマレ一ザ一光)照射到半導(dǎo)體晶片上，縮小復(fù)制所希望的圖案。
在中間掩模上，除了設(shè)置實(shí)際作為產(chǎn)品的半導(dǎo)體芯片圖案區(qū)域以外，還設(shè)置有TEG(Test Element Group)芯片圖案區(qū)域。TEG芯片是用于判斷產(chǎn)品(半導(dǎo)體芯片)元件的結(jié)構(gòu)、物理特性、電氣特性、電路動(dòng)作、可靠性、成品率等優(yōu)良與否的樣品。
參照附圖對(duì)具有半導(dǎo)體芯片圖案區(qū)域及TEG芯片圖案區(qū)域的以往的中間掩模進(jìn)行說明。圖3是表示以往的中間掩模100概況的平面示意圖。
該中間掩模100在一次曝光區(qū)域(1シヨツト)得到六個(gè)半導(dǎo)體芯片。在石英制造的基板101內(nèi)，形成成為實(shí)際產(chǎn)品的六個(gè)半導(dǎo)體芯片圖案區(qū)域102和從上下夾持半導(dǎo)體芯片圖案區(qū)域102的兩個(gè)TEG芯片圖案區(qū)域103。半導(dǎo)體芯片圖案區(qū)域102與TEG芯片圖案區(qū)域103的平面形狀都為同一形狀(大致呈長(zhǎng)方形)，尺寸也相同。
另外，鄰接的半導(dǎo)體芯片圖案區(qū)域102之間及半導(dǎo)體芯片圖案區(qū)域102與TEG芯片圖案區(qū)域103之間是切割線區(qū)域104。
使用該中間掩模100而復(fù)制在半導(dǎo)體晶片上的TEG圖案在晶片狀態(tài)下被用作半導(dǎo)體芯片的特性評(píng)價(jià)，之后就不再需要。因此，TEG芯片在切割工序中與半導(dǎo)體芯片一樣被切削、除去。
與本申請(qǐng)相關(guān)的技術(shù)記載在例如下面的專利文獻(xiàn)中。
專利文獻(xiàn)1(日本)特開2005-283609號(hào)公報(bào)為了在半導(dǎo)體晶片的有限的面積內(nèi)盡量得到多的作為產(chǎn)品的半導(dǎo)體芯片，就越來越需要使TEG芯片所占面積盡量變小。
但是，當(dāng)使用上述的以往的中間掩模時(shí)，由于最終不需要TEG芯片圖案區(qū)域103的兩部分面積，因此，收獲量低下。另一方面，也考慮通過僅僅將一個(gè)TEG芯片圖案區(qū)域103形成在中間掩模上、而使收獲量提高，但這樣，就不能充分進(jìn)行元件評(píng)價(jià)，存在作為產(chǎn)品的半導(dǎo)體芯片的可靠性降低的問題。
另外，也考慮采用下述方案不采用如上所述通過切割線區(qū)域104包圍而配置TEG芯片，而是在半導(dǎo)體晶片上的切割線區(qū)域形成TEG芯片圖案。但是，這樣，在TEG芯片上形成的各種各樣的金屬材料(例如鋁配線或電極等)在切割工序時(shí)由于刀片(刀刃)的接觸而飛散，存在該金屬飛散物附著于半導(dǎo)體芯片的傾向。因此，就存在該半導(dǎo)體芯片的可靠性或成品率惡化的問題。另外，當(dāng)切割線區(qū)域殘留金屬片時(shí)，在安裝時(shí)也有成品率低下的產(chǎn)品。

發(fā)明內(nèi)容
于是，本發(fā)明的目的在于提供一種中間掩模，其可以通過TEG芯片進(jìn)行充分的元件評(píng)價(jià)、且可以增加從1枚晶片得到的半導(dǎo)體芯片的數(shù)量。另外，可以使半導(dǎo)體芯片的可靠性及成品率提高。
本發(fā)明是鑒于上述問題而提出的。其主要的特征如下。即，本發(fā)明的中間掩模具有在一個(gè)方向有規(guī)則地排列的多個(gè)半導(dǎo)體芯片圖案區(qū)域和夾持所述多個(gè)半導(dǎo)體芯片圖案區(qū)域的TEG芯片圖案區(qū)域，所述TEG芯片圖案區(qū)域的一個(gè)方向的長(zhǎng)度的總長(zhǎng)實(shí)質(zhì)上與所述半導(dǎo)體芯片圖案區(qū)域的所述一個(gè)方向的長(zhǎng)度相同。
另外，本發(fā)明的中間掩模，其特征在于，所述TEG芯片圖案區(qū)域的所述一個(gè)方向的長(zhǎng)度實(shí)質(zhì)上為所述半導(dǎo)體芯片圖案區(qū)域的所述一個(gè)方向長(zhǎng)度的二分之一。
另外，本發(fā)明的中間掩模，其特征在于，在所述TEG芯片圖案區(qū)域，具有為了防止與半導(dǎo)體晶片重合偏移的重合測(cè)定用區(qū)域，所述重合測(cè)定用區(qū)域在一次曝光區(qū)域的四角形成而構(gòu)成所述TEG芯片圖案區(qū)域。
另外，本發(fā)明的中間掩模，其特征在于，在所述TEG芯片圖案區(qū)域中，具有線寬測(cè)定用區(qū)域，所述線寬測(cè)定用區(qū)域在一次曝光區(qū)域的四角形成而構(gòu)成所述TEG芯片圖案區(qū)域。
另外，本發(fā)明的半導(dǎo)體芯片，其特征在于，其通過將半導(dǎo)體晶片進(jìn)行切割而得到，該半導(dǎo)體晶片使用中間掩模復(fù)制有半導(dǎo)體芯片圖案及TEG芯片圖案。
另外，本發(fā)明的半導(dǎo)體裝置的制造方法，其特征在于，具有第一曝光工序，使用中間掩模將半導(dǎo)體芯片圖案及TEG芯片圖案復(fù)制到半導(dǎo)體晶片上；第二曝光工序，使由所述第一曝光工序復(fù)制的TEG芯片圖案的一邊與接下來復(fù)制的TEG芯片圖案的一邊接合而進(jìn)行控制，將半導(dǎo)體芯片圖案及TEG芯片圖案復(fù)制到所述半導(dǎo)體晶片上。
另外，本發(fā)明的半導(dǎo)體裝置的制造方法，其特征在于，切割線不從所述TEG芯片圖案上通過，通過以一定的間隔進(jìn)行切割而從所述半導(dǎo)體晶片得到各個(gè)半導(dǎo)體芯片。
本發(fā)明的中間掩模的TEG芯片圖案區(qū)域的面積與以往相比小。因此，可以增加從1枚晶片得到的半導(dǎo)體芯片的數(shù)量(收獲量)。另外，本發(fā)明的中間掩模形成了將半導(dǎo)體芯片圖案區(qū)域夾持在其之間的TEG芯片圖案區(qū)域。因此，在增加收獲量的同時(shí)還可以進(jìn)行充分的元件評(píng)價(jià)，能提高半導(dǎo)體芯片的可靠性及成品率。


圖1是說明本發(fā)明的實(shí)施方式的中間掩模的平面圖；圖2是說明本發(fā)明的實(shí)施方式的中間掩模、半導(dǎo)體芯片、半導(dǎo)體裝置的制造方法的平面圖；圖3是說明以往的中間掩模的平面圖。
附圖標(biāo)記1中間掩模2基板3半導(dǎo)體芯片圖案區(qū)域4a、4bTEG芯片圖案區(qū)域 5重合測(cè)定用區(qū)域 6線寬測(cè)定用區(qū)域 7切割線區(qū)域 10半導(dǎo)體晶片 11半導(dǎo)體芯片圖案 12a、12bTEG芯片圖案 13半導(dǎo)體芯片圖案 14a、14bTEG芯片圖案 15切割線 100中間掩模 101基板 102半導(dǎo)體芯片圖案區(qū)域 103TEG芯片圖案區(qū)域 104切割線區(qū)域 XTEG芯片圖案區(qū)域的縱向長(zhǎng)度L半導(dǎo)體芯片圖案區(qū)域的縱向長(zhǎng)度MTEG芯片圖案區(qū)域及半導(dǎo)體芯片圖案區(qū)域的橫向長(zhǎng)度具體實(shí)施方式
接著，參照附圖對(duì)本發(fā)明的優(yōu)選的實(shí)施方式進(jìn)行說明。圖1是表示本發(fā)明實(shí)施方式的中間掩模概況的平面示意圖。
該中間掩模1是一次曝光得到七個(gè)半導(dǎo)體芯片圖案的一個(gè)實(shí)例。例如，在石英制造的基板2內(nèi)，七個(gè)半導(dǎo)體芯片圖案區(qū)域3沿著圖1的縱向有規(guī)則地形成。半導(dǎo)體芯片圖案區(qū)域3的平面形狀各自為大致長(zhǎng)方形，尺寸相同。半導(dǎo)體芯片圖案區(qū)域3的縱向長(zhǎng)度為L(zhǎng)。另外，在半導(dǎo)體芯片圖案區(qū)域3中，形成有晶體管、配線、接觸孔等多個(gè)元件圖案。
形成有兩個(gè)TEG芯片圖案區(qū)域4a，4b，在其之間夾持多個(gè)半導(dǎo)體芯片圖案區(qū)域3。通過這樣將多個(gè)TEG芯片圖案區(qū)域上下配置，使利用TEG芯片的評(píng)價(jià)精度提高。
在TEG芯片圖案區(qū)域4a、4b上，作為實(shí)驗(yàn)圖案形成有例如晶體管特性評(píng)價(jià)圖案、接觸孔阻抗評(píng)價(jià)圖案等評(píng)價(jià)元件組。另外，在TEG芯片圖案區(qū)域4a、4b上有電極部(未圖示)，經(jīng)由該電極部與外部測(cè)定器電連接，可以測(cè)定電氣特性。
另外，在中間掩模1的四角對(duì)應(yīng)的位置，分別形成有重合測(cè)定用區(qū)域5、線寬測(cè)定用區(qū)域6。重合測(cè)定用區(qū)域5是形成標(biāo)識(shí)等的區(qū)域，該標(biāo)識(shí)作為在曝光工序時(shí)為了判斷中間掩模1與半導(dǎo)體晶片的位置是否對(duì)準(zhǔn)的指標(biāo)。另外，線寬測(cè)定用區(qū)域6用于測(cè)定各處的線寬、通過比較其值可以判斷半導(dǎo)體晶片在曝光工序時(shí)有無傾斜(或平臺(tái)的傾斜)而用于防止故障的區(qū)域。這樣，從提高TEG芯片評(píng)價(jià)的可靠性的觀點(diǎn)出發(fā)，優(yōu)選在中間掩模的一次曝光區(qū)域的四角配置重合測(cè)定用區(qū)域5和線寬測(cè)定用區(qū)域6。
TEG芯片圖案區(qū)域4a、4b的縱向長(zhǎng)度X實(shí)質(zhì)上形成為半導(dǎo)體芯片圖案區(qū)域3的縱向長(zhǎng)度L的二分之一。另外，TEG芯片圖案區(qū)域4a、4b的橫向長(zhǎng)度與半導(dǎo)體芯片圖案區(qū)域3的橫向長(zhǎng)度相同，為M。因此，TEG芯片圖案區(qū)域4a、4b的尺寸的總和為一個(gè)半導(dǎo)體芯片圖案區(qū)域3。
另外，在鄰接的半導(dǎo)體芯片圖案區(qū)域3各自之間及TEG芯片圖案區(qū)域4a、4b與半導(dǎo)體芯片圖案區(qū)域3之間為切割線區(qū)域7。
接著，參照?qǐng)D2對(duì)從使用本實(shí)施方式的中間掩模1將半導(dǎo)體芯片圖案及TEG芯片圖案復(fù)制在半導(dǎo)體晶片的工序(曝光工序)直到將目標(biāo)半導(dǎo)體芯片切割成各個(gè)的半導(dǎo)體芯片的工序進(jìn)行說明。
在半導(dǎo)體晶片10上涂敷形成抗蝕劑膜(未圖示)，使用中間掩模1對(duì)該抗蝕劑膜進(jìn)行曝光，將對(duì)應(yīng)半導(dǎo)體芯片圖案區(qū)域3的半導(dǎo)體芯片圖案11及對(duì)應(yīng)TEG芯片圖案區(qū)域4a、4b的TEG芯片圖案12a、12b復(fù)制到半導(dǎo)體晶片10上的抗蝕劑膜上(第一曝光工序)。由該第一曝光工序得到的圖案為圖2所示的A。
接著，與上述第一曝光工序相同，將對(duì)應(yīng)半導(dǎo)體芯片圖案區(qū)域3的半導(dǎo)體芯片圖案13及對(duì)應(yīng)TEG芯片圖案區(qū)域4a、4b的TEG芯片圖案15a、15b形成在圖案A的上方(第二曝光工序)。由該第二曝光工序得到的圖案為圖2所示的B。以在第一曝光工序中先形成的TEG芯片圖案12a的一邊與在第二曝光工序中復(fù)制的TEG芯片圖案14b的一邊接合的水平、控制中間掩模1與半導(dǎo)體晶片10的位置對(duì)準(zhǔn)而進(jìn)行該第二曝光工序。也就是說，在兩個(gè)連續(xù)的曝光工序的邊界兩個(gè)TEG芯片圖案作為整體變?yōu)橐粋€(gè)半導(dǎo)體芯片圖案的形狀及尺寸。在本實(shí)施方式中，兩個(gè)TEG芯片圖案12a、14b合在一起的形狀與一個(gè)半導(dǎo)體芯片圖案11、13為同一形狀，尺寸也相同。因此，在半導(dǎo)體晶片上形成的TEG芯片的區(qū)域與以往相比可以變小。
如果通過反復(fù)進(jìn)行上述曝光工序使半導(dǎo)體晶片10的整個(gè)面曝光后，用顯影液體進(jìn)行顯影就形成抗蝕劑圖案。接著，通過使用該抗蝕劑圖案的蝕刻工序在半導(dǎo)體晶片10的整個(gè)面形成半導(dǎo)體芯片和TEG芯片。
接著，利用TEG芯片進(jìn)行特性評(píng)價(jià)，判斷半導(dǎo)體芯片是否優(yōu)良。然后，沿著各半導(dǎo)體芯片之間及半導(dǎo)體芯片與TEG芯片之間設(shè)置的切割線15切斷半導(dǎo)體晶片10，分割成各個(gè)半導(dǎo)體芯片。另外，TEG芯片在這之后通常被除去。在本實(shí)施方式中，連續(xù)的兩個(gè)TEG芯片與一個(gè)半導(dǎo)體芯片為同一形狀、相同尺寸，因此，其結(jié)果是切割線15的間隔通常是一定的，切割工序中切割位置的控制并不復(fù)雜。
另外，由于切割線15的間隔是一定的，切割線不通過TEG芯片圖案上。因此，在切割工序時(shí)TEG芯片的金屬材料不飛散，不會(huì)使半導(dǎo)體芯片的可靠性或成品率降低。
另外，根據(jù)本實(shí)施方式，由于在半導(dǎo)體晶片上形成的TEG芯片圖案區(qū)域與以往相比可以變小，由此，可以相應(yīng)增加從1枚晶片上得到的半導(dǎo)體芯片的數(shù)量。
這樣，根據(jù)本實(shí)施方式，不僅增加收獲量，而且也能充分地進(jìn)行元件評(píng)價(jià)或防止對(duì)準(zhǔn)偏移，可以提高半導(dǎo)體芯片的可靠性或成品率。
另外，本發(fā)明并不限定于上述實(shí)施方式，在不脫離其主旨的范圍內(nèi)可以進(jìn)行變更。例如，維持TEG芯片圖案區(qū)域4a、4b的縱向長(zhǎng)度X實(shí)質(zhì)上為半導(dǎo)體芯片圖案區(qū)域3的縱向長(zhǎng)度L的二分之一的同時(shí)，可以使TEG芯片圖案區(qū)域4a、4b的橫向長(zhǎng)度比半導(dǎo)體芯片圖案區(qū)域的橫向長(zhǎng)度小。
另外，在上述實(shí)施方式中，TEG芯片圖案區(qū)域4a、4b的縱向長(zhǎng)度X實(shí)質(zhì)上為半導(dǎo)體芯片圖案區(qū)域3的縱向長(zhǎng)度L的二分之一，但也可以考慮設(shè)計(jì)TEG芯片圖案區(qū)域4a、4b，使得TEG芯片圖案區(qū)域4a、4b的縱向長(zhǎng)度的總和與一個(gè)半導(dǎo)體芯片圖案區(qū)域的縱向長(zhǎng)度L實(shí)質(zhì)上相同。即使是該設(shè)計(jì)，與以往相比TEG芯片圖案區(qū)域變小，而且，可以使切割間隔一定。
另外，在本實(shí)施方式中，對(duì)半導(dǎo)體芯片圖案區(qū)域多列設(shè)置在中間掩模的縱向進(jìn)行了說明，但也可以在橫向多列設(shè)置，相應(yīng)于此，也就可多列設(shè)置TEG芯片圖案區(qū)域。
權(quán)利要求
1.一種中間掩模，其特征在于，具有在一個(gè)方向有規(guī)則地排列的多個(gè)半導(dǎo)體芯片圖案區(qū)域和夾持所述多個(gè)半導(dǎo)體芯片圖案區(qū)域的TEG芯片圖案區(qū)域，所述TEG芯片圖案區(qū)域的一個(gè)方向的長(zhǎng)度的總長(zhǎng)實(shí)質(zhì)上與所述半導(dǎo)體芯片圖案區(qū)域的所述一個(gè)方向的長(zhǎng)度相同。
2.如權(quán)利要求1所述的中間掩模，其特征在于，所述TEG芯片圖案區(qū)域的所述一個(gè)方向的長(zhǎng)度實(shí)質(zhì)上為所述半導(dǎo)體芯片圖案區(qū)域的所述一個(gè)方向長(zhǎng)度的二分之一。
3.如權(quán)利要求1或2所述的中間掩模，其特征在于，在所述TEG芯片圖案區(qū)域，具有為了防止與半導(dǎo)體晶片重合偏移的重合測(cè)定用區(qū)域，所述重合測(cè)定用區(qū)域在一次曝光區(qū)域的四角形成而構(gòu)成所述TEG芯片圖案區(qū)域。
4.如權(quán)利要求1～3中任一項(xiàng)所述的中間掩模，其特征在于，在所述TEG芯片圖案區(qū)域中，具有線寬測(cè)定用區(qū)域，所述線寬測(cè)定用區(qū)域在一次曝光區(qū)域的四角形成而構(gòu)成所述TEG芯片圖案區(qū)域。
5.一種半導(dǎo)體芯片，其特征在于，其通過將半導(dǎo)體晶片進(jìn)行切割而得到，該半導(dǎo)體晶片使用權(quán)利要求1～4中任一項(xiàng)所述的中間掩模復(fù)制有半導(dǎo)體芯片圖案及TEG芯片圖案。
6.一種半導(dǎo)體裝置的制造方法，其特征在于，具有第一曝光工序，使用權(quán)利要求1～4中任一項(xiàng)所述的中間掩模將半導(dǎo)體芯片圖案及TEG芯片圖案復(fù)制到半導(dǎo)體晶片上；第二曝光工序，使由所述第一曝光工序復(fù)制的TEG芯片圖案的一邊與接下來復(fù)制的TEG芯片圖案的一邊接合而進(jìn)行控制，將半導(dǎo)體芯片圖案及TEG芯片圖案復(fù)制到所述半導(dǎo)體晶片上。
7.如權(quán)利要求6所述的半導(dǎo)體裝置的制造方法，其特征在于，切割線不從所述TEG芯片圖案上通過，通過以一定的間隔進(jìn)行切割而從所述半導(dǎo)體晶片得到各個(gè)半導(dǎo)體芯片。
全文摘要
本發(fā)明涉及一種中間掩模、半導(dǎo)體芯片及半導(dǎo)體裝置的制造方法，其目的在于在制造半導(dǎo)體晶片上作為產(chǎn)品的半導(dǎo)體芯片和TEG芯片的情況下，增加從1枚晶片得到的半導(dǎo)體芯片的數(shù)量，而且，提高半導(dǎo)體芯片的可靠性及成品率。上下設(shè)置TEG芯片圖案區(qū)域(4a、4b)，使在縱向有規(guī)則地排列的多個(gè)半導(dǎo)體芯片圖案區(qū)域(3)夾持在其間。使TEG芯片圖案區(qū)域(4a、4b)各自縱向的長(zhǎng)度X實(shí)質(zhì)上為半導(dǎo)體芯片圖案區(qū)域(3)的縱向長(zhǎng)度L的二分之一。當(dāng)使用該中間掩模(1)時(shí)，在連續(xù)的曝光工序的邊界，兩個(gè)TEG芯片圖案區(qū)域變?yōu)橐粋€(gè)半導(dǎo)體芯片圖案的區(qū)域。這樣，半導(dǎo)體晶片上的TEG芯片圖案的面積變小，從而能相應(yīng)增加半導(dǎo)體芯片的收獲量。
文檔編號(hào)G03F1/44GK101086613SQ20071010996
公開日2007年12月12日 申請(qǐng)日期2007年6月11日 優(yōu)先權(quán)日2006年6月9日
發(fā)明者鈴木弘之 申請(qǐng)人:三洋電機(jī)株式會(huì)社