顯示面板的制作方法

文檔序號：2733026閱讀：189來源：國知局

專利名稱：顯示面板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及顯示面板。更具體地，本發(fā)明涉及可以能夠有效地對存儲在像素中的電荷進行放電的顯示面板。
背景技術(shù)：
通常，液晶顯示器(LCD)包括LCD面板。LCD面板包括在其上形成薄膜晶體管的薄膜晶體管基底、在其上形成濾色器的濾色器基底、以及在薄膜晶體管基底和濾色器基底之間的液晶層。由于LCD面板不是自發(fā)射性的 (self-emissive),它可包括排列在薄膜晶體管基底后面的背光單元，以便將光輻射到其中。根據(jù)液晶層的對準狀態(tài)來調(diào)整從背光單元輻射的光的透射率。
LCD可以是薄的、重量輕的、并且消耗很少的功率，但是大的LCD難以制造，可以改善其對比率(contrastratio),并且可以加寬其4見角。
為了加寬LCD的視角，已經(jīng)開發(fā)了圖案化垂直對準(PVA: Patterned Vertically Aligned )模式的LCD。根據(jù)該PVALCD,在像素電極和公共電極二者中形成切割圖案，并使用通過切割圖案形成的邊緣場(fringe field)來調(diào)整液晶微粒(molecule )的傾斜方向，從而改善視角。
在PVALCD中，通過液晶微粒傳輸?shù)墓獾南辔谎舆t可取決于LCD的前面和側(cè)面之間的視角而顯著地改變。因此，低灰度級的亮度可以在LCD的側(cè)面顯著地增加，從而惡化了可見度(visibility)并降低了對比率。為了解決這個問題，已經(jīng)開發(fā)了超PVA (SPVA) LCD。根據(jù)SPVA LCD，將像素
電極劃分為其上直接施加數(shù)據(jù)電壓的第一部分以及相對于第一部分電浮置的第二部分。
當LCD面板關(guān)斷時，通過柵極線將接地電壓施加到其中。這樣，接地電壓也被施加到薄膜晶體管的柵極電極。在這個情況中，由于在薄膜晶體管中可以流動大約10pA到lnA的電流，所以可以通過數(shù)據(jù)線在幾百毫秒中將存儲在像素中的電荷放電到外部。
然而，由于在SPVALCD中的像素電極的第二部分是電浮置的(即，第二部分與第一部分、薄膜晶體管、和數(shù)據(jù)線電隔離)，所以不能適當?shù)貙⒃?像素電極的第二部分中存儲的電荷放電。
由于不能輕易地將這些電荷放電，所以可以將具有相同極性的電壓同時施加到液晶上。這樣，即使在LCD面板關(guān)斷時，也可能在LCD面板上保留后像(afterimage),并且可以在LCD面板的操作期間發(fā)生閃爍。

發(fā)明內(nèi)容
本發(fā)明提供了能夠改善亮度和側(cè)面可見度的顯示面板。
本發(fā)明的附加特征將在接下來的描述中陳述，并且將部分地從所述描述中顯現(xiàn)，或者可通過實踐本發(fā)明而獲知。
本發(fā)明公開一種顯示面板，其包括多條柵極線，用以接收具有柵極導通電壓和柵極截止電壓的柵極脈沖；多條數(shù)據(jù)線，與柵極線交叉并與其絕緣，所述數(shù)據(jù)線用以接收第一數(shù)據(jù)電壓；以及多個像素，分別配置在通過柵極線和數(shù)據(jù)線定義的多個像素區(qū)域中。像素包括第一薄膜晶體管、第一液晶電容器、耦合電容器、第二液晶電容器和放電電路。所述第一薄膜晶體管連接到第n條柵極線和第m條數(shù)據(jù)線，用以響應(yīng)于具有柵極導通電壓的柵極脈沖而輸出第一數(shù)據(jù)電壓，其中n和m是自然數(shù)。第一液晶電容器連接到第一薄膜晶體管，用以充電作為主像素電壓的第一數(shù)據(jù)電壓，所述耦合電容器并聯(lián)地連接到第一液晶電容器，用以接收第一數(shù)據(jù)電壓，以及第二液晶電容器串聯(lián) 地連接到耦合電容器，用以充電作為子像素電壓的第二數(shù)據(jù)電壓。所述,第二數(shù)據(jù)電壓低于第一數(shù)據(jù)電壓。所述放電電路，連接在耦合電容器和第二液晶電容器之間，用以形成存儲在第二液晶電容器中的電荷的放電路徑。
本發(fā)明還公開了一種顯示面板，其包括陣列基底，具有用以接收柵極脈沖的多條柵極線、與所述柵極線交叉并與其絕緣的多條數(shù)據(jù)線、以及分別配置在由所述柵極線和數(shù)據(jù)線定義的多個像素區(qū)域中的多個像素。所述柵極脈沖具有柵極導通電壓和柵極截止電壓，并且所述數(shù)據(jù)線接收第一數(shù)據(jù)電
壓。相對的基底在與所述陣列基底面對的同時與其耦接。所述相對的基底包括公共電極、以及插入在所述陣列基底和所述相對的基底之間的液晶層。像素包括第一薄膜晶體管、主像素電極、子像素電極、和第二薄膜晶體管。第一薄膜晶體管連接到第n條柵極線和第m條數(shù)據(jù)線，用以響應(yīng)于具有柵極
導通電壓的柵極脈沖而輸出第一數(shù)據(jù)電壓。主像素電極連接到第一薄膜晶體管的第一漏極電極，用以接收作為主像素電壓的第一數(shù)據(jù)電壓，以及子像素電極與所述主像素電極分隔開并與所述第一漏極電極部分重疊，用以接收比第一數(shù)據(jù)電壓低的、作為子像素電壓的第二數(shù)據(jù)電壓。第二薄膜晶體管連接到所述子像素電極，用以形成子像素電極的電壓的放電路徑。
應(yīng)該理解，前面的概括描述和接下來的詳細描述二者都是示范性和說明性的，并意欲提供如權(quán)利要求所保護的本發(fā)明的進一步說明。

附示了本發(fā)明的實施例，并與說明書一起用于說明本發(fā)明的原理，其中包括附圖是為了提供本發(fā)明的進一步理解，且附圖被合并并構(gòu)成了本說明書的一部分。
圖1是根據(jù)本發(fā)明的示范實施例、包括在顯示面板中的第(nxm)像素的等效電路圖2和圖3示出了圖1的等效電路的波形的圖；圖4示出了圖1的像素的布局；圖5是沿圖4的線I-I'的橫截面視圖；圖6是沿圖4的線I1-II，的橫截面視圖；圖7是沿圖4的線III - III，的橫截面視圖8是根據(jù)本發(fā)明的又一示范實施例、包括在顯示面板中的第(nxm)
像素的等效電路圖9示出了圖8的像素的布局。
具體實施例方式
下文中，將參考示出了本發(fā)明的實施例的附圖來更全面地描述本發(fā)明。然而，本發(fā)明可以以許多不同的形式來實現(xiàn)，并不應(yīng)該理解為限于這里陳述的實施例。而是，提供這些實施例，以便使本公開徹底，并且本公開將向本領(lǐng)域的技術(shù)人員全面地傳達本發(fā)明的范圍。在附圖中，可以為了清楚而放大層和區(qū)域的尺寸和相對尺寸。在附圖中，相同的附圖標記指的是相同的元件。
將理解的是，當元件或?qū)颖环Q為是"在"另一個元件或?qū)?上"或"連接到，，另一個元件或?qū)訒r，其可以直接地或間接地"在"其它元件或?qū)?上"、或者直接地或間接地"連接到"其它元件或?qū)?。相反地，當元件被稱為是"直接在"另一個元件或?qū)?上"或"直接連接到"另一個元件或?qū)訒r，沒有居間元件或?qū)哟嬖凇?br> 圖1是根據(jù)本發(fā)明的示范實施例、包括在顯示面板中的第(nxm)像素的等效電路圖，以及圖2是示出了圖l的等效電路的波形的圖。
參考圖1和圖2，該第(nxm)像素包括第n條柵極線GLn、第m條數(shù) 據(jù)線DLm、第一薄膜晶體管T1、以及放電電路DC。第一薄膜晶體管T1連接到第n條柵極線GU和第m條數(shù)據(jù)線DLm。
具體地，第一薄膜晶體管Tl的第一柵極電極GE1連接到第n條柵極線 GLn，而其第一源極電極SE1連接到第m條數(shù)據(jù)線DLm。第一薄膜晶體管 Tl還包括第一漏極電極DE1。
當將柵極脈沖Gni施加到第n條柵極線GLn時，將數(shù)據(jù)電壓Vcn施加到了第m條數(shù)據(jù)線DLm。柵極脈沖Gni包括被維持于第一時間間隔tl的柵極導通電壓V。n和被維持于第二時間間隔t2的柵極截止電壓V。ff。第二時間間隔 t2跟隨在第一時間間隔11后。
在第一薄膜晶體管Tl響應(yīng)于柵極脈沖Gni而在第一時間間隔tl導通時，被施加到第一源極電極SE1的數(shù)據(jù)電壓Vd被輸出到第一漏極電極DE1 。
在第一時間間隔tl之后，第一薄膜晶體管Tl響應(yīng)于柵極脈沖Gni而在與第二時間間隔t2對應(yīng)的柵極截止電壓V。ff的狀態(tài)中截止。
放電電路DC連接到第(n - 1 )條柵極線GL(n- d和第m條數(shù)據(jù)線DL(m)。
具體地，放電電路DC包括第二薄膜晶體管T2,其具有的第二柵極電極 GE2連接到第(n - 1 )條柵極線GL(n—1}，而第二源極電極SE2連接到第m 條數(shù)據(jù)線DLm。第二薄膜晶體管T2還包括第二漏極電極DE2。
當柵極脈沖G^i被施加到第(n - 1 )條柵極線GL(n-D上時，數(shù)據(jù)電壓 Vd2被施加到第m條數(shù)據(jù)線DLm。柵極脈沖Gn-u包括被維持于第三時間間隔t3的柵極導通電壓V。n和被維持于第四時間間隔t4的柵極截止電壓V。ff。第四時間間隔t4跟隨在第三時間間隔t3后。
當?shù)诙∧ぞw管T2響應(yīng)于柵極脈沖G(n.w而在第三時間間隔t3導通時，被施加到第二源極電極SE2的數(shù)據(jù)電壓Vd2被輸出到第二漏極電極DE2 。
在第三時間間隔t3之后，在第四時間間隔t4中第二薄膜晶體管T2截止。
第(nxm)像素還包括主像素MP、耦合電容器Qp、和子像素SP。主
像素MP通過第一薄膜晶體管Tl的第一漏極電極DE1而并聯(lián)地連接到耦合電容器Ccp，并且耦合電容器Ccp串聯(lián)連接到子像素SP。
主像素MP包括第一液晶電容器C^和第一存儲電容器Cstl,它們并聯(lián) 地連接到第一漏極電極DE1 。
具體地，第一液晶電容器C^的第一端連接到第一薄膜晶體管Tl的第一漏極電極DE1，而其第二端連接到施加了公共電壓Ve。m的公共電極。第
一存儲電容器Csu的第一端連接到第一液晶電容器dd的第一端，而其第二
端連接到公共電極。
耦合電容器Ccp連接在主像素MP和子像素SP之間。也就是說，耦合電容器Ccp的第一端連接到第一漏極電極DEl,而其第二端連接到子像素SP。
子像素SP包括第二液晶電容器Cw和第二存儲電容器Cst2,它們彼此并聯(lián)地連接到耦合電容器Ccp的第二端。
具體地，第二液晶電容器Cle2的第一端連接到耦合電容器Cep的第二端，
而第二液晶電容器Qc2的第二端連接到公共電極。第二存儲電容器Cw的第一端連接到耦合電容器Cep的第二端，而第二存儲電容器Cst2的第二端連接到公共電極。此外，第二液晶電容器de2的第一端和第二存儲電容器Cst2的
第一端也連接到包括在放電電路DC中的第二薄膜晶體管T2的第二漏極電極DE2。
當將柵極導通電壓V。n施加到第n條柵極線GLn時，第一薄膜晶體管Tl 導通，使得施加到數(shù)據(jù)線DLm的數(shù)據(jù)電壓Vdl被輸出到第一漏極電極DEI 。輸出到第一漏極電極DEI的數(shù)據(jù)電壓V^在主像素MP的第一液晶電容器 C,d和子像素SP的第二液晶電容器Ck2中充電。然而，在子像素SP的第二
液晶電容器dc2中充電的電壓由于耦合電容器Ccp而小于在主像素MP的第
一液晶電容器Clcl中充電的電壓。
第二液晶電容器C^的液晶微粒由于在第一液晶電容器Qe,和第二液晶電容器C,c2中的充電的電壓的差異，而被傾斜小于第一液晶電容器Cw的液
晶微粒。當組合傳輸通過主像素MP和子像素SP的光時，可以在不降低LCD 前面的亮度的情況下改善側(cè)面視角。
與圖l的顯示面板不同，在傳統(tǒng)的顯示面板中，由于處于柵極截止電壓的狀態(tài)中的柵極脈沖Gm被施加到第n條柵極線GLn,所以第一薄膜晶體管 Tl截止并用作電阻器。這樣，第一液晶電容器Clc可由于第一薄膜晶體管
Tl而通過第m條數(shù)據(jù)線DLm對外部放電。然而，由于通過耦合電容器Ccp
而第二液晶電容器de2;故浮置，所以第二液晶電容器CM可能沒有對外部放電。
然而，根據(jù)圖1的顯示面板，第二液晶電容器C,c2的第一端連接到放電電路DC的第二薄膜晶體管T2，從而為第二液晶電容器C,e2提供了放電路徑。
更具體地，當將處于柵極截止電壓V。ff狀態(tài)中的柵極脈沖Gni施加到第 n條柵極線GLn時，第一薄膜晶體管Tl截止。在這個情況中，由于第(n -1 )條柵極線GL(n- l)也維持在柵極截止電壓V。ff，所以在放電電路DC 中的第二薄膜晶體管T2被截止。
因此，第二薄膜晶體管T2也用作將第二液晶電容器C,c2的第一端連接到第m條數(shù)據(jù)線DU的電阻器。結(jié)果，第二液晶電容器Q。也可由于第二薄膜晶體管T2而對外部放電。
當處于柵極導通電壓V。。狀態(tài)的柵極脈沖G(n—u)被施加到第(n- 1 )條柵極線GL^-D時，放電電路DC中的第二薄膜晶體管T2導通。因此，由于數(shù)據(jù)電壓Vd2而在第二液晶電容器Cle2中預先充電預定量電荷。如果預先在第二液晶電容器Clc2中充電過多的電荷，則在短時間間隔t2可能不足以執(zhí)行放電，該短時間間隔t2是維持第n條柵極線GLn的柵極截止電壓V。ff的期間。
為了使可存儲在第二液晶電容器de2中的電荷量最小化，可以調(diào)整尺寸，即
第二薄膜晶體管T2的驅(qū)動性能。具體地，第二薄膜晶體管T2可以設(shè)計為具有為第一薄膜晶體管T1的尺寸的20%或更小的尺寸。例如，當晶體管的尺寸被定義為W/L ( W和L分別表示溝道寬度和溝道長度)時，第二薄膜晶體管T2可被設(shè)計為具有第一薄膜晶體管Tl的尺寸的20%或更小的尺寸。
圖2和圖3示出了根據(jù)本發(fā)明的示范性實施例的、包括在顯示面板中的主像素MP和子像素SP的電壓波形的圖。圖2示出了主像素電壓Vmp和子像素電壓V叩在沒有放電電路的第(nxm)像素的正常操作期間的波形。圖 2還示出了主像素電壓Vmp.和子像素電壓Vsp.在具有第二薄膜晶體管T2的放電電路的第(nxm)像素的正常操作期間的波形，其中第二薄膜晶體管 T2的小大是第一薄膜晶體管Tl的尺寸的20%或更小。圖3示出了主^象素電壓Vmp和子像素電壓Vsp在沒有放電電路的第(nx m)像素的正常操作期間的波形。圖3還示出了主像素電壓Vmp.和子像素電壓Vsp.在具有第二薄膜晶體管T2的放電電路的第(nxm)像素的正常操作期間的波形，其中第二
薄膜晶體管T2的小大是第一薄膜晶體管Tl的尺寸的20%或更小。
如圖2所示，盡管每個像素具有包括第二薄膜晶體管T2的放電電路，在正常操作時沒有問題出現(xiàn)。然而，當?shù)诙∧ぞw管T2具有比第一薄膜晶體管Tl的尺寸的20%更大的尺寸時，可以在子像素電壓Vsp.和Vsp之間出現(xiàn)電壓差，如圖3所示。因此，如上所述，第二薄膜晶體管T2可設(shè)計為具有為第一薄膜晶體管Tl的尺寸的20%或更小的尺寸。
圖4是圖1的第(nxm)像素的布局，圖5是沿圖4的線I-I，的橫截面視圖，圖6是沿圖4的線I1-II'的橫截面視圖，以及圖7是沿圖4的線 III-m'的橫截面視圖。
參考圖4和圖5,顯示面板100包括陣列基底110、在面對陣列基底110 的同時耦接到陣列基底110的相對的基底120、以及插入在陣列基底110和相對的基底120之間的液晶層130。
陣列基底110包括第一基礎(chǔ)基底111,和形成在第一基礎(chǔ)基底上的柵極
線GLn、 GLw、…...以及數(shù)據(jù)線DLm、 DLm+1.......。柵極線GLn、 GLn.,.......
在第一方向Dl上延伸，而數(shù)據(jù)線DLm、 DLm+1.......在第二方向D2上延伸，
該第二方向D2實際上垂直于第一方向Dl。此外，數(shù)據(jù)線DLm、 DLm+1.......
與柵極線GLn、 GL^.......交叉，并與其絕緣，從而通過柵極線GLn、
GL^.......和數(shù)據(jù)線DLm、 DLm+1.......定義了多個像素區(qū)域。
在第一基礎(chǔ)基底111上排列柵極絕緣層112、半導體島(island) 113、和歐姆觸點島114。
半導體島113可以是氫化非晶硅或多晶硅，以及歐姆觸點島114可以是摻雜有高濃度雜質(zhì)的非晶硅、多晶硅或硅化物。歐姆觸點島114成對地配置在半導體島113上。
每個像素區(qū)域可包括第一薄膜晶體管Tl、第二薄膜晶體管T2、主像素 MP和子像素SP。
參考圖5,第一薄膜晶體管Tl連接到柵極線GU和數(shù)據(jù)線DLm。第一薄膜晶體管Tl的柵極電極GE從柵極線GLn分支，而其源極電極SE從數(shù)據(jù) 線DLm分支。第一薄膜晶體管Tl的第一漏極電極DE1連接到主像素MP。
第一薄膜晶體管Tl響應(yīng)于通過柵極線GLn施加的柵極脈沖，而向第一漏極電極DE1輸出通過數(shù)據(jù)線DLm施加的數(shù)據(jù)電壓。
主像素MP包括主像素電極MPE和主存儲電極MSE,而子像素SP包
括子像素電極SPE和子存儲電極SSE。主像素電極MPE和子像素電極SPE 具有彼此不同的尺寸。與數(shù)據(jù)線DLm平行的主像素電極MPE和子像素電極 SPE的橫側(cè)可以在第一方向Dl,即柵極線GU的延伸方向上彎曲。
主像素電極MPE通過第一接觸孔C1而連接到第一薄膜晶體管Tl的第一漏極電極DE1，并且其接收數(shù)據(jù)電壓。
子像素電極SPE與第一漏極電極DE1的延伸部分A重疊，以形成耦合電容器Ccp。
主像素電極MPE與子像素電極SPE分隔開。因此，主像素電極MPE 在第一時間間隔tl期間電容性地耦接到子像素電極SPE (見圖1 )，在第一時間間隔tl期間處于柵極導通電壓V。n狀態(tài)的柵極脈沖Gni被施加到第一薄膜晶體管T1。在第一時間間隔tl之后，由于在第二時間間隔t2期間第一薄膜晶體管Tl截止，所以主像素電極MPE與子像素電極SPE電絕緣。在本示范實施例中，在一個像素區(qū)域中位于主像素電極MPE和子像素電極SPE 之間的區(qū)域?qū)?yīng)于沒有像素電極的區(qū)域，并將定義為第一開口 (opening) 01。
主存儲電極MSE和子存儲電極SSE彼此整體地形成，并分別與主像素電極MPE和子像素電極SPE重疊。詳細地說，主存儲電極MSE在第一方向D1方向延伸，并與主像素電極MPE部分重疊。主像素電極MPE與主存儲電極MSE部分地重疊，以形成第一存儲電容器Csu。
子存儲電極SSE在插入主存儲電極MSE的同時在第二方向D2上延伸，并部分地與子像素電極SPE重疊。子像素電極SPE與子存儲電極SSE重疊，以形成第二存儲電容器Cst2。公共電壓Vcom被施加到主存儲電極MSE和子存儲電極SSE。
參考圖4、.圖6和圖7，第二薄膜晶體管T2連接到第(n- 1 )條柵極線 GLn— t和第m條數(shù)據(jù)線DLm。
第二薄膜晶體管T2的柵極電極GE(m)從第(n - 1 )條柵極線GL(n-D分支，而其源極電極SE(n.D從數(shù)據(jù)線DU分支。第二薄膜晶體管T2的第二漏極電極DE2與源極電極SE(n-D分隔開預定的距離。此外，第二漏極電極DE2 部分地延伸，以便通過第二接觸孔C2連接到子像素電極SPE。因此，包括子像素電極SPE的第二液晶電容器Qe2連接到第二薄膜晶體管T2,從而為
第二液晶電容器C,c2提供了放電路徑。
第二薄膜晶體管T2共享連接到第(n - 1 )條柵極線GL(n-D的第一薄膜晶體管Tl的柵極電極GE(n力、以及源極電極SEo^和半導體層113。因此，由于第二薄膜晶體管T2和第一薄膜晶體管Tl實際上可以同時通過相同的處理來形成，所以不需要形成第二薄膜晶體管T2的附加處理。
參考圖5，相對的基底120包括第二基礎(chǔ)基底121 、黑矩陣(black matrix) 122、濾色器層123、和公共電極124。
黑矩陣122包括阻光(light blocking )材料，并形成在第二基礎(chǔ)基底121 上。在一個像素的非有效(non-effective)區(qū)域中形成黑矩陣122以便防止光泄漏。
濾色器層123包括紅色、綠色、和藍色濾色器，并形成在一個像素的有效區(qū)域中。
公共電極124形成在黑色矩陣122的整個區(qū)域以及濾色器層123之上。可以通過圖案化處理而在公共電極124上形成多個第二開口 02。第二開口 02形成在與第一開口 01不同的位置上。此外，每個第一開口01位于兩個相鄰的第二開口 02之間。
在一個像素區(qū)域中，第一開口 01和第二開口 02形成其中液晶微粒在不同的方向上對準的多個域(domain)。如上所述，液晶微粒在不同的域中在不同的方向上對準，從而減少了由于域之間的相互補償效果導致的可見度根據(jù)視角的改變。因此，顯示設(shè)備可具有更寬的視角。
圖8是根據(jù)本發(fā)明的又一示范實施例、包括在顯示面板中的第(nxm) 像素的等效電路圖，而圖9是圖8的像素的布局。
在圖8和圖9中，相同的附圖標記指的是與圖1和圖4中相同的元件，并因此將省略相同元件的詳細描述。
參考圖8和圖9,第(nxm)像素包括第n條柵極線GLn和第m條數(shù) 據(jù)線DLm、第一薄膜晶體管T1、和放電電路DC。第一薄膜晶體管T1連接到第n條柵極線GLn和第m條數(shù)據(jù)線DLm。放電電路DC包括第二薄膜晶體管T2。
圖8和圖9的顯示面板為第二液晶電容器Ck2提供了與在前實施例不同的放電路徑。
詳細地說，通過連接到第(n-1)條柵極線和第(m+l)條數(shù)據(jù)線的第二薄膜晶體管T2形成了第二液晶電容器de2的放電路徑。也就是說，當?shù)?br> 一薄膜晶體管Tl響應(yīng)于處于柵極截止電壓V。ff狀態(tài)中的柵極脈沖Gni而截止時，通過第(m+l)條數(shù)據(jù)線開始在第二液晶電容器Qc2中存儲的電荷的放電。
如上所述，在顯示面板中形成電浮置的第二液晶電容器的放電路徑，從而可以有效地對存儲在第二液晶電容器中的電荷進行放電。
這樣，顯示面板可以防止由存儲在第二液晶電容器中的電荷導致的顯示屏幕上的后像，從而改善了顯示面板的顯示質(zhì)量。
對于本領(lǐng)域的技術(shù)人員顯然的是，可以在不脫離本發(fā)明的精神或范圍的情況下，在本發(fā)明中進行各種修改和變化。因此，本發(fā)明意欲覆蓋本發(fā)明的所述修改和變化，只要它們落入所附權(quán)利要求以及它們的等同物的范圍內(nèi)即可。
相關(guān)申請的交叉引用
本申請要求2006年11月23提交的韓國專利申請No.l0-2006-116487的優(yōu)先權(quán)權(quán)益，為了所有目的而通過參考將其合并于此，就像是在這里陳述一樣。
權(quán)利要求
1.一種顯示面板，包括多條柵極線，用以接收包括柵極導通電壓和柵極截止電壓的柵極脈沖；多條數(shù)據(jù)線，與柵極線交叉并與其絕緣，所述數(shù)據(jù)線用以接收第一數(shù)據(jù)電壓；以及多個像素，分別配置在通過柵極線和數(shù)據(jù)線定義的多個像素區(qū)域中；其中，像素包括第一薄膜晶體管，連接到第n條柵極線和第m條數(shù)據(jù)線，用以響應(yīng)于具有柵極導通電壓的柵極脈沖而輸出第一數(shù)據(jù)電壓，n和m是自然數(shù)；第一液晶電容器，連接到第一薄膜晶體管，用以充電第一數(shù)據(jù)電壓作為主像素電壓；耦合電容器，并聯(lián)地連接到第一液晶電容器，用以接收第一數(shù)據(jù)電壓；第二液晶電容器，串聯(lián)地連接到耦合電容器，用以充電第二數(shù)據(jù)電壓作為子像素電壓，所述第二數(shù)據(jù)電壓低于第一數(shù)據(jù)電壓；以及放電電路，連接在耦合電容器和第二液晶電容器之間，用以形成存儲在第二液晶電容器中的電荷的放電路徑。
2. 根據(jù)權(quán)利要求1的顯示面板，其中所述放電電路包括第二薄膜晶體管。
3. 根據(jù)權(quán)利要求2的顯示面板，其中所述第一薄膜晶體管包括第一柵極電極，連接到第n條柵極線；第一源極電極，連接到第m條數(shù)據(jù)線；以及第一漏極電極，其中，所述第二薄膜晶體管包括第二柵極電極，連接到第(n-l)條柵極線；第二源極電極，連接到第m條數(shù)據(jù)線；以及第二漏極電極，連接在耦合電容器和第二液晶電容器之間。
4. 根據(jù)權(quán)利要求3的顯示面板，其中所述放電路徑包括第二薄膜晶體管和第m條數(shù)據(jù)線。
5. 根據(jù)權(quán)利要求3的顯示面板，其中當?shù)谝槐∧ぞw管響應(yīng)于具有柵極截止電壓的柵極脈沖而截止時，開始存儲在第二液晶電容器中的電荷的放電。
6. 根據(jù)權(quán)利要求2的顯示面板，其中所述第一薄膜晶體管包括第一柵極電極，連接到第n條柵極線；第一源極電極，連接到第m條數(shù)據(jù)線；以及第一漏極電極，其中，所述第二薄膜晶體管包括第二柵極電極，連接到第(n-l)條柵極線；第二源極電極，連接到第(m+l)條數(shù)據(jù)線；以及第二漏極電極，連接在耦合電容器和第二液晶電容器之間。
7. 根據(jù)權(quán)利要求6的顯示面板，其中所述放電路徑包括第二薄膜晶體管和第(m+l)條數(shù)據(jù)線。
8. 根據(jù)權(quán)利要求2的顯示面板，其中第二薄膜晶體管的W/L是第一薄膜晶體管的W/L的20%或更少，W是薄膜晶體管的溝道寬度，L是其溝道長度。
9. 根據(jù)權(quán)利要求1的顯示面板，其中所述像素還包括第一存儲電容器，與第一液晶電容器并聯(lián)地連接；以及第二存儲電容器，與第二液晶電容器并聯(lián)地連接。
10. —種顯示面板，包括陣列基底，包括用以接收柵極脈沖的多條柵極線、與所述柵極線交叉并與其絕緣的多條數(shù)據(jù)線、以及分別配置在由所述柵極線和數(shù)據(jù)線定義的多個像素區(qū)域中的多個像素，其中所述柵極脈沖包括柵極導通電壓和柵極截止電壓，并且所述數(shù)據(jù)線接收第一數(shù)據(jù)電壓；相對的基底，在面對所述陣列基底的同時與所述陣列基底耦接，所述相對的基底包括公共電極；以及液晶層，插入在所述陣列基底和所述相對的基底之間，其中像素包括第一薄膜晶體管，連接到第n條柵極線和第m條數(shù)據(jù)線，用以響應(yīng)于具有柵極導通電壓的柵極脈沖而輸出第一數(shù)據(jù)電壓；主像素電極，連接到第一薄膜晶體管的第一漏極電極，用以接收作為主像素電壓的第一數(shù)據(jù)電壓；子像素電極，與所述主像素電極分隔開并與所述第一漏極電極部分重疊，用以接收比第一數(shù)據(jù)電壓低的、作為子像素電壓的第二數(shù)據(jù)電壓；以及第二薄膜晶體管，連接到所述子像素電極，用以形成子像素電極的電壓的放電路徑。
11. 根據(jù)權(quán)利要求IO的顯示面板，其中所述第一薄膜晶體管包括第一柵極電極，從第n條柵極線分支；以及第一源極電極，配置在第一柵極電極上，并且所述第一源極電極從第m 條數(shù)據(jù)線分支，其中，所述第二薄膜晶體管包括第二柵極電極，從第(n-l)條柵極線分支；第二源極電極，配置在第二柵極電極上，并且所述第二源極電極從第m 條數(shù)據(jù)線分支；以及第二漏極電極，與第二源極電極分隔開并連接到所述子像素電極。
12. 根據(jù)權(quán)利要求11的顯示面板，其中所述放電路徑包括第二薄膜晶體管和第m條數(shù)據(jù)線。
13. 根據(jù)權(quán)利要求10的顯示面板，其中所述第一薄膜晶體管包括第一柵極電極，從第n條柵極線分支；以及第一源極電極，配置在第一柵極電極上，所述第一源極電極從第m條數(shù)據(jù)線分支，其中，所述第二薄膜晶體管包括第二柵極電極，從第(n-l)條柵極線分支；第二源極電極，配置在第二柵極電極上，所述第二源極電極從第(m+l) 條數(shù)據(jù)線分支；以及第二漏極電極，與第二源極電極分隔開并連接到所述子像素電極。
14. 根據(jù)權(quán)利要求13的顯示面板，其中所述放電路徑包括第二薄膜晶體管和第(m+l)條數(shù)據(jù)線。
15. 根據(jù)權(quán)利要求10的顯示面板，其中所述像素還包括主存儲電極，與主像素電極的邊沿部分地重疊；以及子存儲電極，與子像素電極的邊沿部分地重疊。
16. 根據(jù)權(quán)利要求15的顯示面板，其中所述主存儲電極與子存儲電極整體形成。
17. 根據(jù)權(quán)利要求10的顯示面板，其中所述第一薄膜晶體管和第二薄膜晶體管基本上同時通過相同的處理來形成。
18.根據(jù)權(quán)利要求17的顯示面板，其中第二薄膜晶體管的W/L是第一薄膜晶體管的W/L的20。/。或更少，W是薄膜晶體管的溝道寬度，L是薄膜晶體管的溝道長度。
全文摘要
在包括多個像素的顯示面板中，每個像素包括第一薄膜晶體管、第一液晶電容器和第二液晶電容器、耦合電容器、以及放電電路。所述第一液晶電容器通過所述第一薄膜晶體管連接到數(shù)據(jù)線。所述第二液晶電容器通過耦合電容器而并聯(lián)地連接到第一液晶電容器。放電電路連接在耦合電容器和第二液晶電容器之間，并且其對存儲在第二液晶電容器中的電荷進行放電。
文檔編號G02F1/1362GK101187766SQ20071018824
公開日2008年5月28日申請日期2007年11月23日優(yōu)先權(quán)日2006年11月23日
發(fā)明者樸貞恩, 李庸羽, 金希駿申請人:三星電子株式會社

完整全部詳細技術(shù)資料下載