專利名稱：源極跟隨器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種跟隨器(follwer)，特別是涉及一種源極跟隨器。
背景技術(shù)：
由于液晶(liquid crystal)屬于 一種電壓驅(qū)動的組件，因此在液晶顯示器所 采用的液晶驅(qū)動芯片內(nèi)，會大量使用各種不同架構(gòu)的電壓跟隨電路，以作 為輸出緩沖器。圖1即為常見的電壓跟隨電路的架構(gòu)。請參照圖1,此電壓 跟隨電路由源極跟隨器110及120組成。源極跟隨器IIO是由開關(guān)111、113、 115，以及NMOS晶體管112、 114所組成。源極跟隨器120則由開關(guān)121、 123、 125，以及PMOS晶體管122、 124所組成。另夕卜，在此圖中，VCC 表示電源電壓，GND表示接地電壓，DATA表示輸入訊號，而OUT表示輸 出訊號，至于SW1及SW2則表示為控制開關(guān)導(dǎo)通與否的開關(guān)控制訊號。
使用圖1所示的傳統(tǒng)源極跟隨器來制作電壓跟隨電路的一缺點是電壓 跟隨電路的輸出電壓會受限于MOS晶體管的臨界開啟電壓(Vth)，因而無法 達(dá)到軌對軌(rail-to-rail)的操作。以圖l來說明，就是輸出訊號OUT的電壓 電平無法達(dá)到電源電壓VCC和接地電壓GND的電平。之所以會產(chǎn)生這樣 的問題，可藉由圖2來說明。
圖2為圖1所示電路的訊號時序圖。請同時參照圖l及圖2。在T2所 示的預(yù)充電期間中，開關(guān)控制訊號SW1為^氐電位(low)，而開關(guān)控制訊號 SW2有一段時間為高電位(high)。由于在開關(guān)控制訊號SW2呈現(xiàn)高電位的 這段時間，開關(guān)111、 115、 121及125皆關(guān)閉(turn off),而開關(guān)113及 123皆導(dǎo)通(tumon),因此NMOS晶體管114的柵極電壓VNovrE被充電至電 源電壓VCC的電平，而PMOS晶體管124的柵極電壓VpGATE則呈現(xiàn)接地電 壓GND的電平。在T1所示的數(shù)據(jù)傳遞期間中，開關(guān)控制訊號SW1為高電 位，而開關(guān)控制訊號SW2為低電位，因此開關(guān)lll、 115、 121及125皆導(dǎo) 通，而開關(guān)113及123皆關(guān)閉。由于此時柵極電壓VNGATE=DATA+VGSN,故 輸出訊號OUT的電壓電平可如下列式(l)所述V0UT=(VNGATE-VGSN)=(DATA+VGSN-VGSN)…式(1) ，其中V0UT即輸出訊號OUT的電壓電平，而VGSN表示NMOS晶體管的柵 極-源極電壓。
藉由式(l)可知，V0UT=DATA。然而，當(dāng)輸入訊號DATA的最高電壓等 于電源電壓VCC的電平時，由于柵極電壓VNGATE最多只能提升到電源電壓 VCC的電平，以致于輸出訊號OUT的最高電壓如下列式(2)所述
Vout=(Vngate-Vc;sn)=(VCC-Vgsn)...式(2) 。因此，藉由式(2)可知，當(dāng)輸入訊號DATA的電平相當(dāng)于電源電壓VCC 的電平時，輸出訊號OUT的最高電壓并無法達(dá)到電源電壓VCC的電平。 同理，當(dāng)輸入訊號DATA的最低電壓等于接地電壓GND的電平時，由于 V0UT=(GND+VSGP),其中Vsgp表示PMOS晶體管的源極-柵極電壓，因此便 可知道輸出訊號OUT的最低電壓無法達(dá)到接地電壓GND的電平。所以， 若采用圖l所示的源極跟隨器架構(gòu)來實現(xiàn)電壓跟隨電路，那么輸出訊號OUT 的電壓擺幅便無法達(dá)到電源電壓VCC及接地電壓GND的電平，因而使電 壓跟隨電路無法達(dá)到軌對軌的操作。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種源極跟隨器，其輸出訊號的電壓電平可達(dá)到 電源電壓或4妄地電壓的電平。
本發(fā)明的另一目的是提供一種源極跟隨器，使用者可據(jù)以實現(xiàn)電壓跟 隨電路，并使該電壓跟隨電路達(dá)到軌對軌的操作。
基于上述及其它目的，本發(fā)明提出一種源極跟隨器，其包括第一開關(guān)、 第二開關(guān)、第一晶體管、第一電容、第三開關(guān)及第二晶體管。第一開關(guān)的 第一端接收輸入訊號。第二開關(guān)的第一端耦接第一電壓。第一晶體管的源 極耦接第一開關(guān)的第二端，而柵極與漏極則耦接第二開關(guān)的第二端。第一 電容的第一端接收第一控制訊號，而第二端則耦接第一晶體管的漏極。第 三開關(guān)的第一端耦接第 一電壓。第二晶體管的柵極與漏極分別耦接第一電 容的第二端與第三開關(guān)的第二端，而源極則作為源極跟隨器的輸出。其中，
在第一期間中，第一開關(guān)及第三開關(guān)為導(dǎo)通，且第一控制訊號呈現(xiàn)第一電 位，而在第二期間中，第二開關(guān)導(dǎo)通第一預(yù)設(shè)時間，第一控制訊號由第一
6電位轉(zhuǎn)為第二電位，并維持第二預(yù)設(shè)時間，且第一預(yù)設(shè)時間與第二預(yù)設(shè)時 間部份重迭，而第二預(yù)設(shè)時間的終止時間在第 一預(yù)設(shè)時間的終止時間之后。 基于上述及其它目的，本發(fā)明另提出一種源極跟隨器，其包括第一開 關(guān)、第一晶體管、第一電荷泵浦、第二開關(guān)、第三開關(guān)及第二晶體管。第 一開關(guān)的第 一端接收輸入訊號。第 一 晶體管的源極耦接第 一開關(guān)的第二端， 而其柵極與漏極則相互耦接。第一電荷泵浦用以提供第一電壓。第二開關(guān) 的第一端接收第一電壓，而第二端耦接第一晶體管的漏極。第三開關(guān)的第 一端耦接第二電壓。第二晶體管的柵極與漏極分別耦接第二開關(guān)的第二端 與第三開關(guān)的第二端，而源極則作為源極跟隨器的輸出。其中，在第一期 間中，第一開關(guān)及第三開關(guān)為導(dǎo)通，而在第二期間中，第二開關(guān)導(dǎo)通一預(yù) 設(shè)時間。
本發(fā)明因在源極跟隨器中采用電容，并搭配開關(guān)的切換，以利用電容 來進(jìn)行電荷泵浦的操作，進(jìn)而再提高或再拉低輸出晶體管(第二晶體管)的柵 極電壓。另外，在源極跟隨器中直接采用電荷泵浦，并搭配開關(guān)的切換， 以再提高或再拉低輸出晶體管的柵極電壓。故對于本發(fā)明的源極跟隨器而 言，其輸出訊號的電壓電平可達(dá)到電源電壓或接地電壓的電平，而利用本 發(fā)明的源極跟隨器來實現(xiàn)電壓跟隨電路，亦可使該電壓跟隨電路達(dá)到軌對 軌的操作。
為使本發(fā)明的上述和其它目的、特征和優(yōu)點能更明顯易懂，下文特舉 較佳實施例，并結(jié)合附圖詳細(xì)說明如下。


圖1為常見的電壓跟隨電路的架構(gòu)圖。 圖2為圖1所示電路的訊號時序圖。
圖3為依照本發(fā)明一實施例的電壓跟隨電5^的電路圖。
圖4為圖3所示電路的訊號時序圖。
圖5為依照本發(fā)明另一實施例的電壓跟隨電路的電路圖。
附圖符號說明
110、 120、 310、 320、 510、 520:源極跟隨器111、 113、 115、 121、 123、 125、 311、 313、 316、 321、 323、 326、 511、 513、 516、 521、 523、 526:開關(guān)
112、114:NMOS晶體管
122、124:PMOS晶體管
312、315、322、 325、 512、 515、 522、 525:晶體管
314、324:電容
514、524:電荷泵浦
DATA:輸入訊號
GND:接地電壓
K:重迭部分
OUT:輸出訊號
PC1、 PC2:控制訊號
SW1、 SW2:開關(guān)控制訊號
Tl、 T2:期間
VCC:電源電壓
Vngate、 Vpgate: 柵極電壓
VGSN: NMOS晶體管的柵極-源極電壓
VSGP: PMOS晶體管的源極-柵極電壓
具體實施例方式
為了方便與傳統(tǒng)源極跟隨器進(jìn)行對照與比較，以下各實施例仍以運(yùn)用 源極跟隨器來制作電壓跟隨電路為例，然這樣的例舉方式并非用以限定本 發(fā)明。
圖3為依照本發(fā)明一實施例的電壓跟隨電路的電路圖。請參照圖3，此 電壓跟隨電路由源極跟隨器310及320所組成。源極跟隨器310是由開關(guān) 311、 313、 316,以及晶體管312、 315,還有電容314所組成。源極跟隨器 320則由開關(guān)321、 323、 326,以及晶體管322、 325,還有電容324所組成。 在此例中，晶體管312及315皆以NMOS晶體管來實現(xiàn)，而晶體管322及 325則皆以PMOS晶體管來實現(xiàn)。上述構(gòu)件的耦接方式已展現(xiàn)于圖3中，在 此便不再贅述。另外，在此圖中，VCC表示電源電壓，GND表示接地電壓， DATA表示輸入訊號，而OUT表示輸出訊號，SW1及SW2表示為控制開關(guān)導(dǎo)通與否的開關(guān)控制訊號，PC1及PC2則表示為控制電容充放電的控制 訊號，至于Vgsn表示NMOS晶體管的柵極-源極電壓，而Vsgp表示PMOS 晶體管的源極-柵極電壓。
圖4示出了圖3所示電路的訊號時序的其中一種實施方式。請同時參 照圖3及圖4,并假設(shè)控制訊號PC1及PC2在高電位時的電壓電平等于電 源電壓VCC的電平，而在低電位時的電壓電平等于接地電壓GND的電平。 在T2所示的預(yù)充電期間(即第二期間)中，開關(guān)控制訊號SW1為低電位，而 開關(guān)控制訊號SW2有一段時間為高電位，因此開關(guān)311、 316、 321及326 皆關(guān)閉，而開關(guān)313及323皆會導(dǎo)通一第一預(yù)設(shè)時間。然而，在開關(guān)313 及323導(dǎo)通的時候，控制訊號PC1會由高電位轉(zhuǎn)為低電位，并維持一第二 預(yù)設(shè)時間，而控制訊號PC2則由低電位轉(zhuǎn)為高電位，且同樣維持該第二預(yù) 設(shè)時間。由圖4詳細(xì)來看，第一預(yù)設(shè)時間與第二預(yù)設(shè)時間是部份重迭，重 迭部分以K來標(biāo)示。因此，在重迭的這段時間，電源電壓VCC會對電容 314充電，而控制訊號PC2會對電容324充電。此時，晶體管315的柵極電
壓VNGATE呈現(xiàn)電源電壓VCC的電平，而晶體管325的柵極電壓VpGATE則呈
現(xiàn)接地電壓GND的電平。
在電容314及324充電之后，開關(guān)控制訊號SW2由高電位轉(zhuǎn)為低電位， 以關(guān)閉開關(guān)313及323,進(jìn)而使晶體管315及325 二者的柵極皆呈現(xiàn)浮接狀 態(tài)。接著，控制訊號PC1又回復(fù)成高電位，基于電荷守恒原理，因此晶體 管315的柵極電壓Vngate就會提升到接近2VCC的電壓電平。同樣地，由 于控制訊號PC2又回復(fù)成低電位，基于電荷守恒原理，因此晶體管325的 柵極電壓VPGATE也會被拉低至接近-VCC的電壓電平。
請繼續(xù)參照圖3及圖4。在Tl所示的數(shù)據(jù)傳遞期間(即第一期間)中， 開關(guān)控制訊號SW1為高電位，進(jìn)而使開關(guān)311、 316、 321及326導(dǎo)通，而 開關(guān)控制訊號SW2為低電位，進(jìn)而使開關(guān)313及323關(guān)閉。因此，柵極電 壓Vngate會由接近2VCC的電壓電平放電至DATA+V(3sn的電壓電平，由 于V0UT=(VNGATE-VGSN),其中VouT即輸出訊號OUT的電壓電平，故可得 V0UT=DATA。同理，柵極電壓VPGATE會由接近-VCC的電壓電平充電至 DATA-VsGP的電壓電平，由于V0UT=(VPGATE+VSGP)，故可得V0UT=DATA。 藉由這樣的操作方式，即使輸入訊號DATA的最高電壓等于電源電壓VCC 的電平，而最低電壓等于接地電壓GND的電平，輸出訊號OUT的電壓仍然可以達(dá)到電源電壓VCC及接地電壓GND的電平，實現(xiàn)軌對軌的操作。 當(dāng)然，控制訊號PC1及PC2在高電位時的電壓電平也可以是其它數(shù)值，但 所選擇的數(shù)值必須大于或等于VGSN。值得一提的是，在圖4中，控制訊號 PC1可以通過將開關(guān)控制訊號SW2反相并延遲一小段時間來取得，而控制 訊號PC2可通過將控制訊號PC1反相來取得，亦或是直接將開關(guān)控制訊號 SW2延遲一 小段時間來取得。
雖然在圖4所列舉的訊號時序中，控制訊號PC1的脈沖的下降緣及控 制訊號PC2的脈沖的上升緣皆位在開關(guān)控制訊號SW2的脈沖致能期間中， 形成重迭部分K以進(jìn)行電容的充電。然而，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)知道，若 是加大重迭部分K,例如使控制訊號PC1的脈沖的下降緣，以及控制訊號 PC2的脈沖的上升緣皆位在開關(guān)控制訊號SW2的脈沖的上升緣，或者皆位 在開關(guān)控制訊號SW2的脈沖的上升緣之前，都可以實施，只要能讓電容充 電即可。還有一個重點，就是第二預(yù)設(shè)時間的終止時間必須在第一預(yù)設(shè)時 間的終止時間之后，以使得在上述這二個終止時間之間，晶體管315及325 二者的柵極皆呈現(xiàn)浮接狀態(tài)。如此，才能在控制訊號PC1及PC2改變電位 之后，利用電容來進(jìn)行電荷泵浦的操作。
在上述實施例的操作概念的下，還可以再延伸出另一種電壓跟隨電路， 如圖5所示。圖5為依照本發(fā)明另一實施例的電壓跟隨電路的電路圖。請 參照圖5，此電壓跟隨電路由源極跟隨器510及520所組成。源極跟隨器 510是由開關(guān)511、 513、 516，以及晶體管512、 515,還有電荷泵浦514所 組成。源極跟隨器520則由開關(guān)521、 523、 526,以及晶體管522、 525, 還有電荷泵浦524所組成。電荷泵浦514及524分別用以提供電壓VA及 VB。在此例中，晶體管512及515亦皆以NMOS晶體管來實現(xiàn)，而晶體管 522及525則同樣皆以PMOS晶體管來實現(xiàn)。上述構(gòu)件的耦接方式已展現(xiàn)于 圖5中，在此亦不再贅述。另外，在此圖中，VCC表示電源電壓，GND表 示接地電壓，DATA表示輸入訊號，而OUT表示輸出訊號，SW1及SW2 則表示為控制開關(guān)導(dǎo)通與否的開關(guān)控制訊號，至于Vgsn表示NMOS晶體管 的柵極-源極電壓，而Vsgp表示PMOS晶體管的源極-柵極電壓。此圖所呈 現(xiàn)的電路同樣可利用圖2所示的訊號時序來說明。
請同時參照圖2及圖5。在T2所示的預(yù)充電期間(即第二期間)中，開 關(guān)控制訊號SW1為低電位，而開關(guān)控制訊號SW2有一段時間為高電位。由
10于在開關(guān)控制訊號SW2呈現(xiàn)高電位的這段時間，開關(guān)511、 516、 521及526 皆關(guān)閉，而開關(guān)513及523皆導(dǎo)通，因此NMOS晶體管515的柵極電壓VNGATE 被充電至電壓VA的電平，而PMOS晶體管525的柵極電壓VpGATE則呈現(xiàn) 電壓VB的電平。只要電壓VA大于等于VCC+VGSN,而電壓VB小于等于 GND-Vsgp,那么即使輸入訊號DATA的最高電壓等于電源電壓VCC的電 平，而最低電壓等于接地電壓GND的電平，在T1所示的數(shù)據(jù)傳遞期間中， 輸出訊號OUT的電壓仍然可以達(dá)到電源電壓VCC及接地電壓GND的電 平，實現(xiàn)軌對軌的操作。
當(dāng)然，在上述各實施例中，晶體管并非限定采用MOS晶體管來實現(xiàn)， 擴(kuò)展來說，只要同一源極跟隨器中所采用的晶體管種類相同，便可使電壓 跟隨電路達(dá)到理想的軌對軌操作。
綜上所述，本發(fā)明因在源極跟隨器中采用電容，并搭配開關(guān)的切換， 以利用電容來進(jìn)行電荷泵浦的操作，進(jìn)而再提高或再拉低輸出晶體管(第二 晶體管)的柵極電壓。另外，在源極跟隨器中直接采用電荷泵浦，并搭配開 關(guān)的切換，以再提高或再拉低輸出晶體管的柵極電壓。故對于本發(fā)明的源
而利用本發(fā)明的源極跟隨器來實現(xiàn)電壓跟隨電路，亦可使該電壓跟隨電路 達(dá)到軌對軌的操作。
雖然本發(fā)明已以較佳實施例披露如上，然其并非用以限定本發(fā)明，本 領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍的前途下可作若干的更動與 潤飾，因此本發(fā)明的保護(hù)范圍以本發(fā)明的權(quán)利要求為準(zhǔn)。
權(quán)利要求
1. 一種源極跟隨器，其包括一第一開關(guān)，其第一端接收一輸入訊號；一第二開關(guān)，其第一端耦接一第一電壓；一第一晶體管，其源極耦接該第一開關(guān)的第二端，而柵極與漏極則耦接該第二開關(guān)的第二端；一第一電容，其第一端接收一第一控制訊號，而第二端則耦接該第一晶體管的漏極；一第三開關(guān)，其第一端耦接該第一電壓；以及一第二晶體管，其柵極與漏極分別耦接該第一電容的第二端與該第三開關(guān)的第二端，而源極則作為該源極跟隨器的輸出，其中在一第一期間中，該第一開關(guān)及該第三開關(guān)為導(dǎo)通，且該第一控制訊號呈現(xiàn)一第一電位，而在一第二期間中，該第二開關(guān)導(dǎo)通一第一預(yù)設(shè)時間，該第一控制訊號由該第一電位轉(zhuǎn)為一第二電位，并維持一第二預(yù)設(shè)時間，且該第一預(yù)設(shè)時間與該第二預(yù)設(shè)時間部份重迭，而該第二預(yù)設(shè)時間的終止時間在該第一預(yù)設(shè)時間的終止時間之后。
2. 如權(quán)利要求1所述的源極跟隨器，其中該第一電壓為電源電壓，且該 第 一 晶體管及該第二晶體管皆為N型晶體管。
3. 如權(quán)利要求2所述的源極跟隨器，其中該第一電位大于該第二電位。
4. 如權(quán)利要求1所述的源極跟隨器，其中該第一電壓為接地電壓，且該 第 一晶體管及該第二晶體管皆為P型晶體管。
5. 如權(quán)利要求4所述的源極跟隨器，其中該第一電位小于該第二電位。
6. 如權(quán)利要求1所述的源極跟隨器，其更包括 一第四開關(guān)，其第一端接收該輸入訊號； 一第五開關(guān)，其第一端耦接一第二電壓；一第三晶體管，其源極耦接該第四開關(guān)的第二端，而柵極與漏極則耦 接該第五開關(guān)的第二端；一第二電容，其第一端接收一第二控制訊號，而第二端則耦接該第三 晶體管的漏極；一第六開關(guān)，其第一端耦接該第二電壓；以及一第四晶體管，其柵極與漏極分別耦接該第二電容的第二端與該第六開關(guān)的第二端，而該第四晶體管的源極則耦接該第二晶體管的源極，其中該第四開關(guān)及該第六開關(guān)的導(dǎo)通時間與該第一開關(guān)的導(dǎo)通時間相同，該第五開關(guān)的導(dǎo)通時間與該第二開關(guān)的導(dǎo)通時間相同，且該第二控制訊號為該第 一控制訊號的反相訊號。
7. 如權(quán)利要求6所述的源極跟隨器，其中該第一電壓為電源電壓，該第二電壓為接地電壓，且該第一晶體管及該第二晶體管皆為N型晶體管，而該第三晶體管及該第四晶體管皆為p型晶體管。
8. 如權(quán)利要求7所述的源極跟隨器，其中該第一電位大于該第二電位。
9. 一種源極跟隨器，其包括 一第一開關(guān)，其第一端接收一輸入訊號；一第一晶體管，其源極耦接該第一開關(guān)的第二端，而其柵極與漏極則 相互耦接；一第一電荷泵浦，用以提供一第一電壓；一第二開關(guān)，其第一端接收該第一電壓，而第二端耦接該第一晶體管 的漏極；一第三開關(guān)，其第一端耦接一第二電壓；以及一第二晶體管，其柵極與漏極分別耦接該第二開關(guān)的第二端與該第三 開關(guān)的第二端，而源極則作為該源極跟隨器的輸出，其中在一第一期間中，該第一開關(guān)及該第三開關(guān)為導(dǎo)通，而在一第二 期間中，該第二開關(guān)導(dǎo)通一預(yù)設(shè)時間。
10. 如權(quán)利要求9所述的源極跟隨器，其中該第二電壓為電源電壓，且 該第 一 晶體管及該第二晶體管皆為N型晶體管。
11. 如權(quán)利要求10所述的源極跟隨器，其中該第一電壓大于該第二電壓。
12. 如權(quán)利要求9所述的源極跟隨器，其中該第二電壓為接地電壓，且 該第 一 晶體管及該第二晶體管皆為P型晶體管。
13. 如權(quán)利要求12所述的源極跟隨器，其中該第一電壓小于該第二電壓。
14. 如權(quán)利要求9所述的源極跟隨器，其還包括 一第四開關(guān)，其第一端接收該輸入訊號；一第三晶體管，其源極耦接該第四開關(guān)的第二端，而其柵極與漏極則相互耦接；一第二電荷泵浦，用以提供一第三電壓；一第五開關(guān)，其第一端接收該第三電壓，而第二端耦接該第三晶體管 的漏極；一第六開關(guān)，其第一端耦接一第四電壓；以及一第四晶體管，其柵極與漏極分別耦接該第五開關(guān)的第二端與該第六 開關(guān)的第二端，而該第四晶體管的源極則耦接該第二晶體管的源極，其中該第四開關(guān)及該第六開關(guān)的導(dǎo)通時間與該第一開關(guān)的導(dǎo)通時間相 同，該第五開關(guān)的導(dǎo)通時間與該第二開關(guān)的導(dǎo)通時間相同。
15. 如權(quán)利要求14所述的源極跟隨器，其中該第二電壓為電源電壓，該 第四電壓為接地電壓，且該第一晶體管及該第二晶體管皆為N型晶體管， 而該第三晶體管及該第四晶體管皆為P型晶體管。
16. 如權(quán)利要求15所述的源極跟隨器，其中該第一電壓大于該第二電 壓，而該第三電壓小于該第四電壓。
全文摘要
一種源極跟隨器，其包括第一至第三開關(guān)、第一及第二晶體管，還有第一電容。第一晶體管的源極通過第一開關(guān)來決定是否接收輸入訊號，而柵極與漏極則通過第二開關(guān)來決定是否耦接第一電壓。第一電容的第一端耦接第一控制訊號，而第二端則耦接第一晶體管的漏極與第二晶體管的柵極。第二晶體管的漏極通過第三開關(guān)來決定是否耦接第一電壓，而源極則作為源極跟隨器的輸出。
文檔編號G02F1/133GK101441343SQ200710188678
公開日2009年5月27日 申請日期2007年11月21日 優(yōu)先權(quán)日2007年11月21日
發(fā)明者林直慶 申請人:聯(lián)詠科技股份有限公司