專利名稱：顯示驅動電路、顯示裝置以及顯示驅動方法
技術領域：
本發(fā)明涉及用于驅動顯示面板的顯示驅動電路和顯示驅動方法，所述顯示面板例 如像有源矩陣型液晶顯示面板那樣，具備多個含有掃描信號線、由該掃描信號線導通/截 止的開關元件、連接到該開關元件的一端的像素電極以及與該像素電極電容耦合的電容耦 合配線的行，并且具備連接到各行的開關元件的另一端的數據信號線。
背景技術：
以往，在有源矩陣方式的液晶顯示裝置中采用稱為“CC(Charge Coupling 電荷耦 合)驅動”的驅動方式。該CC驅動方式在例如專利文獻1中被公開。以該專利文獻1的公 開內容為例，如下說明CC驅動方式。用圖24的等效電路表示實現CC驅動的裝置的結構，用圖25的時序圖表示CC驅 動的各種信號的動作波形。如圖24的等效電路所示，進行CC驅動的液晶顯示裝置在像素顯示部110內設有 多個源極線(信號線)101 ；與這些源極線101正交的多個柵極線(掃描線)102 ；設置在它 們的交點附近的開關元件103 ；連接到開關元件103的像素電極104，與柵極線102成對并 且平行配置的多個CS (Capacity Storage 容量存儲器)總線(公共電極線)105 ；—端連接 像素電極104、另一端連接CS總線105的保持電容106 ；以及隔著液晶107對置的對置電極 109。開關元件103由非晶硅(a-Si)、多晶硅(p_Si)以及單晶硅(c_Si)等形成，在其構 造上在柵極-漏極之間形成電容108。由于該電容108，發(fā)生來自柵極線102的柵極脈沖把 像素電極104的電位向負側移位的現象。另外，該液晶顯示裝置在像素顯示部110的外側設有驅動源極線101的源極線驅 動電路111 (源極驅動器)、驅動柵極線102的柵極線驅動電路112 (柵極驅動器)以及驅動 CS總線105的CS驅動電路113 (CS驅動電路)。該液晶顯示裝置的各種信號的動作波形如圖25所示。即，某一個柵極線102的波 形Wg僅在選擇該柵極線102的H期間(水平掃描期間)變成Von，其它的期間保持Voff。 源極線101的波形Ws根據所顯示的視頻信號不同，其振幅是不同的，每一個H期間，極性 發(fā)生反轉，并且在與同一個柵極線102相關的相鄰H期間變成極性逆轉的波形(線反轉驅 動)。此外，在圖25中，假定了輸入相同的視頻信號的情況，因此波形Ws的振幅是固定的。在Wg為Von的期間，開關元件103導通，因此像素電極104的波形Wd變成與源極 線101的波形Ws相同的電位，在Wg變成Voff的瞬間，通過柵極-漏極之間的電容108稍 微地向負側移位。CS總線105的波形Wc在選擇對應的柵極線102的H期間和下一個H期間為Ve+， 并且在再下一個H期間向Ve-切換，之后保持Ve-直到下一個場為止。由于該切換，像素電 極104的波形W通過保持電容106會向負側移位。其結果是像素電極104的波形W會得到比源極線101的波形Ws的振幅大的振幅，因此作為源極線101的波形Ws，能夠更為減小振幅。由此，能夠實現源極線驅動電路111的 電路結構的簡化和功耗的削減。專利文獻1 日本公開特許公報“特開2001-83943號公報(
公開日2001年3月 30 日)”

發(fā)明內容
在此，說明以往的一般的CS驅動電路的結構。在此，對CS驅動電路和柵極線驅動 電路被一體地構成的柵極/CS驅動電路進行說明，但是它們也可以被單獨配置。圖26是表 示具備了一般的柵極/CS驅動電路的液晶顯示裝置的概要結構的框圖，圖27是表示該柵極 /CS驅動電路所輸入輸出的各種信號的波形的時序圖。柵極/CS驅動電路由柵極線驅動電路和CS驅動電路一體地構成。即，在圖26所 示出的柵極/CS驅動電路中，圖中左側的塊具有作為柵極線驅動電路112的功能，圖中右側 的塊具有作為CS驅動電路113的功能。另外，柵極線驅動電路112和CS驅動電路113分 別與各行對應配備。下面，為了說明上的方便，分別以Gn和CSn表示第n行的柵極線驅動 電路112和CS驅動電路113。此外，以(n+1)行表示第n行的下一個掃描方向(圖26中的 縱方向)的行(線)，以(n-1)行表示作為與其相反方向的第n行的前一行。然后，說明圖26和圖27所示出的各種信號。柵極線驅動電路112在其內部具備 移位寄存器(未圖示)。SROn表示從第n行的移位寄存器輸出的信號，GLn表示輸出到第n 行的柵極線的信號(柵極信號)。此外，GLn是SROn通過緩沖器輸出的信號，波形與SROn 相同。CK和CKB是分別從控制電路(未圖示)輸出的與規(guī)定移位寄存器的動作定時的柵極 時鐘GCK1和GCK2對應的信號，被輸入到各行的柵極線驅動電路112。此外，從CK的上升沿 到CKB的上升沿為止的期間和從CKB的上升沿到CK的上升沿為止的期間分別是一個水平 掃描期間(1H)。CS驅動電路113在其內部具備選擇開關(UDSW)113a和存儲電路(未圖示)。選擇 開關113a是選擇從前行((n-1)行)的柵極線驅動電路Gn-1讀入還是從后行((n+1)行) 的柵極線驅動電路Gn+1讀入作為生成n行的CS信號時的定時信號的柵極信號的切換開 關，基于從控制電路(未圖示)輸出的切換信號進行切換。UD和UDB表示該切換信號，是 極性相互逆轉的波形。存儲電路基于由選擇開關113a選擇的柵極信號、極性信號CMI以及 CMIB,輸出成為CS信號的來源的信號LAOn (圖27)。極性信號CMI和CMIB是從控制電路輸 入到CS驅動電路113的極性信號，是極性相互逆轉的波形。信號CSOUTn是表示基于信號 LAOn決定電位電平(L電平/H電平)的輸出到第n行的CS總線的信號(CS信號)。然后，基于圖27的時序圖，著眼于第n行的CS驅動電路CSn說明輸出CS信號的 動作。在此，說明基于從控制電路輸出的切換信號，選擇開關113a選擇第(n+1)行的柵極 線驅動電路Gn+1的柵極信號GLn+1，由此向CSn輸入信號GLn+1的情況。首先，在時鐘CK的上升沿的定時，從第n行的柵極線驅動電路(Gn)向第n行的柵 極線輸出柵極信號GLn。然后，經過1H后，即在CKB的上升沿的定時，從第(n+1)行的柵極 線驅動電路(Gn+1)輸出柵極信號GLn+1。同時，柵極信號GLn+1被輸入到CSn的存儲電路。 存儲電路113例如由D鎖存電路構成，輸入CMIB作為輸入數據(D端子)，輸入信號GLn+1 作為輸入時鐘(CK端子)。并且，基于來自存儲電路的輸出信號LAOn，利用模擬開關(未圖示)決定電位電平(低電平/高電平)，將其作為CSOUTn輸出到CS總線。由此，在以往的液晶顯示裝置的CS驅動電路中，在生成從第n行的CS驅動電路輸 出的CS信號時，讀入第(n+1)行或者第(n-l)行的柵極信號。因此，需要用于選擇與該行 (n行)相鄰的行(第(n+1)行或者第(n-l)行)的選擇開關(UDSW)，另外，需要轉發(fā)控制 該選擇開關的信號的配線和用于從相鄰的行對該行轉發(fā)柵極信號的配線。由此，不僅使得 CS驅動電路的結構變得復雜，對液晶顯示裝置的整體也造成了很大的影響，妨礙節(jié)省顯示 面板外的區(qū)域。另外，作為結果，還帶來了液晶顯示裝置的成本的上升。本發(fā)明是鑒于上述的問題而完成的，其目的在于提供能夠利用簡單的結構進行CC 驅動的顯示驅動電路和顯示驅動方法。為了解決上述問題，本發(fā)明的顯示驅動電路是用于驅動顯示面板、進行與像素電 極的電位對應的灰度級顯示的顯示驅動電路，所述顯示面板具備多個行，所述行含有掃描 信號線、由該掃描信號線導通/截止的開關元件、連接到該開關元件的一端的上述像素電 極以及與該像素電極電容耦合的電容耦合配線，并且所述顯示面板具備連接到上述各行的 開關元件的另一端的數據信號線，上述顯示驅動電路的特征在于具備掃描信號線驅動 電路，其驅動上述掃描信號線；數據信號線驅動電路，其輸出與視頻信號對應的數據信號； 以及電容耦合配線驅動電路，其輸出向根據上述數據信號的極性決定的方向切換電位的電 位移位信號，上述電容耦合配線驅動電路基于從上述掃描信號線驅動電路輸出的該行的輸 出信號，輸出該行的電位移位信號。由上述顯示驅動電路驅動的顯示面板，具有如上所述的結構，其典型的配置是例 如許多像素電極被排列成矩陣狀，沿著各行配置有掃描信號線、開關元件以及電容耦合配 線，沿著各列配置有數據信號線。此外，在該典型的配置中，“行”和“列”、“水平”和“垂直” 各自多是顯示面板的橫方向和縱方向的排列，但也不一定必須如此，縱橫關系也可以逆轉。 因此，本發(fā)明的“行”、“列”、“水平”以及“垂直”不限于特定的方向。驅動該顯示面板的上述顯示驅動電路的結構是由例如掃描信號在按各行或者每 隔多行順序分配的水平掃描期間導通該行的開關元件，對連接到該導通了的開關元件的像 素電極寫入與數據信號對應的電位。另外，上述顯示驅動電路利用電位移位信號使與電容耦合配線電容耦合的像素電 極的電位發(fā)生移位。該電位移位信號在例如各行的水平掃描期間以后切換電位，該切換方 向(從低電平向高電平或者從高電平向低電平)是根據各行的水平掃描期間的數據信號的 極性所決定的方向。由此，實現所謂的CC驅動。在這種CC驅動的情況下，通常如上所述，當生成從第n行的電容耦合配線驅動電 路(CS驅動電路)輸出的CS信號(電位移位信號)時，讀入其相鄰行的掃描信號(柵極信 號)。因此，需要選擇開關(UDSW)等，導致電路結構變復雜。因此，在上述顯示驅動電路中，利用電容耦合配線驅動電路，基于從掃描信號線驅 動電路輸出的該行的輸出信號，輸出該行的電位移位信號。即，例如，向第n行的電容耦合 配線(CS總線)輸出的電位移位信號(CS信號)是基于向第n行的掃描信號線(柵極線) 輸出的掃描信號(柵極信號)而生成的。由此，不需要選擇要讀入掃描信號的掃描信號線， 因此不需要以往的選擇開關。因此，能夠簡化電容耦合配線驅動電路的結構。因此，根據上 述顯示驅動電路，發(fā)揮能夠利用簡單的結構進行CC驅動的效果。
10
此外，本發(fā)明的電容耦合配線驅動電路基于從掃描信號線驅動電路輸出的該行的 輸出信號輸出該行的電位移位信號，但是，該輸出信號不限于掃描信號，例如也可以是從掃 描信號線驅動電路的移位寄存器輸出的給其它級(例如下一級)的置位信號。上述顯示驅動電路能夠用例如簡單的單溝道的晶體管來構成電路，因此能夠進一 步簡化電路結構。由此，在用單溝道的晶體管來構成電路的情況下發(fā)揮特別大的效果。本發(fā)明的顯示驅動電路優(yōu)選在上述顯示驅動電路中，上述電容耦合配線驅動電路 在從上述掃描信號線驅動電路輸出上述輸出信號起經過至少一個水平掃描期間之后，輸出 上述電位移位信號。根據上述的結構，電位移位信號在從掃描信號線驅動電路輸出輸出信號起經過至 少一個水平掃描期間之后被輸出。由此，能夠可靠地實現CC驅動。本發(fā)明的顯示驅動電路優(yōu)選在上述顯示驅動電路中，上述電容耦合配線驅動電路 具備轉發(fā)電路，其用于把從上述掃描信號線驅動電路輸出上述輸出信號起到輸出上述電位 移位信號為止的期間設為至少一個水平掃描期間。由此，能夠在至少一個水平掃描期間經過后輸出電位移位信號。本發(fā)明的顯示驅動電路優(yōu)選在上述顯示驅動電路中，上述電容耦合配線驅動電路 具備存儲電路，其存儲與從上述掃描信號線驅動電路輸出的上述輸出信號的電位電平的 變化對應的第1信號并且將其輸出到上述轉發(fā)電路；上述轉發(fā)電路，其對從上述存儲電路 輸出的上述第1信號賦予至少一個水平掃描期間的轉發(fā)期間并將其作為第2信號輸出；以 及開關電路，其基于從上述轉發(fā)電路輸出的上述第2信號的電位電平來生成上述電位移位 信號。由此，能夠基于掃描信號線驅動電路的該行的輸出信號，在輸出該輸出信號起經 過至少一個水平掃描期間后輸出電位移位信號。本發(fā)明的顯示驅動電路優(yōu)選在上述顯示驅動電路中，上述存儲電路具備第1晶 體管，其第1電極被輸入第1輸入信號，控制電極被輸入上述掃描信號線驅動電路的輸出信 號；第1電容元件，其連接在上述第1晶體管的第2電極和被供給基準電壓的基準電源線之 間；第2晶體管，其第1電極被輸入第2輸入信號，控制電極連接到上述第1晶體管的控制 電極；以及第2電容元件，其連接在上述第2晶體管的第2電極和被供給基準電壓的基準電 源線之間，上述轉發(fā)電路具備第3晶體管，其第1電極連接到上述第1晶體管的第2電極、 控制電極被輸入時鐘信號；和第4晶體管，其第1電極連接到上述第2晶體管的第2電極、 控制電極被輸入上述時鐘信號，上述開關電路具備第5晶體管，其控制電極連接到上述第 3晶體管的第2電極、第1電極連接到輸出端子，第2電極被輸入第1電源電壓；和第6晶 體管，其控制電極連接到上述第4晶體管的第2電極，第1電極連接到輸出端子、第2電極 被輸入第2電源電壓。根據上述結構，能夠以單溝道的電路(N溝道或者P溝道)來構成電容耦合配線驅 動電路。因此，與例如以CMOS構成的電路相比能夠簡化結構。本發(fā)明的顯示驅動電路優(yōu)選在上述顯示驅動電路中，上述電容耦合配線驅動電路 在上述掃描信號線驅動電路的輸出信號從第1電位電平變化為作為使晶體管導通的電位 電平的第2電位電平的時刻，使上述第1信號的電位電平從上述第1電位電平變化為上述 第2電位電平，在上述時鐘信號的電位電平發(fā)生變化、上述第3晶體管導通之后，輸出上述第1信號作為上述第2信號，在上述第2信號從上述第1電位電平變化為上述第2電位電 平的時刻，輸出上述第1電源電壓的電位電平的信號作為上述電位移位信號。在此，第1電位電平是使晶體管截止的電位電平，第2電位電平是使晶體管導通的 電位電平。具體地說，在N溝道型M0S晶體管的情況下，第1電位電平是低(L)電平(VSS)， 第2電位電平是高(H)電平(VDD)。此外，在P溝道型M0S晶體管的情況下，是相互相反的 電位電平。根據上述結構，能夠輸出正極性側的電位移位信號。本發(fā)明的顯示驅動電路優(yōu)選在上述顯示驅動電路中，上述電容耦合配線驅動電路 在上述掃描信號線驅動電路的輸出信號從第1電位電平變化為作為使晶體管導通的電位 電平的第2電位電平的時刻，使上述第1信號的電位電平從上述第2電位電平變化為上述 第1電位電平，在上述時鐘信號的電位電平發(fā)生變化、上述第4晶體管導通之后，輸出上述 第1信號作為上述第2信號，在上述第2信號從上述第1電位電平變化為上述第2電位電 平的時刻，輸出上述第2電源電壓的電位電平的信號作為上述電位移位信號。由此，能夠輸出負極性側的電位移位信號。 本發(fā)明的顯示驅動電路優(yōu)選在上述顯示驅動電路中，上述電容耦合配線驅動電路 還具備升壓電路，所述升壓電路提升從上述存儲電路輸出的上述第1信號的電位電平，并 且把提升了電位電平的該第1信號輸入到上述轉發(fā)電路。根據上述的結構，能夠提高輸入到轉發(fā)電路的信號的電位電平。由此，能夠減低由 于晶體管的寫入特性而導致的閾值降，能夠向開關電路輸入穩(wěn)定的電位。因此，能夠輸出穩(wěn) 定的電位移位信號。本發(fā)明的顯示驅動電路優(yōu)選在上述顯示驅動電路中，上述存儲電路具備第1晶 體管，其第1電極被輸入第1輸入信號，控制電極被輸入上述掃描信號線驅動電路的輸出信 號；第1電容元件，其連接在上述第1晶體管的第2電極和被供給基準電壓的基準電源線之 間；第2晶體管，其第1電極被輸入第2輸入信號，控制電極連接到上述第1晶體管的控制 電極；以及第2電容元件，其連接在上述第2晶體管的第2電極和被供給基準電壓的基準電 源線之間，上述升壓電路具備第7晶體管，其第1電極被輸入具有作為使晶體管導通的電 位電平的第2電位電平的規(guī)定電壓，控制電極連接到上述第1晶體管的第2電極；第3電容 元件，其連接到上述第7晶體管的上述控制電極和被供給時鐘信號的時鐘信號線之間；第8 晶體管，其第1電極被輸入具有上述第2電位電平的規(guī)定電壓，控制電極連接到上述第2晶 體管的第2電極；以及第4電容元件，其連接在上述第8晶體管的上述控制電極和被供給上 述時鐘信號的時鐘信號線之間，上述轉發(fā)電路具備第3晶體管，其第1電極連接到上述第 7晶體管的第2電極、控制電極被輸入上述時鐘信號；和第4晶體管，其第1電極連接到上 述第8晶體管的第2電極，控制電極被輸入上述時鐘信號，上述開關電路具備第5晶體管， 其控制電極連接到上述第3晶體管的第2電極，第1電極連接到輸出端子，第2電極被輸入 第1電源電壓；和第6晶體管，其控制電極連接到上述第4晶體管的第2電極，第1電極連 接到輸出端子，第2電極被輸入第2電源電壓。根據上述的結構，能夠以簡單的結構輸出穩(wěn)定的電位移位信號。本發(fā)明的顯示驅動電路優(yōu)選在上述顯示驅動電路中，上述電容耦合配線驅動電路 還具備刷新電路，所述刷新電路每隔一個水平掃描期間以上提升從上述存儲電路輸出的上述第1信號的電位電平，并且在未進行提升的期間，保持上述第1信號的電位電平?！愕?，在信號轉發(fā)路徑中必然會產生泄漏電流，具有電位電平隨著時間的經過 而降低的特性。從存儲電路輸出的第1信號的電位電平由于該泄漏電流的影響而逐漸降 低，在IV的開始時和結束時，電位電平會變得不同。關于這一點，根據上述電容耦合配線驅動電路的結構，每隔一個水平掃描期間以 上提升第1信號的電位電平，因此能夠降低由于泄漏電流而導致電壓下降的影響。另外，在 未進行提升的期間，保持第1信號的電位電平。由此，能夠使第1信號的電位電平穩(wěn)定，因 此能夠輸出穩(wěn)定的電位移位信號。本發(fā)明的顯示驅動電路優(yōu)選在上述顯示驅動電路中，上述存儲電路具備第1晶 體管，其第1電極被輸入第1輸入信號、控制電極被輸入上述掃描信號線驅動電路的輸出信 號；第1電容元件，其連接在上述第1晶體管的第2電極和被供給基準電壓的基準電源線之 間；第2晶體管，其第1電極被輸入第2輸入信號、控制電極連接到上述第1晶體管的控制 電極；以及第2電容元件，其連接在上述第2晶體管的第2電極和被供給基準電壓的基準電 源線之間，上述刷新電路具備第9晶體管，其第1電極被輸入具有作為使晶體管導通的電 位電平的第2電位電平的規(guī)定電壓、控制電極連接到上述第1晶體管的第2電極；第5電容 元件，其連接在上述第9晶體管的第2電極和被供給時鐘信號的時鐘信號線之間；第10晶 體管，其第1電極被輸入具有上述第2電位電平的規(guī)定電壓，控制電極連接到上述第9晶體 管的第2電極，第2電極連接到上述第1晶體管的第2電極；第11晶體管，其第1電極被輸 入具有上述第2電位電平的規(guī)定電壓、控制電極連接到上述第2晶體管的第2電極；第6電 容元件，其連接在上述第11晶體管的第2電極和被供給上述時鐘信號的時鐘信號線之間； 以及第12晶體管，其第1電極被輸入具有上述第2電位電平的規(guī)定電壓、控制電極連接到 上述第11晶體管的第2電極，第2電極連接到上述第1晶體管的第2電極，上述轉發(fā)電路 具備第7晶體管，其控制電極連接到上述第10晶體管的控制電極，第1電極被輸入具有上 述第2電位電平的規(guī)定電壓；第3晶體管，其第1電極連接到上述第7晶體管的第2電極， 控制電極被輸入上述時鐘信號；第8晶體管，其控制電極連接到上述第12晶體管的控制電 極，第1電極被輸入具有上述第2電位電平的規(guī)定電壓；以及第4晶體管，其第1電極連接 到上述第8晶體管的第2電極、控制電極被輸入上述時鐘信號，上述開關電路具備第5晶 體管，其控制電極連接到上述第3晶體管的第2電極、第1電極連接到輸出端子，第2電極 被輸入第1電源電壓；和第6晶體管，其控制電極連接到上述第4晶體管的第2電極、第1 電極連接到輸出端子，第2電極被輸入第2電源電壓。根據上述的結構，能夠利用簡單的結構輸出穩(wěn)定的電位移位信號。本發(fā)明的顯示驅動電路優(yōu)選在上述顯示驅動電路中，上述電容耦合配線驅動電路 還具備用于減低上述刷新電路的電容負載的電容減低開關電路。在刷新電路中帶有電容負載，因此在該刷新電路被設置在所有行的情況下，相對 于時鐘信號會成為較大的負載。根據上述的結構，設有用于減低刷新電路的電容負載的電容減低開關電路。用此， 能夠減低時鐘負載。本發(fā)明的顯示驅動電路優(yōu)選在上述顯示驅動電路中，上述存儲電路具備第1晶 體管，其第1電極被輸入第1輸入信號，控制電極被輸入上述掃描信號線驅動電路的輸出信號；第1電容元件，其連接在上述第1晶體管的第2電極和被供給基準電壓的基準電源線之 間；第2晶體管，其第1電極被輸入第2輸入信號、控制電極連接到上述第1晶體管的控制 電極；以及第2電容元件，其連接在上述第2晶體管的第2電極和被供給基準電壓的基準電 源線之間，電容減低開關電路具備第16晶體管，其第1電極被輸入時鐘信號、控制電極連 接到上述第1晶體管的第2電極；和第17晶體管，其第1電極被輸入上述時鐘信號、控制電 極連接到上述第2晶體管的第2電極，上述刷新電路具備第9晶體管，其第1電極被輸入 具有上述第2電位電平的規(guī)定電壓、第2電極通過第5電容元件連接到上述第16晶體管的 第2電極、控制電極連接到上述第1晶體管的第2電極；第10晶體管，其第1電極被輸入具 有上述第2電位電平的規(guī)定電壓，控制電極連接到上述第9晶體管的第2電極，第2電極連 接到上述第1晶體管的第2電極；第11晶體管，其第1電極被輸入具有上述第2電位電平 的規(guī)定電壓，第2電極通過第6電容元件連接到上述第17的晶體管的第2電極、控制電極 連接到上述第2晶體管的第2電極；以及第12晶體管，其第1電極被輸入具有上述第2電 位電平的規(guī)定電壓、控制電極連接到上述第11晶體管的第2電極，第2電極連接到上述第2 晶體管的第2電極，上述轉發(fā)電路具備第7晶體管，其控制電極連接到上述第10晶體管的 控制電極，第1電極被輸入具有上述第2電位電平的規(guī)定電壓；第3晶體管，其第1電極連 接到上述第7晶體管的第2電極、控制電極被輸入上述時鐘信號；第8晶體管，其控制電極 連接到上述第12晶體管的控制電極，第1電極被輸入具有上述第2電位電平的規(guī)定電壓； 以及第4晶體管，其第1電極連接到上述第8晶體管的第2電極、控制電極被輸入上述時鐘 信號，上述開關電路具備第5晶體管，其控制電極連接到上述第3晶體管的第2電極，第1 電極連接到輸出端子，第2電極被輸入第1電源電壓；和第6晶體管，其控制電極連接到上 述第4晶體管的第2電極、第1電極連接到輸出端子、第2電極被輸入第2電源電壓。根據上述的結構，在時鐘信號線與刷新電路之間設有作為電容減低開關電路的晶 體管。由此，不會直接連接時鐘信號線和刷新電路的電容元件。因此，當例如向電容減低開 關電路的晶體管輸入的信號是L電平的時候，該晶體管是截止的，因此能夠從上述電容元 件切斷時鐘信號線。由此，能夠減低時鐘負載。本發(fā)明的顯示驅動電路優(yōu)選在上述顯示驅動電路中，上述電容耦合配線驅動電路 還具備用于固定上述第1信號和上述第2信號的至少任一方的第1電位電平的電位穩(wěn)定化 電路。在此，為了輸出穩(wěn)定的電位移位信號，優(yōu)選使電位電平(H電平或者L電平)穩(wěn)定， 但是第1信號和第2信號分別存在處于懸浮的狀態(tài)的期間，因此有可能容易地受到噪聲的 影響而使電位電平發(fā)生變動。關于這一點，根據上述電容耦合配線驅動電路的結構，第1信號和第2信號中的至 少任一方的第1電位電平被固定。例如，能夠固定第1信號和第2信號的L電平。由此，至 少一方的電位電平被固定，因此能夠輸出穩(wěn)定的電位移位信號。本發(fā)明的顯示驅動電路優(yōu)選在上述顯示驅動電路中，上述電位穩(wěn)定化電路具備 第13晶體管，其第1電極被輸入與上述第1電位電平對應的基準電壓、控制電極連接到上 述第2晶體管的第2電極、第2電極連接到上述第1晶體管的第2電極；和第14晶體管，其 與上述第1晶體管并列地配置，其第1電極被輸入基準電壓、控制電極連接到上述第1晶體 管的第2電極、第2電極連接到上述第2晶體管的第2電極。
由此，能夠以簡單的結構使第1信號和第2信號的至少任一方的第1電位電平穩(wěn)定。本發(fā)明的顯示驅動電路優(yōu)選在上述顯示驅動電路中，上述電位穩(wěn)定化電路在從上 述第1晶體管輸出的信號從第1電位電平變化為作為使晶體管導通的電位電平的第2電位 電平的時刻，將從上述第2晶體管輸出的信號的電位電平固定于上述基準電壓，另一方面， 在從上述第2晶體管輸出的信號從上述第1電位電平變化為上述第2電位電平的時刻，將 從上述第1晶體管輸出的信號的電位電平固定于上述基準電壓。由此，能夠使第1信號的電位電平一方(在此是第1電位電平)穩(wěn)定。本發(fā)明的顯示驅動電路優(yōu)選在上述顯示驅動電路中，上述電容耦合配線驅動電路 還具備時鐘升壓電路，所述時鐘升壓電路提升從上述存儲電路輸出的上述第1信號的電位 電平，并且向上述開關電路輸入提升了電位電平的該第1信號作為上述第2信號。根據上述結構，能夠提升輸入到開關電路的信號的電位電平。由此，能夠減低由于 晶體管的寫入特性而導致的閾值降，因此能夠向開關電路輸入穩(wěn)定的電位。因此，能夠輸出 穩(wěn)定的電位電平信號。本發(fā)明的顯示驅動電路優(yōu)選在上述顯示驅動電路中，上述時鐘升壓電路具備第 7電容元件，其一端連接到被供給上述時鐘信號的時鐘信號線；和第15晶體管，其第1電極 被供給基準電壓、控制電極被輸入反轉時鐘信號、第2電極連接到上述第3和第4晶體管的 控制電極以及上述第7電容元件的另一端。由此，能夠利用簡單的結構提升向開關電路輸入的信號的電位電平。此外，詳細內容在后面進行說明，但是該時鐘升壓電路能夠用作向存儲電路輸入 的掃描信號線驅動電路的輸出信號的電位電平的提升電路。本發(fā)明的顯示驅動電路優(yōu)選在上述顯示驅動電路中，上述第2晶體管的第1電極 與上述第5晶體管的控制電極相互連接，上述第2晶體管的第1電極被輸入上述第2信號 作為上述第2輸入信號。在此，在第1晶體管和第2晶體管導通的定時，第1輸入信號和第2輸入信號彼此 的極性逆轉，因此從轉發(fā)開關電路輸出的各個信號(第1信號和第2信號)是電位電平相 互不同的(例如H電平/L電平)。由此，在一方的信號是H電平的情況下另一方的信號輸 出L電平。由此，按幀輸出電位電平逆轉的電位移位信號。在這種結構中，例如，為了生成H 電平的電位移位信號，在H電平的第1輸入信號被輸入到電容耦合配線驅動電路的時刻，輸 入到開關電路的第5晶體管的信號(第2信號)變成L電平。并且，為了生成下一個L電 平的電位移位信號，需要L電平的第2輸入信號。因此，根據上述的結構，上述第2信號作為上述第2輸入信號被輸入到上述第2晶 體管的第1電極。由此，能夠按幀交替輸入H/L電平。并且，能夠削減來自控制電路的第2 輸入信號的信號配線，能夠實現電路結構的簡化。本發(fā)明的顯示裝置的特征在于具備上述的任一顯示驅動電路和上述顯示面板。在上述結構中，利用上述顯示驅動電路帶來的電路結構簡化的效果，能夠提供降 低了成本的顯示裝置。為了解決上述問題，本發(fā)明的顯示驅動方法是用于驅動顯示面板、進行與像素電 極的電位對應的灰度級顯示的顯示驅動方法，所述顯示面板具備多個行，所述行含有掃描信號線、由該掃描信號線導通/截止的開關元件、連接到該開關元件的一端的上述像素電 極以及與該像素電極電容耦合的電容耦合配線，并且所述顯示面板具備連接到上述各行的 開關元件的另一端的數據信號線，所述顯示驅動方法的特征在于包括掃描信號線驅動 處理，其驅動上述掃描信號線；數據信號線驅動處理，其輸出與視頻信號對應的數據信號； 以及電容耦合配線驅動處理，其輸出向根據上述數據信號的極性決定的方向切換電位的電 位移位信號，在上述電容耦合配線驅動處理中，基于由上述掃描信號線驅動處理輸出的該 行的輸出信號，輸出該行的電位移位信號。在上述方法中，與關于上述顯示驅動電路而說明的效果相同，發(fā)揮能夠利用簡單 的結構進行CC驅動的效果。此外，本發(fā)明的顯示裝置優(yōu)選液晶顯示裝置。通過下面的記載來充分了解本發(fā)明的其它的目的、特征以及優(yōu)點。另外，通過下面 的參照附圖的說明來明確本發(fā)明的優(yōu)點。


圖1是表示本發(fā)明的一個實施方式的液晶顯示裝置的結構的框圖。圖2是表示圖1的液晶顯示裝置的各像素的電結構的等效電路圖。圖3是表示實施例1的CS驅動器的概要結構的框圖。圖4是表示圖3所示出的CS驅動器的結構的電路圖。圖5是表示實施例1的CS驅動器的各種信號的波形的時序圖。圖6是表示用CMOS構成的以往的CS驅動器的結構的電路圖。圖7是表示P溝道型構成圖4的CS驅動器的情況下的CS驅動器的結構的電路圖。圖8是表示圖7的CS驅動器的各種信號的波形的時序圖。圖9是表示分開配置圖1的液晶顯示裝置的柵極驅動器和CS驅動器的情況下的 液晶顯示裝置的結構的框圖。圖10是表示在圖9所示出的液晶顯示裝置中在柵極驅動器與CS驅動器之間設置 緩沖器的情況下的結構的框圖。圖11是表示實施例2的CS驅動器的結構的電路圖。圖12是表示實施例3的CS驅動器的結構的電路圖。圖13是表示實施例3的CS驅動器的各種信號的波形的時序圖。圖14是表示用于說明實施例3的CS驅動器的原理的各種信號的波形的時序圖。圖15是示意性地表示實施例3的CS驅動器的升壓電路與轉發(fā)開關電路的關系的 電路圖。圖16是表示實施例4的CS驅動器的結構的電路圖。圖17是表示實施例4的CS驅動器的各種信號的波形的時序圖。圖18是表示在實施例4的CS驅動器中在時鐘CKB線與刷新電路之間設置晶體管 的情況下的結構的電路圖。圖19是表示實施例5的CS驅動器的結構的電路圖。圖20是表示實施例5的CS驅動器的各種信號的波形的時序圖。圖21是表示實施例5的其它的CS驅動器的結構的電路圖。
圖22是表示圖21所示出的CS驅動器的各種信號的波形的時序圖。圖23是在本實施方式的CS驅動器中讀入信號LAOn作為CMIB的結構的情況下的 電路圖。圖24是表示進行CC驅動的以往的液晶顯示裝置的結構的框圖。圖25是表示以往的CC驅動中的各種信號的波形的時序圖。圖26是表示具備了一般的柵極/CS驅動電路的液晶顯示裝置的概要結構的框圖。圖27是表示圖26所示出的柵極/CS驅動器的各種信號的波形的時序圖。附圖標記說明1 液晶顯示裝置(顯示裝置)；10 液晶顯示面板(顯示面板)；11 源極總線(數 據信號線)；12:柵極線(掃描信號線)；13:TFT (開關元件)；14:像素電極；15 :CS總線(電 容耦合配線)；20 源極驅動器(數據信號線驅動電路)；30 柵極驅動器(掃描信號線驅動 電路)；40 :CS驅動器(電容耦合配線驅動電路)；41 存儲電路；42 轉發(fā)開關電路(轉發(fā) 電路)；43:模擬開關電路(開關電路)；44、45:穩(wěn)定化電路；46:升壓電路；47:刷新電路； 48 轉發(fā)時鐘升壓電路(時鐘升壓電路)；41a 晶體管(第1晶體管)；41b 晶體管(第2 晶體管)；42a 晶體管(第3晶體管)；42b 晶體管(第4晶體管)；43a 晶體管(第5晶 體管)；43b 晶體管(第6晶體管)；462a 晶體管(第7晶體管)；462b 晶體管(第8晶 體管)；471a:晶體管(第9晶體管)；473a:晶體管(第10晶體管)；471b 晶體管(第11 晶體管)；473b:晶體管(第12晶體管)；44a:晶體管(第13晶體管)；44b:晶體管(第14 晶體管)；48a:晶體管(第15晶體管)；41c:電容器(第1電容元件)；41d:電容器(第2 電容元件)；461a 電容器(第3電容元件)；461b 電容器(第4電容元件)；472a 電容器 (第5電容元件)；472b 電容器(第6電容元件)；48b 電容器(第7電容元件)；474 晶 體管(電容減低開關電路)。
具體實施例方式基于圖1至圖23如下說明本發(fā)明的一個實施方式。首先，基于圖1和圖2說明與本發(fā)明的顯示裝置相當的液晶顯示裝置1的結構。此 外，圖1是表示液晶顯示裝置1的整體結構的框圖，圖2是表示液晶顯示裝置1的像素的電 結構的等效電路圖。液晶顯示裝置1具備分別與本發(fā)明的顯示面板、數據信號線驅動電路、掃描信號 線驅動電路以及電容耦合配線驅動電路相當的有源矩陣型的液晶顯示面板10、源極驅動器 20以及含有柵極驅動器30和CS驅動器40的柵極/CS驅動器50。另外，在液晶顯示裝置 1中含有控制柵極驅動器30和CS驅動器40的控制電路(未圖示)。液晶顯示面板10是在未圖示的有源矩陣基板與對置基板之間夾持液晶而構成 的，具有排列成矩陣狀的多個像素P(圖2)。并且，液晶顯示面板10在有源矩陣基板上具備分別與本發(fā)明的數據信號線、掃描 信號線、開關元件、像素電極以及電容耦合配線相當的源極總線11、柵極線12、薄膜晶體管 (Thin Film Transistor ；下面稱為“TFT”)13、像素電極14以及CS總線15，在對置電極上 具備對置電極18。源極總線11在各列中各形成一條，使其在列方向(縱方向)上相互平行，柵極線12在各行中各形成一條，使其在行方向(橫方向)上相互平行。與源極總線11和柵極線 12的各交點對應地分別形成TFT 13和像素電極14，TFT 13的源極電極s被連接到源極總 線11，柵極電極g被連接到柵極線12，漏極電極d被連接到像素電極14。另外，像素電極 14在與對置電極18之間隔著液晶形成液晶電容17。由此，利用供給到柵極線12的柵極信號(掃描信號)導通TFT13的柵極，把來自 源極總線11的源極信號(數據信號)寫入像素電極14，將像素電極14設定為與上述源極 信號對應的電位，對與對置電極18之間的液晶施加與上述源極信號對應的電壓，由此能夠 實現與上述源極信號對應的灰度級顯示。CS總線15在各列中各形成一條，使其在行方向(橫方向)上相互平行，與柵極線 12成對地配置。該各CS總線15分別與配置在各行的像素電極14電容耦合，在與各像素電 極14之間形成保持電容(也稱為“輔助電容”)16。上述結構的液晶顯示面板10由源極驅動器20、柵極驅動器30、CS驅動器40以及 控制它們的控制電路驅動。在本實施方式中，在周期性循環(huán)的垂直掃描期間的激活期間(有效掃描期間)，順 序地分配各行的水平掃描期間，順序地掃描各行。為此，柵極驅動器30把用于導通TFT 13的柵極信號與各行的水平掃描期間同步 地對該行的柵極線12順序地輸出。另外，源極驅動器20對各源極總線11輸出源極信號。該源極信號是把從液晶顯示 裝置1的外部通過控制電路對源極驅動器20供給的視頻信號在源極驅動器20中分配給各 列，實施升壓等所得的信號。另外，為了進行所謂的線反轉驅動，源極驅動器20與各行的水 平掃描期間同步來反轉所輸出的源極信號的極性，并且在同一行的相鄰的水平掃描期間發(fā) 生逆轉。例如，在第1行的水平掃描期間和第2行的水平掃描期間，源極信號的極性反轉， 另外，在第1幀的第1行的水平掃描期間和第2幀的第1行的水平掃描期間，源極信號的極 性發(fā)生逆轉。此外，在本實施方式中，為了說明上的方便，以線反轉驅動方式為例進行說明， 但是本發(fā)明不限于此，例如能夠應用于幀反轉驅動方式、2H反轉驅動方式等各種驅動方式。CS驅動器40對各CS總線15輸出與本發(fā)明的電位移位信號相當的CS信號。該 CS信號在2個值之間切換電位(上升、或者下降)，與各行的水平掃描期間(1H)結束時進 行同步，即在各行的TFT 13從導通切換成截止的時刻，把該行的CS總線15的電位從一方 的值切換為另一方的值。此外，在本實施方式中，為了說明上的方便，說明電位移位信號(CS 信號)在2個值之間(H/L電平)之間切換電位的情況，但是本發(fā)明不限于此，例如能夠應 用于以微小振幅和在3個值之間切換的結構。另外，只要上述切換的定時在各行的水平掃 描期間以后即可，也可以相對于各行的水平掃描期間的結束時有延遲。由此，CS驅動器40 在水平掃描期間以后的時刻使像素電極14的電位發(fā)生移位。此外，在圖1中，標記部件號 碼“40’”來表示設置在各行的CS驅動器，CS驅動器40由各行的C S驅動器40’構成。控制電路通過控制上述的柵極驅動器30、源極驅動器20以及CS驅動器40，從這 些電路輸出柵極信號、源極信號以及CS信號。本發(fā)明在由上述各構件構成的液晶顯示裝置1中、特別是在CS驅動器40中具有 特征，概要地說，本發(fā)明的CS驅動器40基于該行的柵極信號(掃描信號線驅動器電路的輸 出信號)，生成并輸出該行的CS信號。S卩，設置在第n行的CS驅動器讀入輸出到第n行的柵極驅動器的柵極信號，向第n行的CS總線15輸出CS信號。下面，詳細說明該CS驅動器 40。此外，下面所示出的實施例1是僅具備上述特征點的結構，下面的實施例2 5分別至 少包括實施例1的結構，還添加了新的結構。(實施例1)圖3是表示實施例1的CS驅動器40’的概要結構的框圖，圖4是表示其詳細結構 的電路圖，圖5是表示CS驅動器40’的各種信號的波形的時序圖。下面以第n行的C S驅動器40’為例進行說明。此外，與圖26相同，分別以Gn和 GSn表示第n行的柵極驅動器30和CS驅動器40’，以(n+1)行表示第n行的下一個掃描方 向(圖1中的縱方向)的行(線)，以(n-1)行表示作為與此相反的方向的第n行的前一 行。圖5所示出的各種信號也與圖27相同。第n行的柵極驅動器Gn在其內部具備移 位寄存器(未圖示)，SR0n表示從該移位寄存器輸出的信號，GLn表示向第n行的柵極線輸 出的信號(柵極信號)。此外，GLn是SROn通過緩沖器輸出的信號，波形與SROn的電位電 平變化相同。CK和CKB是表示分別從控制電路輸出的規(guī)定移位寄存器的動作定時的柵極時 鐘GCK1和GCK2的信號，被輸入到各行的柵極驅動器30。此外，從CK的上升沿起到CKB的 上升沿為止的期間和從CKB的上升沿起到CK的上升沿為止的期間分別是一個水平掃描期 間(1H)。如圖1所示，對CS驅動器40’分別輸入從第n行的柵極驅動器Gn輸出的柵極信 號GLn、從控制電路輸出的柵極時鐘CKB、極性信號CMI (第1輸入信號)以及CMIB (第2輸 入信號)。然后，基于這些信號，對第n行的CS總線輸出決定了電位電平(L電平/H電平) 的CS信號CSOUTn。如圖3和圖4所示，CS驅動器40，具備存儲電路41、轉發(fā)開關電路42 (轉發(fā)電路) 以及模擬開關電路43 (開關電路)。存儲電路41含有作為開關元件的晶體管41a和41b (第 1晶體管和第2晶體管)、電容器41c和41d (第1電容元件和第2電容元件)，轉發(fā)開關電 路42含有作為轉發(fā)開關的晶體管42a和42b (第3晶體管和第4晶體管)，模擬開關電路43 含有晶體管43a和43b (第5晶體管和第6晶體管)。各個晶體管由N溝道型M0S晶體管 構成，CS驅動器40’被構成為單溝道(N溝道)的驅動電路。此外，也可以如后面的說明所 示(圖7)，各個晶體管由P溝道型M0S晶體管構成，CS驅動器40’被構成為P溝道的驅動 電路。此外，在本實施例中，存儲電路41具備電容器41c和41d，但是在晶體管41a和41b 的寄生電容很大的情況下，也可以省略該電容器41c和41d，后面的實施例也相同。如圖4所示，CS驅動器40’輸入第n行的柵極信號GLn、極性信號CMI和CMIB以 及時鐘CKB，通過存儲電路41、轉發(fā)開關電路42以及模擬開關電路43輸出CS信號CSOUTn。在此，利用圖1、圖4以及圖5具體地說明到輸出CS信號C SOUTn為止的CS驅動 器40’的動作。此外，在下面，主要說明輸出正極性的CS信號的情況，即輸入CMI的正極性 時的動作。首先，第n行的柵極驅動器Gn接收從第(n_l)行的柵極驅動器Gn_l的移位寄存 器輸出的信號SROn-1，向柵極線12輸出用于導通第n行的TFT的柵極信號GLn。同時，該 柵極信號GLn被輸入到第n行的CS驅動器CSn。此外，從柵極驅動器Gn的移位寄存器輸出 的信號SROn被輸入到下一行((n+1)行)的柵極驅動器Gn+1。
從柵極驅動器Gn接收柵極信號GLn的CS驅動器GSn的存儲電路41基于GLn讀 入極性信號CMI。具體地說，當柵極信號GLn的電位電平從低電平(L電平第1電位電平) 變化成高電平(H電平第2電位電平)，即晶體管41a變成導通時，轉發(fā)極性信號CMI，將 其從存儲電路41輸出作為信號LAn (第1信號)，并且在電容器41c中蓄積(存儲)電荷。 即，如圖5所示，在柵極信號GLn是H電平(晶體管41a導通)的期間輸出極性信號CMI， 因此信號LAn變成H電平。然后，當柵極信號GLOn的電位電平從H電平變化成L電平，即 晶體管41a從導通切換成截止時，晶體管41a被截止，極性信號CMI不會被輸出。因此，利 用蓄積了電荷的電容器41c，信號LAn保持晶體管41a截止時的電位電平(H電平)。信號 LAn保持該狀態(tài)(H電平)直到下次柵極信號GLn的電位電平從H電平變化成L電平為止， 即一個垂直掃描期間(IV)。然后經過IV后，當柵極信號GLn的電位電平從L電平變化成H電平時，轉發(fā)和輸 出極性信號CMI，因此信號LAn從H電平切換成L電平。并且，在一個垂直掃描期間(IV)保 持該狀態(tài)(低電平)。以后重復上述的處理。由上述動作從存儲電路41輸出的信號LAn被輸入到轉發(fā)開關電路42的晶體管 42a，被賦予一個水平掃描期間(1H)的轉發(fā)期間之后，作為信號LAOn(第2信號)被輸出。 具體地說，對晶體管42a輸入控制晶體管42a的導通/截止的時鐘CKB，在CKB的上升沿的 定時使晶體管42a導通，輸出信號LAn作為信號LAOn。在此，如上所述，從存儲電路41輸出 的信號LAn是基于柵極信號GLn而生成的，因此與時鐘信號CK的定時同步輸出。另外，從 CK的上升沿到CKB的上升沿為止的期間被規(guī)定為1H。因此，在CK的上升沿的定時輸出的 信號LAn在時鐘CKB的上升沿的定時即經過1H后作為信號LAOn輸出。由此，從轉發(fā)開關電路42輸出的信號LAOn被輸入到模擬開關電路43的晶體管 43a。對模擬開關電路43輸入正極性的公共電壓VCSH和負極性的公共電壓VCSL，由信號 LAOn控制晶體管43a的導通/截止。由此，晶體管43a在信號LAOn的上升沿的定時(H電 平)導通，在H電平之間輸出VCSH作為CS信號CSOUTn。在此，在晶體管41a和41b導通的定時，極性信號CMI和CMIB極性相互逆轉，因此 從存儲電路41輸出的各個信號LAn和LABn的電位電平(H/L電平)相互是不同的。從轉 發(fā)開關電路42輸出的各個信號LAOn和LABOn也同樣，電位電平(H/L電平)相互不同。由 此，如圖5所示，在一方是H電平的情況下，另一方輸出L電平。由此，能夠按幀輸出電位電 平逆轉的CS信號。如上所述，本發(fā)明的CS驅動器40基于該行(n行)的柵極信號GLn，輸出CS信號 CSOUTn,由此實現CC驅動。由此，不需要如以往的那樣，用于選擇相鄰行的開關(圖26的 UDSW)和與其相伴的配線，因此能夠簡化CS驅動器40的電路結構。在此，本發(fā)明的CS驅動器40也能夠應用于如圖6所示的CMOS的電路結構。在 CMOS的電路結構中，也不需要以往的UDSW，因此能夠發(fā)揮相同的效果。其中，若考慮制造成 本，優(yōu)選單溝道的電路結構。根據單溝道的電路結構，與CMOS的電路結構相比，能夠削減掩 模工序等，削減制造工序，能夠提高生產效率。由此，能夠得到實現制造成本的削減等有利 的效果。另外，如上所述，CS驅動器40’也可以構成為P溝道的驅動電路。圖7表示以P 溝道型構成圖4的CS驅動器40’的例子，圖8是該CS驅動器的各種信號的波形的時序圖。
20用于將N溝道型置換成P溝道型的具體的方法能夠應用以往的一般的技術，因此省略其說 明。另外，在本實施方式中，輸入到CS驅動器40的信號設為從柵極驅動器30輸出的 柵極信號GLn，但是不限于此。例如，如上所述，在柵極驅動器30和CS驅動器40 —體地構 成柵極/CS驅動器50的情況下，輸入到CS驅動器40的信號也可以是柵極驅動器30內部 的信號，具體地說是從移位寄存器輸出的信號SROn。利用該結構，也能夠得到與輸入柵極信 號的結構相同的效果。此外，柵極驅動器30和CS驅動器40 —體地構成柵極/CS驅動器，但是不限于此， 如圖9所示，也可以分開配置。如該圖所示，將柵極驅動器30和CS驅動器40配置在顯示 面板10的兩側，由此能夠抑制液晶顯示裝置1的外形大小。此外，分開配置該兩驅動器30 和40的結構需要從控制電路向各個驅動器30和40分開輸入柵極時鐘GCK1和GCK2，因此 配線變得復雜了。因此，配線的負載造成波形的不整齊，對各驅動器30和40的動作定時造 成壞影響。因此，如圖10所示，為了減輕波形的不整齊，優(yōu)選在兩驅動器30和40之間設置 緩沖器。由此，能夠補償兩驅動器30和40之間的處理速度、轉發(fā)速度的差，因此能夠減輕 波形的不整齊。下面說明用于使CS驅動器40的動作更穩(wěn)定、實現液晶顯示裝置1的CC驅動的穩(wěn) 定化的結構。(實施例2)圖11是表示實施例2的CS驅動器40’的結構的電路圖。實施例2的CS驅動器 40，在實施例1的CS驅動器40’中還具備電位穩(wěn)定化電路44和45。如圖5所示，在CS驅動器40’中，信號LAn和LABn的電位電平(H/L電平)是相 互不同的，信號LAOn和LABOn也同樣，電位電平(H/L電平)是相互不同的。例如，在信號 LAn和LAOn是H電平的情況下，信號LABn和LABOn變成L電平。為了輸出穩(wěn)定的CS信號， 優(yōu)選使該電位電平的關系穩(wěn)定，但是各個信號存在處于懸浮的狀態(tài)的期間，因此易于受到 噪音的影響的電位電平可能會發(fā)生變動。因此，在本實施例2中，為了是該電位電平穩(wěn)定， 設有電位穩(wěn)定化電路44和45。如圖11所示，電位穩(wěn)定化電路44和45分別懸掛地設置晶體管44a和44b (第13 晶體管和第14的晶體管)、晶體管45a和45b而構成。由此，例如，在信號LAn的電位電平 是H電平(第2電位電平)的情況下，晶體管44b導通，由此信號LABn變成基準電壓(VSS)， 被固定在L電平(第1電位電平)。信號LA0也相同，在電位電平是H電平的情況下，晶體 管45b導通，由此，信號LAOBn變成基準電壓(VSS)，被固定在L電平(第1電位電平)。由 此，當一方信號的電位電平是H電平時，另一方信號的電位電平被固定在基準電壓VSS(L電 平)，因此能夠穩(wěn)定L電平的電位。由此，能夠至少固定一方的電位(L電平)，因此能夠輸 出穩(wěn)定的CS信號。(實施例3)圖12是表示實施例3的CS驅動器40’的結構的電路圖，圖13是表示該CS驅動 器40’的各種信號的波形的時序圖。本實施例3在實施例2的CS驅動器40’中還具備升 壓電路46 (46a和46b)。更詳細地說，如圖4和圖14的信號LAn所示，在實施例1和2的CS驅動器40’中，晶體管41a導通并讀入CMI的H電平，此時由于晶體管的寫入特性，下降閾值電壓(Vth)的 量(下面稱為“閾值降”)。并且，由于在CKB的上升沿的定時轉發(fā)開關電路42的晶體管42a 導通時的電容器41c (圖4)的電容與模擬開關電路43的晶體管43a(圖4)的負載電容的 電荷分配性，導致發(fā)生閾值降的信號LAn產生電壓下降。圖14的信號LAOn表示信號LAn 受到了經過IH后所轉發(fā)的電壓下降的影響的狀態(tài)。由于受到這種電壓下降，不能對模擬開關電路43供給穩(wěn)定的電位，結果是有損CS 信號的輸出的穩(wěn)定化。作為克服這種缺陷的方法，例如可以考慮事先增大存儲電路41的電 容器41c和41d的容量的方法。然而，有可能帶來電路的大型化和成本的增加，不能說是最 好的方法。因此，作為更為合適的方法，在本實施例3的CS驅動器40’中具備升 壓電路46。 升壓電路46a含有提升存儲電路41的輸出信號LAn的電位的電容器461a(第3電容元件) 和利用提升了電位電平的信號LAn控制導通/截止并且被供給規(guī)定的電壓(VDD)作為輸入 數據的晶體管462a (第7晶體管)。此外，升壓電路46b也同樣含有電容器461b (第4電容 元件)和晶體管462b (第8晶體管)。如圖12所示，該升壓電路46被設置在轉發(fā)開關電路42之前，并且被設置成數據 線(存儲電路41的輸出線)與轉發(fā)開關電路42的輸出線不直接連接，即成為柵極連接。 圖15是示意性地表示升壓電路46與轉發(fā)開關電路42的關系的電路圖。如該圖所示，與存 儲電路41的輸出信號LAn相當的存儲數據作為控制晶體管462a的導通/截止的信號而輸 入，不會作為轉發(fā)數據而輸出。由此，能夠防止由電荷的分配性而導致的上述電壓下降。利用圖12和圖13的時序圖說明實施例3的CS驅動器40’的動作。此外，對于與 實施例1和2相同的動作的部分省略其說明。首先，通過使晶體管41a導通而輸出的信號LAn，在讀入CMI的H電平(第2電位 電平)時，由于晶體管41a的寫入特性而下降閾值電壓(Vth)的量。信號LAn被輸入到升 壓電路46a，在時鐘CKB的上升沿的定時電位電平被提升(在本實施方式中，是用N溝道型 的MOS晶體管構成的，因此第3電位電平>第2電位電平)。由此，信號LAn與CKB的周期 同步，每隔IH電位電平被提升。由此，利用CKB的振幅信號，LAn被從第2電位電平提升至 第3電位電平。然后，信號LAn作為晶體管462a的導通/截止用的柵極信號而輸入。信號Xn是 升壓電路46a的輸出信號。若信號LAn的最初的上升沿即發(fā)生閾值降的電壓被施加到晶體 管462a，則輸出從規(guī)定的電壓(VDD ；第2電位電平)又發(fā)生了閾值降的信號Xn。其后，若 在CKB的上升沿的定時，提升了電位電平的信號LAn被供給到晶體管462a，則輸出維持VDD 的電位的信號Xn。由此，升壓電路46a的輸出信號Xn能夠每隔IH保持VDD的電位電平。然后，信號Xn被輸入到轉發(fā)開關電路42，在經過IH后，作為每隔IH從VDD發(fā)生了 閾值降的信號LAOn而輸出，輸入到模擬開關電路43。如上所述，在實施例3中，與實施例1和2的結構(圖14的信號LAOn)相比，能夠 減小信號LAOn從VDD的電壓降低量。因此，能夠輸出穩(wěn)定的CS信號。(實施例4)圖16是表示實施例4的CS驅動器40’的結構的電路圖。圖17是表示該CS驅動 器40’的各種信號的波形的時序圖。本實施例4在實施例3的CS驅動器40’中還具備刷新電路47 (47a和47b)。實施例1 3的CS驅動器40’的結構是在存儲電路41中在IV之間保持信號LAn 的電位電平。在信號的轉發(fā)路徑中必然地會產生泄漏電流，有隨著期間的經過電位電平降 低的傾向。信號LAn的電位電平由于該泄漏電流的影響逐漸變低，在IV的開始時和結束時 電位電平是不同的。因此，妨礙了穩(wěn)定的電壓的供給，其結果是有損CS信號的穩(wěn)定的輸出。 該現象在上述的實施例1 3的任一結構中都會發(fā)生。作為其一個例子，圖13的信號LAn 表示由于上述泄漏電流而導致的電壓降低(圖13的信號LAn的虛線框)。如該信號LAn所 示，電位電平呈現隨著時間的經過而降低的樣子。
因此，在本實施例4的CS驅動器40’中，為了減低由于上述泄流電流而導致的電 壓降低，具備刷新電路47。刷新電路47a含有利用存儲電路41的輸出信號LAn控制導通/ 截止并且輸入規(guī)定的電壓(VDD)作為輸入數據的晶體管471a(第9晶體管)、提升晶體管 471a的輸出信號的電位電平的電容器472a(第5電容元件)以及利用提升了電位電平的信 號控制導通/截止并且輸入規(guī)定電壓(VDD)作為輸入數據的晶體管473a(第10晶體管)。 刷新電路47b同樣含有晶體管471b (第11晶體管)、電容器472b (第6電容元件)以及晶 體管473b (第12晶體管)。如圖16所示，該刷新電路47被設置在轉發(fā)開關電路42之前。利用圖16和圖17的時序圖，說明實施例4的CS驅動器40 ’的動作。此外，對于 與實施例1 3的相同動作的部分省略了其說明。首先，在通過晶體管41a導通而輸出的信號LAn讀入CMI的H電平時，由于晶體管 41a的寫入特性而下降閾值電壓(Vth)的量(信號LAn的波形⑴)。該信號被輸入到刷新 電路47a，由于晶體管471a而再次發(fā)生閾值降(信號LA’ η的波形(ii))，之后在CKB的上 升沿的定時電位電平被提升(信號LA’n的波形(iii))。提升了電位電平的信號作為信號 LA'n從刷新電路47a輸出。同時，該提升了電位電平的信號使晶體管473a導通，規(guī)定的電 壓(VDD)被充電到電容器41c (信號LAn的波形(iv))。此外，CKB具有比VDD的電位電平 (第2電位電平)大的電位電平(第3電位電平)。向該電容器41c充電的動作與CKB的動作定時同步，因此每隔IH并且在CKB的H 電平的期間進行。其結果是信號LAn的電位電平每隔IH被提升到VDD。然后，以VDD的電位電平輸出的信號LAn在CKB的下降到下一個上升沿為止的期 間保持電位電平(信號LAn的波形(ν))。該期間輸出的信號LA’ η由于晶體管471a而發(fā) 生閾值降(信號LA’n的波形(vi))。并且，當下次CKB上升時，信號LA’n再一次被提升電 位電平，由此，規(guī)定的電壓(VDD)被充電到電容器41c。以后重復上述的處理。然后，信號LA’n作為實施例3的圖12的升壓電路46a的晶體管462a的導通/截 止信號而輸入。根據本實施例4的結構，能夠每隔IH向電容器41c充入電荷，并且使信號LAn的 電位電平提升到比VDD大的電位電平，因此能夠從IV縮短保持電位電平的期間。由此，能 夠減低由于泄漏電流而導致的電壓降低，因此能夠在1V(1幀)之間維持穩(wěn)定的電位電平， 能夠更為穩(wěn)定地輸出CS信號。此外，在本實施方式中時鐘信號是2相輸入，因此刷新電路47a每隔IH提升電位 電平，但是時鐘信號以例如3相、4相或者其以上輸入的情況下，電位電平每隔IH以上被提升。此外，在本實施例4的刷新電路47中，有電容負載(例如200fF)，因此在所有行中 設置該刷新電路47的情況下，相對于時鐘CKB成為較大的負載。因此，如圖18所示，優(yōu)選 在時鐘CKB線與刷新電路47之間設置作為電容減低開關電路474的晶體管474a和474b。 由此，時鐘CKB線與電容器472b不會直接連接。因此，當向晶體管474a輸入的信號是L電 平時，晶體管474a變成截止，因此能夠將時鐘CKB線從電容器472b切離。由此，降低時鐘 負載。(實施例5)圖19是表示實施例5的CS驅動器40’的結構的電路圖，圖20是表示該CS驅動 器40’的各種信號的波形的時序圖。本實施例5是在實施例4的CS驅動器40’中還具備 轉發(fā)時鐘升壓電路48 (時鐘升壓電路)。在實施例1 4的CS驅動器40’中，由于轉發(fā)開關電路42的晶體管42a的寫入 特性，產生閾值降。具體地說，例如如圖17的信號LAOn的波形所示，當晶體管42a(圖16) 導通并讀入信號Xn的VDD時，由于晶體管的寫入特性而減低閾值電壓(Vth)的量。由此， 不能對模擬開關電路43供給穩(wěn)定的電位，結果是有損C S信號的輸出的穩(wěn)定化。因此，在本實施例5的CS驅動器40’中，為了防止轉發(fā)開關電路42的閾值降，具 備轉發(fā)時鐘升壓電路48。轉發(fā)時鐘升壓電路48含有利用時鐘CK控制導通/截止并且被供 給基準電壓(VSS)作為輸入數據的晶體管48a(第15的晶體管)和利用時鐘CKB提升晶體 管48a的輸出信號的電位電平的電容器48b (第7電容元件)。如圖19所示，該轉發(fā)時鐘升壓電路48被設置在轉發(fā)開關電路42之前，以利用轉 發(fā)時鐘升壓電路48的輸出信號導通/截止轉發(fā)開關電路42的晶體管42a。下面說明轉發(fā) 時鐘升壓電路48的具體的動作例。在此，時鐘CK和CKB具有-5V +IOV的15V的振幅， 基準電壓(VSS)設為0V，規(guī)定的電壓(VDD)設為10V。首先，當CK上升(晶體管48a導通)時，基準電壓(VSS)被寫入到電容器48b，變 成0V。然后，當CK下降(晶體管48a截止)時，在CKB的上升沿的定時，輸出CKB的振幅 15V(信號CKB’)。并且，15V的CKB’被輸入到晶體管42a。由此，能夠用比作為向晶體管 42a輸入的數據的信號Xn(圖17的Xn =VDD(IOV))大的電壓(CKB’ :15V)使晶體管42a導 通，因此VDD (IOV)不會發(fā)生閾值降而從轉發(fā)開關電路42作為信號LAOn輸出。上述轉發(fā)時鐘升壓電路48的輸出信號在圖20的時序圖中表示為信號CKB’。如 該圖所示，CKB'在CKB的上升沿的定時被提升到超出VDD(10V:第2電位電平)的電壓 (15V 第3電位電平)。由此，轉發(fā)開關電路42的輸出信號LAOn能夠不發(fā)生閾值降而保持 VDD(IOV)的電位。該動作與CKB的定時同步，由此，每隔IH進行電位的提升，因此能夠穩(wěn)定 信號LAOn的電位。因此，能夠向模擬開關電路43輸入穩(wěn)定的電位信號，因此能夠實現CS 信號的輸出的穩(wěn)定化。此外，上述轉發(fā)時鐘升壓電路48也可以應用于存儲電路41的晶體管41a和41b。 圖21是表示實施例5的其它的CS驅動器40’的結構的電路圖，圖22是表示該CS驅動器 40’的各種信號的波形的時序圖 。在此的轉發(fā)時鐘升壓電路48含有利用時鐘CK控制導通/截止并且作為輸入數據 被供給基準電壓(VSS)的晶體管48a和利用柵極信號GLn提升晶體管48a的輸出信號的電位電平的電容器48b。此外，在此，時鐘CK和柵極信號GLn也具有-5V +IOV的15V的振幅，設基準電壓(VSS)為0V，設CMI的電位為10V。上述轉發(fā)時鐘升壓電路48的輸出信號在圖22的時序圖中表示為信號GLOn。如該 圖所示，信號GLOn在CK的上升沿的定時被提升到超出VDD (IOV)的電壓(15V)。并且，能夠 用比作為向晶體管41a輸入的數據的信號CMI(IOV)大的電壓(GLOn :15V)來使晶體管41a 導通，因此CMI(IOV)不發(fā)生閾值降而作為信號LAn輸出(圖22的以虛線包圍的部分)。由 此，能夠使以后的動作穩(wěn)定。上面示出的各實施例能夠以各種方案組合來構成，例如實施例2 5的結構也可 以分別僅與實施例1的結構相組合。在此，如上所述，在晶體管41a和41b導通的定時，極性信號CMI和CMIB相互極性 逆轉，因此從轉發(fā)開關電路42輸出的各個信號LAOn和LABOn電位電平(H/L電平)相互不 同。由此，在一方是H電平的情況下，另一方輸出L電平。由此，逐幀輸出電位電平逆轉的 CS信號。在這種結構中，例如，為了生成H電平的CS信號，在H電平的CMI被輸入到CS驅 動器40’的時刻，輸入到模擬開關電路43的晶體管43a的信號LAOn變成低電平。并且，為 了生成下一個L電平的CS信號，需要L電平的極性信號(CMIB)。因此，如圖23所示，也可 以是讀入信號LAOn作為CMIB的結構。由此，能夠逐幀交替地輸入H/L電平。并且，能夠削 減來自控制電路的CMIB的信號配線，能夠實現電路結構的簡化。此外，CS驅動器內的各開關元件能夠由D鎖存電路構成。另外，作為從本發(fā)明的CS驅動器所利用的柵極驅動器輸出的信號，可以是上述的 柵極信號，也可以是從柵極驅動器的移位寄存器輸出的給其它級(例如下一級)的置位信 號。如上所述，本發(fā)明的顯示驅動電路和顯示驅動方法如下上述電容耦合配線驅動 電路基于從上述掃描信號線驅動電路輸出的該行的輸出信號，輸出該行的電位移位信號。在上述結構和方法中，發(fā)揮能夠克服上述“發(fā)明內容”欄中敘述的電路結構復雜化 的問題，利用簡單的結構進行CC驅動的效果。用于說明發(fā)明的詳細的內容的具體實施方式
或者實施例歸根到底是用于說明本 發(fā)明的技術內容的，不應該限定于這種具體例而被狹義地解釋，在本發(fā)明的精神和所記載 的權利要求的范圍內，能夠進行各種變更實施。工業(yè)實用性本發(fā)明能夠尤其適用于有源矩陣型液晶顯示裝置的驅動。
權利要求
一種顯示驅動電路，是用于驅動顯示面板、進行與像素電極的電位對應的灰度級顯示的顯示驅動電路，所述顯示面板具備多個行，所述行含有掃描信號線、由該掃描信號線導通/截止的開關元件、連接到該開關元件的一端的像素電極以及與該像素電極電容耦合的電容耦合配線，并且所述顯示面板具備連接到上述各行的開關元件的另一端的數據信號線，所述顯示驅動電路的特征在于具備掃描信號線驅動電路，其驅動上述掃描信號線；數據信號線驅動電路，其輸出與視頻信號對應的數據信號；以及電容耦合配線驅動電路，其輸出向根據上述數據信號的極性決定的方向切換電位的電位移位信號，上述電容耦合配線驅動電路基于從上述掃描信號線驅動電路輸出的該行的輸出信號，輸出該行的電位移位信號。
2.根據權利要求1所述的顯示驅動電路，其特征在于上述電容耦合配線驅動電路在從上述掃描信號線驅動電路輸出上述輸出信號起經過 至少一個水平掃描期間之后，輸出上述電位移位信號。
3.根據權利要求2所述的顯示驅動電路，其特征在于上述電容耦合配線驅動電路具備轉發(fā)電路，所述轉發(fā)電路用于把從上述掃描信號線驅 動電路輸出上述輸出信號起到輸出上述電位移位信號為止的期間設為至少一個水平掃描 期間。
4.根據權利要求3所述的顯示驅動電路，其特征在于 上述電容耦合配線驅動電路具備存儲電路，其存儲與從上述掃描信號線驅動電路輸出的上述輸出信號的電位電平的變 化對應的第1信號并且將其輸出到上述轉發(fā)電路；上述轉發(fā)電路，其對從上述存儲電路輸出的上述第1信號賦予至少一個水平掃描期間 的轉發(fā)期間并將其作為第2信號輸出；以及開關電路，其基于從上述轉發(fā)電路輸出的上述第2信號的電位電平來生成上述電位移 位信號。
5.根據權利要求4所述的顯示驅動電路，其特征在于 上述存儲電路具備第1晶體管，其第1電極被輸入第1輸入信號，控制電極被輸入上述掃描信號線驅動電 路的輸出信號；第1電容元件，其連接在上述第1晶體管的第2電極和被供給基準電壓的基準電源線 之間；第2晶體管，其第1電極被輸入第2輸入信號，控制電極連接到上述第1晶體管的控制 電極；以及第2電容元件，其連接在上述第2晶體管的第2電極和被供給基準電壓的基準電源線 之間，上述轉發(fā)電路具備第3晶體管，其第1電極連接到上述第1晶體管的第2電極，控制電極被輸入時鐘信號；和第4晶體管，其第1電極連接到上述第2晶體管的第2電極，控制電極被輸入上述時鐘 信號，上述開關電路具備第5晶體管，其控制電極連接到上述第3晶體管的第2電極，第1電極連接到輸出端子， 第2電極被輸入第1電源電壓；和第6晶體管，其控制電極連接到上述第4晶體管的第2電極，第1電極連接到輸出端子， 第2電極被輸入第2電源電壓。
6.根據權利要求5所述的顯示驅動電路，其特征在于上述電容耦合配線驅動電路，在上述掃描信號線驅動電路的輸出信號從第1電位電平變化為作為使晶體管導通的 電位電平的第2電位電平的時刻，使上述第1信號的電位電平從上述第1電位電平變化為 上述第2電位電平，在上述時鐘信號的電位電平發(fā)生變化、上述第3晶體管導通之后，輸出上述第1信號作 為上述第2信號，在上述第2信號從上述第1電位電平變化為上述第2電位電平的時刻，輸出上述第1 電源電壓的電位電平的信號作為上述電位移位信號。
7.根據權利要求5所述的顯示驅動電路，其特征在于上述電容耦合配線驅動電路，在上述掃描信號線驅動電路的輸出信號從第1電位電平變化為作為使晶體管導通的 電位電平的第2電位電平的時刻，使上述第1信號的電位電平從上述第2電位電平變化為 上述第1電位電平，在上述時鐘信號的電位電平發(fā)生變化、上述第4晶體管導通之后，輸出上述第1信號作 為上述第2信號，在上述第2信號從上述第1電位電平變化為上述第2電位電平的時刻，輸出上述第2 電源電壓的電位電平的信號作為上述電位移位信號。
8.根據權利要求4所述的顯示驅動電路，其特征在于上述電容耦合配線驅動電路還具備升壓電路，所述升壓電路提升從上述存儲電路輸出 的上述第1信號的電位電平，并且把提升了電位電平的該第1信號輸入到上述轉發(fā)電路。
9.根據權利要求8所述的顯示驅動電路，其特征在于上述存儲電路具備第1晶體管，其第1電極被輸入第1輸入信號，控制電極被輸入上述掃描信號線驅動電 路的輸出信號；第1電容元件，其連接在上述第1晶體管的第2電極和被供給基準電壓的基準電源線 之間；第2晶體管，其第1電極被輸入第2輸入信號，控制電極連接到上述第1晶體管的控制 電極；以及第2電容元件，其連接在上述第2晶體管的第2電極和被供給基準電壓的基準電源線 之間，上述升壓電路具備第7晶體管，其第1電極被輸入具有作為使晶體管導通的電位電平的第2電位電平的 規(guī)定電壓，控制電極連接到上述第1晶體管的第2電極；第3電容元件，其連接在上述第7晶體管的上述控制電極和被供給時鐘信號的時鐘信 號線之間；第8晶體管，其第1電極被輸入具有上述第2電位電平的規(guī)定電壓，控制電極連接到上 述第2晶體管的第2電極；以及第4電容元件，其連接在上述第8晶體管的上述控制電極和被供給上述時鐘信號的時 鐘信號線之間，上述轉發(fā)電路具備第3晶體管，其第1電極連接到上述第7晶體管的第2電極，控制電極被輸入上述時鐘 信號；和第4晶體管，其第1電極連接到上述第8晶體管的第2電極，控制電極被輸入上述時鐘 信號，上述開關電路具備第5晶體管，其控制電極連接到上述第3晶體管的第2電極，第1電極連接到輸出端子， 第2電極被輸入第1電源電壓；和第6晶體管，其控制電極連接到上述第4晶體管的第2電極，第1電極連接到輸出端子， 第2電極被輸入第2電源電壓。
10.根據權利要求4所述的顯示驅動電路，其特征在于上述電容耦合配線驅動電路還具備刷新電路，所述刷新電路每隔一個水平掃描期間以 上提升從上述存儲電路輸出的上述第1信號的電位電平，并且在未進行提升的期間，保持 上述第1信號的電位電平。
11.根據權利要求10所述的顯示驅動電路，其特征在于 上述存儲電路具備第1晶體管，其第1電極被輸入第1輸入信號，控制電極被輸入上述掃描信號線驅動電 路的輸出信號；第1電容元件，其連接在上述第1晶體管的第2電極和被供給基準電壓的基準電源線 之間；第2晶體管，其第1電極被輸入第2輸入信號，控制電極連接到上述第1晶體管的控制 電極；以及第2電容元件，其連接在上述第2晶體管的第2電極和被供給基準電壓的基準電源線 之間，上述刷新電路具備第9晶體管，其第1電極被輸入具有作為使晶體管導通的電位電平的第2電位電平的 規(guī)定電壓，控制電極連接到上述第1晶體管的第2電極；第5電容元件，其連接在上述第9晶體管的第2電極和被供給時鐘信號的時鐘信號線 之間；第10晶體管，其第1電極被輸入具有上述第2電位電平的規(guī)定電壓，控制電極連接到上述第9晶體管的第2電極，第2電極連接到上述第1晶體管的第2電極；第11晶體管，其第1電極被輸入具有上述第2電位電平的規(guī)定電壓，控制電極連接到 上述第2晶體管的第2電極；第6電容元件，其連接在上述第11晶體管的第2電極和被供給上述時鐘信號的時鐘信 號線之間；以及第12晶體管，其第1電極被輸入具有上述第2電位電平的規(guī)定電壓，控制電極連接到 上述第11晶體管的第2電極，第2電極連接到上述第1晶體管的第2電極， 上述轉發(fā)電路具備第7晶體管，其控制電極連接到上述第10晶體管的控制電極，第1電極被輸入具有上 述第2電位電平的規(guī)定電壓；第3晶體管，其第1電極連接到上述第7晶體管的第2電極，控制電極被輸入上述時鐘信號；第8晶體管，其控制電極連接到上述第12晶體管的控制電極，第1電極被輸入具有上 述第2電位電平的規(guī)定電壓；以及第4晶體管，其第1電極連接到上述第8晶體管的第2電極，控制電極被輸入上述時鐘 信號，上述開關電路具備第5晶體管，其控制電極連接到上述第3晶體管的第2電極，第1電極連接到輸出端子， 第2電極被輸入第1電源電壓；和第6晶體管，其控制電極連接到上述第4晶體管的第2電極，第1電極連接到輸出端子， 第2電極被輸入第2電源電壓。
12.根據權利要求10或者11所述的顯示驅動電路，其特征在于上述電容耦合配線驅動電路還具備用于減低上述刷新電路的電容負載的電容減低開 關電路。
13.根據權利要求12所述的顯示驅動電路，其特征在于 上述存儲電路具備第1晶體管，其第1電極被輸入第1輸入信號，控制電極被輸入上述掃描信號線驅動電 路的輸出信號；第1電容元件，其連接在上述第1晶體管的第2電極和被供給基準電壓的基準電源線 之間；第2晶體管，其第1電極被輸入第2輸入信號，控制電極連接到上述第1晶體管的控制 電極；以及第2電容元件，其連接在上述第2晶體管的第2電極和被供給基準電壓的基準電源線 之間，上述電容減低開關電路具備第16晶體管，其第1電極被輸入時鐘信號，控制電極連接到上述第1晶體管的第2電 極；和第17晶體管，其第1電極被輸入上述時鐘信號，控制電極連接到上述第2晶體管的第 2電極，上述刷新電路具備第9晶體管，其第1電極被輸入具有上述第2電位電平的規(guī)定電壓，第2電極通過第 5電容元件連接到上述第16晶體管的第2電極，控制電極連接到上述第1晶體管的第2電 極；第10晶體管，其第1電極被輸入具有上述第2電位電平的規(guī)定電壓，控制電極連接到 上述第9晶體管的第2電極，第2電極連接到上述第1晶體管的第2電極；第11晶體管，其第1電極被輸入具有上述第2電位電平的規(guī)定電壓，第2電極通過第 6電容元件連接到上述第17晶體管的第2電極，控制電極連接到上述第2晶體管的第2電 極；以及第12晶體管，其第1電極被輸入具有上述第2電位電平的規(guī)定電壓，控制電極連接到 上述第11晶體管的第2電極，第2電極連接到上述第2晶體管的第2電極， 上述轉發(fā)電路具備第7晶體管，其控制電極連接到上述第10晶體管的控制電極，第1電極被輸入具有上 述第2電位電平的規(guī)定電壓；第3晶體管，其第1電極連接到上述第7晶體管的第2電極，控制電極被輸入上述時鐘信號；第8晶體管，其控制電極連接到上述第12晶體管的控制電極，第1電極被輸入具有上 述第2電位電平的規(guī)定電壓；以及第4晶體管，其第1電極連接到上述第8晶體管的第2電極，控制電極被輸入上述時鐘 信號，上述開關電路具備第5晶體管，其控制電極連接到上述第3晶體管的第2電極，第1電極連接到輸出端子， 第2電極被輸入第1電源電壓；和第6晶體管，其控制電極連接到上述第4晶體管的第2電極，第1電極連接到輸出端子， 第2電極被輸入第2電源電壓。
14.根據權利要求5 13中的任一項所述的顯示驅動電路，其特征在于上述電容耦合配線驅動電路還具備用于固定上述第1信號和上述第2信號中的至少任 一方的第1電位電平的電位穩(wěn)定化電路。
15.根據權利要求14所述的顯示驅動電路，其特征在于 上述電位穩(wěn)定化電路具備第13晶體管，其第1電極被輸入與上述第1電位電平對應的基準電壓，控制電極連接 到上述第2晶體管的第2電極，第2電極連接到上述第1晶體管的第2電極；和第14晶體管，其與上述第1晶體管并列地配置，其第1電極被輸入基準電壓，控制電極 連接到上述第1晶體管的第2電極，第2電極連接到上述第2晶體管的第2電極。
16.根據權利要求15所述的顯示驅動電路，其特征在于 上述電位穩(wěn)定化電路，在從上述第1晶體管輸出的信號從第1電位電平變化為作為使晶體管導通的電位電平 的第2電位電平的時刻，將從上述第2晶體管輸出的信號的電位電平固定于上述基準電壓，另一方面，在從上述第2晶體管輸出的信號從上述第1電位電平變化為上述第2電位電平的時 刻，將從上述第1晶體管輸出的信號的電位電平固定于上述基準電壓。
17.根據權利要求5 16中的任一項所述的顯示驅動電路，其特征在于上述電容耦合配線驅動電路還具備時鐘升壓電路，所述時鐘升壓電路提升從上述存儲 電路輸出的上述第1信號的電位電平，并且向上述開關電路輸入提升了電位電平的該第1 信號作為上述第2信號。
18.根據權利要求17所述的顯示驅動電路，其特征在于上述時鐘升壓電路具備第7電容元件，其一端連接到被供給上述時鐘信號的時鐘信號線；和第15晶體管，其第1電極被供給基準電壓，控制電極被輸入反轉時鐘信號，第2電極連 接到上述第3和第4晶體管的控制電極以及上述第7電容元件的另一端。
19.根據權利要求5 18中的任一項所述的顯示驅動電路，其特征在于上述第2晶體管的第1電極與上述第5晶體管的控制電極相互連接，上述第2晶體管 的第1電極被輸入上述第2信號作為上述第2輸入信號。
20.一種顯示裝置，其特征在于具備權利要求1 19中的任一項所述的顯示驅動電路和上述顯示面板。
21.根據權利要求20所述的顯示裝置，其特征在于上述顯示裝置是液晶顯示裝置。
22.—種顯示驅動方法，是用于驅動顯示面板、進行與像素電極的電位對應的灰度級顯 示的顯示驅動方法，所述顯示面板具備多個行，所述行含有掃描信號線、由該掃描信號線導 通/截止的開關元件、連接到該開關元件的一端的上述像素電極以及與該像素電極電容耦 合的電容耦合配線，并且所述顯示面板具備連接到上述各行的開關元件的另一端的數據信 號線，所述顯示驅動方法的特征在于包括掃描信號線驅動處理，其驅動上述掃描信號線；數據信號線驅動處理，其輸出與視頻信號對應的數據信號；以及電容耦合配線驅動處理，其輸出向根據上述數據信號的極性決定的方向切換電位的電 位移位信號，在上述電容耦合配線驅動處理中，基于由上述掃描信號線驅動處理輸出的該行的輸出 信號，輸出該行的電位移位信號。
全文摘要
具備輸出源極信號的源極驅動器(20)、輸出用于使該行的開關元件導通的柵極信號的柵極驅動器(30)以及輸出向根據源極信號的極性所決定的方向(低→高或者高→低)切換電位的CS信號(CSOUT)的CS驅動器(40)，第n行的CS驅動器(CSn)基于從第n行柵極驅動器(Gn)輸出的第n行柵極信號(GLn)輸出第n行CS信號(CSOUT)。由此，提供能夠利用簡單的結構進行CC驅動的顯示驅動電路。
文檔編號G02F1/133GK101861617SQ200880116518
公開日2010年10月13日 申請日期2008年9月2日 優(yōu)先權日2007年12月28日
發(fā)明者佐佐木寧, 村上祐一郎, 橫山真 申請人:夏普株式會社