專(zhuān)利名稱(chēng)：傳感器基板以及檢查裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種傳感器基板以及檢查裝置，例如，能夠應(yīng) 用于在如液晶顯示面板的玻璃基板那樣的顯示用基板的檢查中 使用的傳感器基板、以該傳感器基板為構(gòu)成要素的檢查裝置。
背景技術(shù)：
顯示用基板例如是在 一 個(gè)面上具備分別被分割成液晶顯示面板的多個(gè)顯示用基板區(qū)域的多個(gè)組成的玻璃基板。如圖39所 示，各顯示用基板區(qū)域l陣列狀地具有多個(gè)像素區(qū)域(即、單元 (cell)區(qū)域)，該多個(gè)像素區(qū)域分別具備矩形的像素電極2和連接 在該像素電極2上的開(kāi)關(guān)元件3。各像素電極2是與顯示用基板1平行的薄膜狀的電極，例如 具有矩形的平面形狀，該矩形具有與對(duì)應(yīng)的像素區(qū)域大致相同 的大小。各開(kāi)關(guān)元件3是例如具有源極、漏極以及柵極的場(chǎng)效應(yīng) 型薄膜晶體管(T F T),漏極(或源極)連接在對(duì)應(yīng)的像素電極2上。狀態(tài)，通過(guò)對(duì)配線(xiàn)5施加試驗(yàn)用高頻信號(hào)使所對(duì)應(yīng)列的像素電極 2進(jìn)行充放電等，由此能夠檢測(cè)開(kāi)關(guān)元件3、柵極配線(xiàn)4、配線(xiàn)5 的斷路等。例如在X方向(的一列)上并列設(shè)置7168個(gè)像素電極2, 按照每列執(zhí)行斷路等的檢查。X方向的 一 列例如具有略大于 25cm的長(zhǎng)度。在專(zhuān)利文獻(xiàn)1中記載有使傳感器基板以非接觸的方式與檢查對(duì)象的像素電極2的列對(duì)置來(lái)進(jìn)行檢查的檢查裝置。圖40示出這種檢查裝置的概要結(jié)構(gòu)，圖41示出傳感器基板 的概要平面。與像素電極2 —對(duì) 一 地對(duì)置的傳感器電極7以與像素電極2 的X方向排列相同的間距排列在傳感器基板6上。如下這樣進(jìn)行 檢查使傳感器基板6向檢查對(duì)象的像素電極2的列靠近到像素 電極2和對(duì)應(yīng)的傳感器電極7電^茲耦合程度的非接觸距離，傳感 器電極7拾取從像素電極2放射出來(lái)的信號(hào)(上述的試驗(yàn)用高頻 信號(hào)等)，通過(guò)對(duì)應(yīng)的傳感器電路8(參照專(zhuān)利文獻(xiàn)1的圖8)進(jìn)行 放大、整流等之后，通過(guò)扁平電纜10在測(cè)試部11中確認(rèn)信號(hào)的 存在等。傳感器電路8包括放大電路，還可以附帶整流電路等。檢查裝置12具備檢查列可變機(jī)構(gòu)13,在控制部14的控制下， 按照像素電極2的Y方向的間距一邊使顯示用基板l和傳感器基 板6間歇地相對(duì)移動(dòng)一邊依次檢查4象素電極2的各列，其中，上 述檢查列可變機(jī)構(gòu)13保持顯示用基板1和傳感器基板6非接觸， 并且相對(duì)地搬運(yùn)顯示用基板1和傳感器基板6。例如，如上所述，在略大于25cm的長(zhǎng)度上并列設(shè)置7168個(gè) 像素電極2 ，因此形成在傳感器基板6上的傳感器電路8也需要例 如在略大于25cm的長(zhǎng)度上并列設(shè)置7168個(gè)。因此，由SOG(多晶 硅)構(gòu)成傳感器電路8內(nèi)的放大電路是比較實(shí)用的，并且要求該 放大電路為如下為了成為微小電容耦合輸入而需要該放大電 路為高輸入阻抗；為了能夠并列配置多個(gè)，需要即使存在元件 特性的偏差、由略大于25cm的長(zhǎng)電源線(xiàn)的電阻而引起的電源電 壓下降，放大特性(增益、輸出偏壓等)也不出現(xiàn)偏差；需要IC 化情況下的實(shí)際電路面積為小面積。例如正在研究將圖4 2所示 的源極接地放大電路利用在各放大電路中。在圖42中，源極接地放大電路20構(gòu)成為在放大MOS晶體管Ml的源極和負(fù)電源Vee之間連接負(fù)反饋用源極電阻Rs,在MOS 晶體管Ml的漏才及和正電源Vdd之間連^"負(fù)載電阻RL,將負(fù)載電 阻RL的方文大MOS晶體管Ml的漏極連接端作為該源極接地放大 電路20的輸出端子Vo，其中，上述放大MOS晶體管Ml將柵極 連接在該源極接地放大電路20的輸入端子Vi上。源極接地放大 電路20的輸入端子Vi連接在信號(hào)源22的輸出Vso上。圖42是將 上述的傳感器電極7所拾取的信號(hào)視為來(lái)自信號(hào)源22的信號(hào)并 以等效電路示出信號(hào)源22的圖。信號(hào)源22構(gòu)成如下串聯(lián)連接 輸入直流偏置電源Vidc和輸入交流信號(hào)源Vs，將該串聯(lián)電路的 一端接地，將另 一端作為信號(hào)源輸出Vso。此外，也可以將正 電源Vdd、負(fù)電源Vee、信號(hào)源22的輸入直流偏置電源Vidc中的 任一個(gè)連接在OV(即，地線(xiàn))上。由于源極接地放大電路20的MOS晶體管M1的柵極為源極 接地;改大電路20的輸入端子Vi，因此在該輸入端子Vi上沒(méi)有電 流流過(guò)。另 一方面，輸入端子Vi和負(fù)電源Vee之間的直流電位差除以 M0S晶體管M1的直流源極電阻和負(fù)反饋用源極電阻Rs之和而 得到的值的直流電流流過(guò)M O S晶體管M1的源極和漏極，并且， 輸入交流信號(hào)源V s的電壓除以M O S晶體管M1的交流源極阻抗 和負(fù)反饋用源極電阻Rs之和而得到的值的交流電流(信號(hào)電流) 流過(guò)M O S晶體管M1的該源極和漏極。并且，該漏才及交流電流(輸出信號(hào)電流)和負(fù)載電阻RL的乘 積為l俞出電壓。通過(guò)以上，當(dāng)設(shè)M O S晶體管M1的交流源極阻抗為RM1 s時(shí)， 用式(1)來(lái)表示電壓增益A，該電壓增益A為連接于源極接地放 大電路20的輸出Vo的后級(jí)電路的輸入阻抗為無(wú)限大的情況下 的電壓增益。A=RL/(RMls+Rs) (1)在RMls-Rs的情況下，放大MOS晶體管Ml的源極阻抗 RM1 s的偏差直接關(guān)系到增益的偏差。在此，如果RMls與Rs相比足夠小則式(2)成立，但通常不 能忽略RMls，因而用式(1)來(lái)進(jìn)4亍處理。A-RL/Rs (2)專(zhuān)利文獻(xiàn)l:曰本凈爭(zhēng)開(kāi)2007-248202號(hào)7>才艮發(fā)明內(nèi)容發(fā)明要解決的問(wèn)題 然而，以往的源益，即使應(yīng)用IC化技術(shù)等來(lái)制作傳感器基板16而使電路內(nèi)的電 阻比一致，也由于》文大M0S晶體管M1的源才及阻抗RMls和電阻 Rs、 RL相互獨(dú)立地變化而產(chǎn)生偏差。另外，在設(shè)動(dòng)作電流為I時(shí)，放大M0S晶體管M1的源極阻 抗RMls以1/V!進(jìn)行變化，負(fù)載電阻RL以及負(fù)反饋用源極電阻 Rs以l/I進(jìn)行變化。因而，為了可以忽略源極阻抗RMls而用負(fù) 載電阻RL和負(fù)反饋用源極電阻Rs的比來(lái)決定電壓增益，需要減 小動(dòng)4乍電-克I。當(dāng)減小動(dòng)作電流I來(lái)增大負(fù)載電阻RL以及負(fù)反饋用源極電 阻Rs時(shí)，這些電阻Rs、 RL與放大MOS晶體管Ml的漏極和柵極 間的電容等的時(shí)間常數(shù)變大，從而作為放大電路的高頻特性變 差，并且，在進(jìn)行IC化的情況下，大的電阻使芯片面積增大。因此，作為搭載在傳感器基板6上的放大電路，要求實(shí)現(xiàn)如 下的放大電路以能夠確保放大電路的高頻特性的動(dòng)作電流進(jìn) 行動(dòng)作，放大用晶體管的源極阻抗的偏差(放大用晶體管的閾值 電壓的偏差)不影響電壓增益的偏差，并且線(xiàn)性特性良好。19在傳感器基板6上需要將多個(gè)以往的源極接地放大電路20 并聯(lián)連接在同一電源線(xiàn)之間。在這種情況下，由于電源線(xiàn)的電 流和該電源線(xiàn)的電阻而位于遠(yuǎn)離電源電極的位置的源極接地》文 大電路20的電源電壓下降，從而位于所述位置的源極接地放大 電路20的電壓增益發(fā)生變動(dòng)。即，根據(jù)設(shè)置在傳感器基板6上的 位置，即使實(shí)現(xiàn)相同結(jié)構(gòu)的源極接地;改大電路20，電壓增益也 變得不同。因此，作為搭載在傳感器基板6上的放大電路，要求實(shí)現(xiàn)如 下的放大電路即使發(fā)生這種電源電壓的下降，電壓增益也不 發(fā)生變化，并且線(xiàn)性特性良好。在已存的SOG工藝中沒(méi)有電阻生成工序，如果要在傳感器 電路內(nèi)的》文大電^各中應(yīng)用包括電阻元件的源才及接地;改大電路 20，則需要增加電阻生成工序，掩膜增加、工序增加，結(jié)果是 傳感器基板的成本增加。因此，作為搭載在傳感器基板6上的放大電路，要求實(shí)現(xiàn)能即，要求實(shí)現(xiàn)如下的傳感器基板、檢查裝置搭載特性等 比以往的放大電路更良好的放大電路，其結(jié)果是能夠執(zhí)行比以 往更高精確度的檢查。用于解決問(wèn)題的方案第一本發(fā)明是一種傳感器基板，該傳感器基板是以非接觸 形式并且能夠電磁耦合地與檢查對(duì)象基板對(duì)置的傳感器基板， 具有被排列的傳感器電極和對(duì)各傳感器電極的捕捉信號(hào)至少進(jìn) 行放大的與各傳感器電極對(duì)應(yīng)的傳感器電路，其中，上述檢查 對(duì)象基板是檢查對(duì)象電極被排列成陣列狀并且能夠按每 一 列進(jìn) 行驅(qū)動(dòng)的基板，該傳感器基板的特征在于，設(shè)置在各上述傳感 器電路內(nèi)的放大電路分別具備(l)放大單極型晶體管，其將柵極作為該放大電路的輸入端子；(2)負(fù)反饋源極阻抗用二極管化 晶體管塊，其串并聯(lián)連接有限個(gè)(包括O個(gè))二極管化單極型晶體 管而構(gòu)成，被連接在上述放大單極型晶體管的源極側(cè)，其中， 上述二極管化單極型晶體管是連接?xùn)艠O和漏極而使漏極和源極 間成為二極管的晶體管；(3)負(fù)載用二極管化晶體管塊，其串并 聯(lián)連接有限個(gè)二極管化單極型晶體管而構(gòu)成，被連接在上述放 大單極型晶體管的漏極側(cè)，其中，上述二極管化單極型晶體管 是連接?xùn)艠O和漏極而使漏極和源極間成為二極管的晶體管；以 及(4)電壓輸出端子，其被連接在上述負(fù)載用二極管化晶體管塊 的上述放大單極型晶體管的漏極側(cè)端上，其中，(5)將設(shè)置在各 上述傳感器電路內(nèi)的放大電路設(shè)為如下結(jié)構(gòu)電壓增益由上述 放大單極型晶體管的源極阻抗和上述負(fù)反饋源極阻抗用二極管 化晶體管塊的阻抗之和的阻抗與上述負(fù)載用二極管化晶體管塊 的阻抗的比決定。第二本發(fā)明是一種傳感器基板，該傳感器基板是以非接觸 形式并且能夠電磁耦合地與檢查對(duì)象基板對(duì)置的傳感器基板， 具有被排列的傳感器電極和對(duì)各傳感器電極的捕捉信號(hào)至少進(jìn) 行放大的與各傳感器電極對(duì)應(yīng)的傳感器電路，其中，上述檢查 對(duì)象基板是檢查對(duì)象電極被排列成陣列狀并且能夠按每一 列進(jìn) 行驅(qū)動(dòng)的基板，該傳感器基板的特征在于，設(shè)置在各上述傳感 器電路內(nèi)的放大電路分別具備(l)第一、第二差動(dòng)放大單極型 晶體管，其將一方的柵極作為該放大電路的正相輸入端子，并且將另 一方的柵極作為該放大電路的負(fù)相輸入端子；(2)吸入式 恒流源，其使上述第一、第二差動(dòng)放大單極型晶體管的源極電 流和為恒定電流；(3)第一、第二負(fù)反饋源極阻抗用二極管化晶 體管塊，其串并聯(lián)連接有限個(gè)(包括O個(gè))二極管化晶體管而構(gòu) 成，被連接在上述第一、第二差動(dòng)放大單極型晶體管的源極側(cè)，其中，上述二極管化晶體管是連接?xùn)艠O和漏極而^f吏漏極和源極間成為二極管的晶體管；(4)第一、第二負(fù)載用二極管化晶體管 塊，其串并聯(lián)連接有限個(gè)二極管化晶體管而構(gòu)成，被連接在上 述第一、第二差動(dòng)放大單極型晶體管的漏極側(cè)，其中，上述二 極管化晶體管是連接?xùn)艠O和漏極而 <吏漏極和源才及間成為二極管 的晶體管；以及(5)作為上述第一、第二負(fù)載用二極管化晶體管 塊的上述第一、第二差動(dòng)放大單極型晶體管的漏極側(cè)端的一方 的正相輸出端子以及作為另一方的負(fù)相輸出端子，其中，(6) 將設(shè)置在各上述傳感器電路內(nèi)的放大電路設(shè)為如下結(jié)構(gòu)電壓 增益由上述第一、第二差動(dòng)放大單極型晶體管的各源極阻抗和 上述第 一 、第二負(fù)反饋源極阻抗用二極管化晶體管塊的各阻抗 的各和的阻抗與上述第一、第二負(fù)載用二極管化晶體管塊的各阻抗的比來(lái)決定。第三本發(fā)明是一種傳感器基板，該傳感器基板是以非接觸 形式并且能夠電磁耦合地與檢查對(duì)象基板對(duì)置的傳感器基板， 具有被排列的傳感器電極和對(duì)各傳感器電極的捕捉信號(hào)至少進(jìn) 行放大的與各傳感器電極對(duì)應(yīng)的傳感器電路，其中，上述檢查 對(duì)象基板是檢查對(duì)象電極被排列成陣列狀并且能夠按每一 列進(jìn) 行驅(qū)動(dòng)的基板，該傳感器基板的特征在于，設(shè)置在各上述傳感 器電路內(nèi)的放大電路分別具備(l)差動(dòng)放大部，其具有(1-1) 第一、第二差動(dòng)放大單極型晶體管，其將一方的柵極作為該放 大電路的正相輸入端子，并且將另 一方的柵極作為該放大電路 的負(fù)相輸入端子；(l-2)第一、第二負(fù)反饋用源極電阻，其連接 在上述第一、第二差動(dòng)放大單極型晶體管的源極側(cè)；(1-3)第一、 第二負(fù)載電阻，其連接在上述第一、第二差動(dòng)放大單極型晶體 管的漏極側(cè)；以及(l-4)作為上述第一、第二負(fù)載電阻的上述第 一、第二差動(dòng)放大單極型晶體管的漏極側(cè)端的一方的正相輸出端子以及作為另一方的負(fù)相輸出端子；(2)附加電路，其具有柵 極分別連接在上述正相輸出端子和上述負(fù)相輸出端子的第一、 第二源極跟隨器單極型晶體管；(3)吸入式恒流源，其使上述第 一、第二差動(dòng)放大單極型晶體管的源極電流和為恒定電流；以 及(4)電源電平移位二極管化晶體管，其使對(duì)上述差動(dòng)放大部的 電源電平移位，其中，(5)對(duì)上述吸入式恒流源以及上述電源電 平移位二極管化晶體管附加對(duì)上述差動(dòng)放大部以及上述附加電 路內(nèi)的單極型晶體管的閾值電壓的變動(dòng)進(jìn)行輸出直流偏置電壓 補(bǔ)償?shù)墓?骨b 。第四本發(fā)明是一種檢查裝置，使傳感器基板以非接觸形式 并且能夠電磁耦合地與檢查對(duì)象基板對(duì)置，使上述檢查對(duì)象基 板的任意列的檢查對(duì)象電極和上述傳感器基板上的傳感器電極 電磁耦合來(lái)檢查上述檢查對(duì)象基板，其中上述傳感器基板具有 被排列的傳感器電極和對(duì)各傳感器電極的捕捉信號(hào)至少進(jìn)行放 大的與各傳感器電極對(duì)應(yīng)的傳感器電路，上述檢查對(duì)象基板是檢查對(duì)象電極被排列成陣列狀并且能夠按每 一 列進(jìn)行驅(qū)動(dòng)的基 板，該檢查裝置的特征在于，作為上述傳感器基板，應(yīng)用了第 一~第三本發(fā)明中的任一個(gè)傳感器基板。 發(fā)明的效果根據(jù)本發(fā)明，能夠確保高輸入阻抗，減輕由單極型晶體管 的閾值的偏差、電源線(xiàn)電阻電源電壓下降而引起的方文大電路的 放大增益的偏差以及輸出直流偏置電壓偏差，通過(guò)應(yīng)用能夠使I c化時(shí)的實(shí)際電路面積小面積化的放大電路，能夠提供可提高檢查精確度的傳感器基板以及檢查裝置。


圖1是表示第 一 實(shí)施方式所涉及的源極接地放大電路的結(jié)構(gòu)的電路圖。圖2是表示多級(jí)連接第 一 實(shí)施方式所涉及的源極接地放大 電路時(shí)的框圖。圖3是表示第二實(shí)施方式所涉及的源極接地放大電路的結(jié) 構(gòu)的電路圖。圖4是表示第三實(shí)施方式所涉及的放大電路的結(jié)構(gòu)的電路圖。圖5是表示第四實(shí)施方式所涉及的差動(dòng)放大電路的結(jié)構(gòu)的 電路圖。圖6是表示多級(jí)連接第四實(shí)施方式的差動(dòng)放大電路時(shí)的框圖。圖7是表示第五實(shí)施方式所涉及的差動(dòng)放大電路的結(jié)構(gòu)的 電路圖。圖8是表示第六實(shí)施方式所涉及的放大電路的結(jié)構(gòu)的電路圖。圖9是表示第七實(shí)施方式所涉及的放大電路的結(jié)構(gòu)的電路圖。圖IO是表示第八實(shí)施方式所涉及的放大電路的結(jié)構(gòu)的電路圖。圖ll是表示第九實(shí)施方式所涉及的放大電路的結(jié)構(gòu)的電路圖。圖12是表示第十實(shí)施方式所涉及的放大電路的結(jié)構(gòu)的電路圖。圖13是表示多級(jí)連接第十實(shí)施方式的放大電路時(shí)的框圖。 圖14是表示第十實(shí)施方式的變形實(shí)施方式(之一)所涉及的 放大電路的結(jié)構(gòu)的電路圖。圖15是表示第十實(shí)施方式的變形實(shí)施方式(之二)所涉及的放大電路的結(jié)構(gòu)的電路圖。圖16是表示第十一實(shí)施方式所涉及的放大電路的結(jié)構(gòu)的電 路圖。圖17是表示第十二實(shí)施方式所涉及的放大電路的結(jié)構(gòu)的電 路圖。圖18是表示第十二實(shí)施方式的變形實(shí)施方式(之一)所涉及 的放大電路的結(jié)構(gòu)的電路圖。圖19是表示第十二實(shí)施方式的變形實(shí)施方式(之二)所涉及 的放大電路的結(jié)構(gòu)的電路圖。圖20是表示第十三實(shí)施方式所涉及的放大電路的結(jié)構(gòu)的電 路圖。圖21是表示第十三實(shí)施方式的變形實(shí)施方式(之一)所涉及 的放大電路的結(jié)構(gòu)的電路圖。圖22是表示第十三實(shí)施方式的變形實(shí)施方式(之二)所涉及 的放大電路的結(jié)構(gòu)的電路圖。圖23是表示第十四實(shí)施方式所涉及的》文大電路的結(jié)構(gòu)的電 路圖。圖24是表示第十五實(shí)施方式所涉及的放大電路的結(jié)構(gòu)的電 路圖。圖25是表示第十六實(shí)施方式所涉及的放大電路的結(jié)構(gòu)的電 路圖。圖26是表示第十七實(shí)施方式所涉及的放大電路的結(jié)構(gòu)的電 路圖。圖27是表示信號(hào)源的其他結(jié)構(gòu)(之一)的電路圖。 圖28是表示信號(hào)源的其他結(jié)構(gòu)(之二)的電路圖。 圖2 9是表示信號(hào)源的其他結(jié)構(gòu)(之三)的電路圖。 圖3 0是表示信號(hào)源的其他結(jié)構(gòu)(之四)的電路圖。圖31是表示信號(hào)源的其他結(jié)構(gòu)(之五)的電路圖。 圖32是表示信號(hào)源的其他結(jié)構(gòu)(之六)的電路圖。 圖3 3是表示信號(hào)源的其他結(jié)構(gòu)(之七)的電路圖。 圖34是表示信號(hào)源的其他結(jié)構(gòu)(之八)的電路圖。 圖35是表示信號(hào)源的其他結(jié)構(gòu)(之九)的電路圖。 圖36是表示信號(hào)源的其他結(jié)構(gòu)(之十)的電路圖。 圖37是表示電流鏡電路的其他結(jié)構(gòu)的電路圖。 圖38是表示吸入式恒流源的其他結(jié)構(gòu)的電路圖。 圖39是顯示用基板的說(shuō)明圖。圖4 0是表示利用傳感器基板的檢查裝置的概要結(jié)構(gòu)的框圖。圖41是表示傳感器基板的具有傳感器電極的面的概要平面圖。圖42是表示以往的源極接地放大電路的結(jié)構(gòu)的電路圖。 附圖標(biāo)記說(shuō)明Ml、 Mla、 Mlb:;改大MOS晶體管；M2a、 M2b:級(jí)聯(lián)連接晶 體管(cascaded transistor);M3、 M3a、 M3b:源極跟隨器MOS晶 體管；MLs、 MLsl、 MLs2:電源電平移位二才及管化晶體管； Mis、 Misa、 Misb: 恒流源輸出MOS晶體管；Misl: 恒定電流 設(shè)定二極管化MOS晶體管；Miss:恒流源電平移位MOS晶體管； Mml Mm3:電流4竟電流輸出MOS晶體管；Cp:高頻補(bǔ)償電容； CL:高頻截止電容；Ch:電壓保持電容；RLa、 RLb:負(fù)載電 阻；Rs、 Rsa、 Rsb:負(fù)反饋用源極電阻；Rss、 Rssa、 Rssb:恒 定電流設(shè)定電阻；Rsss:第二基準(zhǔn)恒定電流設(shè)定電阻；Iss:恒 流源電平移位晶體管偏置恒流源；Ida、 Idb:源極跟隨器負(fù)載 恒流源；VpL:開(kāi)關(guān)驅(qū)動(dòng)脈沖信號(hào)源；Sw:開(kāi)關(guān)電路；1:顯示用基板；2:像素電極；6:傳感器基板；7:傳感器電極；8: 傳感器電路；12:檢查裝置；22:信號(hào)源；25:差動(dòng)信號(hào)源； 30、 30A、 30B:源扭j妄地;改大電^各；31、 41a、 41b:源極阻抗 用二極管化晶體管塊；32、 42a、 42b:負(fù)載用二極管化晶體管 塊；33、 43a、 43b:電流鏡電路；34:源極跟隨器/整流電路； 40、 51、 51A、 51B:差動(dòng)放大電路；44、 44B:源極跟隨器電 路；50、 50A、 50B、 60、 60A、 60B、 60C、 70、 70A、 70B、 80A、 80B、 80C、 90~93:放大電路；52、 52A、 72、 72A:差 動(dòng)i文大部；Is、 53、 53A、 53B、 73、 73B:吸入式恒流源；61、 61B:全波整流電路；62:帶復(fù)位的峰值保持電路；74:吸入 式恒定電流設(shè)定用二極管化晶體管塊；75:基準(zhǔn)恒定電流設(shè)定 用二極管化晶體管塊。
具體實(shí)施方式
(A)第一實(shí)施方式下面，參照

按照本發(fā)明的傳感器基板以及檢查裝 置的第一實(shí)施方式。(A-l)第一實(shí)施方式的結(jié)構(gòu)第一實(shí)施方式的傳感器基板以及檢查裝置其概要結(jié)構(gòu)也與 圖40、圖41所示的以往的傳感器基板以及檢查裝置相同。但是， 設(shè)置在傳感器電路8內(nèi)的放大電路與以往不同。圖1是表示第 一 實(shí)施方式所涉及的源極接地放大電路的結(jié) 構(gòu)的電路圖，對(duì)于與已敘述的附圖相同、對(duì)應(yīng)的部分附加相同、 對(duì)應(yīng)的附圖標(biāo)記來(lái)進(jìn)行表示。在圖l中，第一實(shí)施方式的源極接地放大電路30具有放大 M 0 S晶體管M1 、負(fù)反饋源極阻抗用二極管化晶體管塊(下面稱(chēng) 為源極阻抗用二極管化晶體管塊)31、負(fù)載用二極管化晶體管塊代替以往的源極接地放大電路(參照?qǐng)D42)中的負(fù)反饋用源 極電阻Rs而設(shè)置源極阻抗用二極管化晶體管塊31。源極阻抗用 二極管化晶體管塊31是串并聯(lián)連接有限個(gè)(包括O個(gè))二極管化 晶體管而得到的，其中，上述二極管化晶體管是連接?xùn)艠O和漏 極而使漏極與源極間成為二極管的晶體管。在圖1中僅示出 一 個(gè) 二極管化晶體管，在兩個(gè)以上的情況下，可以串聯(lián)連接它們， 也可以并聯(lián)連接它們，并且，也可以在形成多個(gè)串聯(lián)電路之后 并聯(lián)連接這些串聯(lián)電路，還可以在形成多個(gè)并聯(lián)電路之后串聯(lián) 連接這些并聯(lián)電路，多個(gè)二極管化晶體管的連接方法是任意的， 在本說(shuō)明書(shū)中將這種任意的連接方法稱(chēng)為"串并聯(lián)連接"。代替以往的源極接地放大電路(參照?qǐng)D42)中的負(fù)載電阻RL 而設(shè)置負(fù)載用二極管化晶體管塊32。負(fù)載用二極管化晶體管塊 32是串并聯(lián)連接有限個(gè)二極管化晶體管而構(gòu)成的，其中，上述 二極管化晶體管是連接?xùn)艠O和漏極而使漏極與源極間成為二極 管的晶體管。在圖1中示出如下結(jié)構(gòu)作為源極阻抗用二極管化晶體管塊 31,在i文大MOS晶體管Ml的源極與負(fù)電源Vee之間連接一個(gè)二 極管化晶體管Ms，作為負(fù)載用二極管化晶體管塊32,在放大 M0S晶體管M1的漏極與正電源Vdd之間串聯(lián)連接五個(gè)二極管 化晶體管ML1 ML5。將負(fù)載用二極管化晶體管塊3 2的放大M O S晶體管M1的漏 極連接端作為第一實(shí)施方式的源極接地放大電路的輸出端子 Vo。(A-9第一實(shí)施方式的動(dòng)作作為第一實(shí)施方式的傳感器基板以及檢查裝置的動(dòng)作，與 以往的傳感器基板以及檢查裝置的動(dòng)作相同。第 一 實(shí)施方式的源極接地放大電路30代替以往的源極接地 放大電路(參照?qǐng)D42)中的負(fù)反饋用源極電阻Rs而設(shè)置了源極阻 抗用二極管化晶體管塊31,代替以往的源極接地放大電路中的 負(fù)載電阻RL而設(shè)置了負(fù)載用二極管化晶體管塊32,第一實(shí)施方 式的源核j妄地;故大電^各30的基本動(dòng)作與以往的源才及接地;故大電 路的動(dòng)作相同，因此省略其說(shuō)明。能夠?qū)⑸鲜鍪?l)的負(fù)反饋用源極電阻Rs替換為負(fù)反饋源 極阻抗用二極管化晶體管塊31的阻抗、將負(fù)載電阻RL替換為負(fù) 載用二極管化晶體管塊3 2的阻抗來(lái)計(jì)算增益特性。當(dāng)設(shè);故大M 0 S晶體管M1的源極阻抗為RM1 s 、源極阻抗用 二極管化晶體管塊31內(nèi)的每 一 個(gè)二極管化晶體管的阻抗為 RMs、源極阻抗用二極管化晶體管塊31內(nèi)的晶體管串聯(lián)連接個(gè) 數(shù)為m(二l)、負(fù)載用二極管化晶體管塊32內(nèi)的每一個(gè)二極管化晶 體管的阻抗為RML、負(fù)載用二極管化晶體管塊32內(nèi)的晶體管串 聯(lián)連接個(gè)數(shù)為n(^5)來(lái)替換上述式(l)的各參數(shù)時(shí)，能夠通過(guò)式(3) 得出電壓增益A,該電壓增益A是連接于第一實(shí)施方式的源極接的電壓增益。A=RML x n/(RM 1 s+RMs x m)(3)在此，如果設(shè)為》文大M0S晶體管M1與構(gòu)成源才及阻抗用二極 管化晶體管塊31以及負(fù)載用二極管化晶體管塊32的晶體管 (Ms 、 ML1 ML5)的牙冊(cè)極寬度和才冊(cè)極長(zhǎng)度相同，貝'J RML-RMs-RMls，因此，能夠從式(3)得出式(4)。A-n/(l+m) (4)從式(4)可知，在n〉(l+m)時(shí)，電壓增益A大于1，從而成為 電壓放大動(dòng)作。另外，可知在用二極管化晶體管的串聯(lián)電路來(lái) 分別構(gòu)成源極阻抗用二極管化晶體管塊31以及負(fù)載用二極管化晶體管塊32的情況下，通過(guò)選定串聯(lián)連接個(gè)數(shù)m、 n能夠規(guī)定電 壓增益A。在上述的各晶體管大小相同的條件下，正電源Vdd和源極 接地;改大電^各30的輸出Vo的直流偏置電壓之間的電位差與包 含在源極接地;故大電路30的輸入電壓Vi中的輸入直流偏置電源 Vidc和負(fù)電源Vee之間的電位差的比與式(4)相同，因此，只要 輸入直流偏置電源Vidc的電壓不變動(dòng)，即使MOS晶體管(Ms、 ML1 ML5)的閾值電壓Vt變動(dòng)，源極接地放大電路的輸出Vo的 直流偏置電壓也不變動(dòng)。通常，當(dāng)設(shè)MOS晶體管的柵極寬度為W、柵極長(zhǎng)度為L(zhǎng)、 柵極與源極間電壓為Vgs、閾值電壓為Vt并設(shè)置比例常數(shù)k時(shí)， 用式(5)來(lái)表示飽和動(dòng)作時(shí)的漏極電流1(**2表示二次方)。I-(kW/L)x(Vgs-Vt)**2 (5)如果用Vgs對(duì)式(5)進(jìn)4亍偏孩i分，則求出轉(zhuǎn)移導(dǎo)納(transfer conductance)Gm。該轉(zhuǎn)移導(dǎo)納Gm的倒凄t為源纟及阻抗。當(dāng)設(shè)放大MOS晶體管Ml的柵極寬度為Wsl 、柵極長(zhǎng)度為 Lsl并設(shè)置新的比例常數(shù)K時(shí)，用式(6)表示放大M0S晶體管M1 的源極阻抗RMls。RMls (K / VI) x V(Lsl / Wsl) (6)假如連接放大MOS晶體管Ml的柵極和漏極而成為二極管， 則通過(guò)式(6)算出的值為二極管阻抗。同樣，當(dāng)設(shè)源極阻抗用二極管化晶體管塊31內(nèi)的MOS晶體 管Ms的柵極寬度為Ws、柵極長(zhǎng)度為L(zhǎng)s時(shí)，用式(7)來(lái)表示該MOS 晶體管Ms的二極管阻抗RMs。另外，同樣地，當(dāng)設(shè)負(fù)載用二極 管化晶體管塊32內(nèi)的M0S晶體管ML1 ML5的柵極寬度為WL、 柵極長(zhǎng)度為L(zhǎng)L,用式(8)來(lái)表示各晶體管ML1 ML5的二極管阻 抗RML。謹(jǐn)s (K / VI) x V(Ls/ Ws) (7)畫(huà)L (K/ V!) x V(LL/ WL) (8)當(dāng)將以上的式(6) (8)的結(jié)果代入到式(3)時(shí)，(K/V!)項(xiàng)被抵 消掉，從而得到式(9)，可知增益A不受各MOS晶體管的閾值電 壓V t 、偏置電流的影響而成為各M O S晶體管的柵極大小和個(gè)數(shù) 的比。A = n x V(LL / WL) /(V(Lsl / Wsl) + m x ^(Ls / Ws)) (9)例如，在使用了運(yùn)算放大器的反相輸出放大器的情況下， 增益決定用的負(fù)反饋電阻使作為放大電路的輸入阻抗降低，但 在第一實(shí)施方式的源才及接地放大電路30中，由于輸入阻抗為 MOS晶體管M1的柵極輸入阻抗，因此能夠?qū)⒆鳛榉糯箅娐返妮?入阻抗維持在高阻抗。上述的二極管阻抗是各MOS晶體管飽和動(dòng)作時(shí)的值，因 此，在能夠視為各MOS晶體管為飽和動(dòng)作的動(dòng)作范圍內(nèi)，在交 流信號(hào)輸入動(dòng)作的各瞬間式(3) 式(9)總是成立，從而確保線(xiàn)性 特性并且不產(chǎn)生波形失真。另外，當(dāng)將源極阻抗用二極管化晶體管塊31以及負(fù)載用二 極管化晶體管塊32內(nèi)的二級(jí)管電壓取得較大時(shí)，相對(duì)于各MOS 晶體管的閾值電壓Vt的變動(dòng)，動(dòng)作電流I的變動(dòng)變小，并且確保 上述線(xiàn)性特性的輸出電壓范圍擴(kuò)大。并且，當(dāng)像用式(4)來(lái)決定增益A那樣將各M0S晶體管的大 小設(shè)為相同時(shí)，包含在輸入信號(hào)源中的直流偏置電源Vidc的電 壓和負(fù)電源Vee之間的電位差與正電源Vdd和輸出電壓Vo的直 流偏置之間的電位差的比率變得相同，即使晶體管的閾值電壓 Vt變動(dòng)，輸出電壓Vo的直流偏置也不變動(dòng)。在應(yīng)用于上述的傳感器基板的情況下，通過(guò)傳感器以微小 電容耦合的形式僅將交流信號(hào)取入到上述的輸入端子V i,從正輸入直流偏置電源Vi d c通過(guò)高電阻(例如M O S電阻)對(duì)輸入端子 Vi提供直流偏壓而4吏源極接地放大電^各動(dòng)作(例如、應(yīng)用后述的 圖27的形式等)。(A-3)第一實(shí)施方式的效果根據(jù)第 一 實(shí)施方式的源極接地;故大電^各30,能夠得到以下 的效果(a) (i),其結(jié)果是根據(jù)第一實(shí)施方式的傳感器基板以及 檢查裝置能夠執(zhí)行比以往更高精確度的檢查。(a) 能夠?qū)崿F(xiàn)如下的源極接地放大電路增益不受各MOS晶 體管的閾值電壓V t 、 M O S晶體管動(dòng)作電流的影響而由各M O S晶 體管的柵極大小和晶體管個(gè)數(shù)的比來(lái)決定。例如，在略大于25cm的長(zhǎng)度上并列設(shè)置7168個(gè)的、形成在 傳感器基板上的放大電路的情況下，即使在同一 IC化工序中生 成源極接地放大電路，也由于傳感器基板上的位置而使MOS晶 體管的閾值電壓Vt可能稍有不同。但是，由于增益不受各MOS 晶體管的閾值電壓Vt等的影響，因此能夠使并列設(shè)置的放大電 路的增益一致。(b) 輸入阻抗為MOS晶體管的柵極輸入阻抗，因此能夠?qū)⒆?為放大電路的輸入阻抗維持在高阻抗。(c) 使用二極管阻抗，在能夠視為各MOS晶體管為飽和動(dòng)作 的動(dòng)作范圍內(nèi)，確保線(xiàn)性特性并且不產(chǎn)生波形失真。(d) 當(dāng)使負(fù)載用和源極阻抗用的MOS晶體管的結(jié)構(gòu)一致時(shí)， 從低頻到高頻負(fù)載阻抗和源極側(cè)阻抗的比不變化，從低頻到高 頻能夠得到平坦的增益特性。(e) 不需要像運(yùn)算放大電路那樣的從輸出到輸入的環(huán)路負(fù) 反饋電路，因此不存在振蕩的擔(dān)憂(yōu)。(f) 由于不需要從輸出到輸入的環(huán)路負(fù)反饋電路，因此能夠 將輸入部的偏置電壓和輸出部的偏置電壓設(shè)定成任意的值。32(g) 能夠由N型(或P型)的單一類(lèi)型的MOS晶體管構(gòu)成，并且 為不使用電阻元件的電路，因此在進(jìn)行IC化的情況下，不需要 P型(或N型)的任何晶體管生成工序和電阻生成工序，從而實(shí)現(xiàn) 低制造成本化和短工期化。(h) 沒(méi)有使用與MOS晶體管相比需要大面積的電阻元件，因 此在進(jìn)行了IC化的情況下，與以往的使用電阻元件的源極接地 放大電路相比能夠小面積化(小型化)。(i) 通過(guò)將》文大M O S晶體管M1和構(gòu)成源極阻抗用二極管化 晶體管塊31以及負(fù)載用二極管化晶體管塊32的晶體管的柵極寬 度以及柵極長(zhǎng)度設(shè)為相同，并且將正電源Vdd、包含在源極接 地放大電路30的輸入電壓Vi中的輸入直流偏置電源Vidc、負(fù)電 源Vee設(shè)為固定值(沒(méi)有變動(dòng))，能夠?qū)崿F(xiàn)即使MOS晶體管的閾值 電壓Vt變動(dòng)輸出Vo的直流偏置電壓也不變動(dòng)的源極接地放大 電路。如圖2示意所示，將設(shè)為由各晶體管塊的晶體管個(gè)數(shù)和大小 的比來(lái)決定各源才及接地;改大電路30的正電源端子和輸出端子 Vo之間的電位差與輸入端子Vi和負(fù)電源端子之間的電位差的 比的結(jié)構(gòu)的第 一 實(shí)施方式的源極接地放大電路30多級(jí)并聯(lián)連接 在正電源Vdd線(xiàn)和負(fù)電源Vee線(xiàn)之間，如果^f吏各源極接地;故大電 路30的正電源端子和到正電源Vdd連接端子為止的電源線(xiàn)電阻 與各源極接地放大電路30的負(fù)電源端子和到負(fù)電源Vee連接端 子為止的電源線(xiàn)電阻的比，與上述晶體管塊的晶體管個(gè)數(shù)和大 d、的比 一 致(使電源線(xiàn)長(zhǎng)/電源線(xiàn)幅度的比 一 致)，則流過(guò)該源極 接地放大電路的M0S晶體管M1的漏極的電流(來(lái)自正電源Vdd 的電流)和流過(guò)源才及的電流(流往負(fù)電源Vee的電流)相等，因此， 從正電源Vdd連4l:端子到各源極接地放大電i 各30的正電源端子 為止的電源線(xiàn)電壓下降與從各源極接地》文大電路30的負(fù)電源端子到負(fù)電源Vee連接端子為止的電源線(xiàn)電壓下降的比，與上述的 晶體管個(gè)數(shù)和大小的比相等，由此，從正電源Vdd連接端子到 各源極接地》文大電路30的輸出端子Vo為止的電壓下降與從各源Vidc上)到負(fù)電源Vee連接端子為止的電壓下降的比，與上述 的晶體管個(gè)數(shù)和大小的比相等，輸入端子Vi為MOS晶體管Ml 的柵極，在正輸入直流偏置電源Vidc供給電源線(xiàn)上沒(méi)有直流偏 置電流流過(guò)，因此，連接在該電源線(xiàn)上的各源才及接地放大電路 30的輸入端子Vi的電位固定，結(jié)果是各源極接地;故大電i 各30的 輸出端子Vo的電位被保持為固定。如果在各電源線(xiàn)中間部的適當(dāng)位置與地線(xiàn)之間連接電源電 容使得各電源線(xiàn)電阻不影響交流增益，則成為電壓增益和輸出 偏置電壓一致的結(jié)果。(B)第二實(shí)施方式接著，參照

按照本發(fā)明的傳感器基板以及檢查裝 置的第二實(shí)施方式。第二實(shí)施方式僅傳感器電路8內(nèi)的放大電路 與第一實(shí)施方式不同，下面，對(duì)第二實(shí)施方式中的放大電路進(jìn) 行說(shuō)明。圖3是表示第二實(shí)施方式所涉及的源極接地放大電路的結(jié) 構(gòu)的電^各圖，對(duì)與已述的圖面相同、對(duì)應(yīng)的部分附加相同、對(duì) 應(yīng)的附圖標(biāo)記來(lái)進(jìn)行表示。在圖3中，第二實(shí)施方式所涉及的源極接地;改大電路30A構(gòu) 成為解除上述的第 一實(shí)施方式所涉及的源極接地放大電路30中 的放大M 0 S晶體管M1的漏極與輸出端子Vo以及負(fù)載用二極管 化晶體管塊32的連接，并附加將共用端子連接到正電源Vdd的P 溝道電流鏡電路33 ，將放大MOS晶體管Ml的漏極連接到該電流 鏡電路33的輸入上，并且在電流鏡電路33的輸出和第二負(fù)電源Veel之間連接負(fù)載用二極管化晶體管塊32，將該負(fù)載用二極管 化晶體管塊32的與電流鏡電路33的連接端作為該源極接地放大 電路30A的輸出端子Vo。
P溝道電流鏡電路33的具體結(jié)構(gòu)為任意的，在圖3中示出了 一例。電流4竟電路33如下這樣構(gòu)成將P溝道電流4竟電流基準(zhǔn) MOS晶體管Mpm和P溝道電流鏡電流輸出MOS晶體管Mpml的 各源極進(jìn)行連接來(lái)作為共用端子，將P溝道電流鏡電流基準(zhǔn) MOS晶體管Mpm的漏極和棚-極進(jìn)行連接來(lái)作為P溝道電流鏡電 路33的輸入端子，將槺極連接在該輸入端子上的P溝道電流鏡 電流輸出MOS晶體管Mpml的漏極作為電流鏡電3各33的輸出端 子。
在第二實(shí)施方式所涉及的源極接地放大電路30A中，在電 流鏡電路33中將放大MOS晶體管Ml的漏極輸出電流返回到第 二負(fù)電源Veel方向，由此改變?cè)礃O接地放大電路30A的輸出端 子Vo的直流偏置電位，并且反轉(zhuǎn)該輸出端子Vo的交流信號(hào)的極性。
在第二實(shí)施方式所涉及的源極接地放大電路30A中，能夠 通過(guò)P溝道電流《竟電路33進(jìn)行電流;故大，如果設(shè)電流放大倍數(shù) 為k ,則負(fù)載用二極管化晶體管塊32內(nèi)的各MOS晶體管 ML 1 ~ML 5的二極管阻抗RML為l/i,在電流放大倍數(shù)k時(shí)增益 A為i倍。即，不是用上述的式(9)而是能夠用式(10)來(lái)表示第 二實(shí)施方式所涉及的源極接地;改大電路30A的增益A。
A = i x n x V(LL / WL) /(V(Lsl / Wsl) + m x V(Ls / Ws)) (10)
即使利用第二實(shí)施方式也能夠得到與第一實(shí)施方式相同的 效果。
(C)第三實(shí)施方式
下面，參照

按照本發(fā)明的傳感器基板以及檢查裝置的第三實(shí)施方式。第三實(shí)施方式僅傳感器電3各8內(nèi)的》文大電路 與已述的實(shí)施方式不同，下面，對(duì)第三實(shí)施方式中的放大電路 進(jìn)行說(shuō)明。
圖4是表示第三實(shí)施方式所涉及的放大電路的結(jié)構(gòu)的電路 圖，對(duì)與已述的附圖相同、對(duì)應(yīng)的部分附加相同、對(duì)應(yīng)的附圖 才示記來(lái)進(jìn)4亍表示。
在圖4中，第三實(shí)施方式的放大電路是對(duì)源才及接地;故大電路 3 0 B上附加了作為源極跟隨器電路或者整流電路而發(fā)揮作用的 源極跟隨器/整流電路34的放大電路。此外，也可以對(duì)第一實(shí)施 方式的源極接地;汶大電路30、第二實(shí)施方式的源極接地放大電 路30A上附加作為源極跟隨器電路或者整流電路而發(fā)揮作用的 源極跟隨器/整流電路34。
第三實(shí)施方式的源極接地放大電路30B相對(duì)于第 一 實(shí)施方 式的源極接地;改大電路30存在如下的不同。
在第三實(shí)施方式的源極接地;改大電3各30B中，解除第一實(shí) 施方式的源極接地放大電路30中的放大MOS晶體管Ml的漏極 與輸出端子Vo的連接，將輸出端子Vo連接在級(jí)聯(lián)連接MOS晶體 管M2的漏極上，將級(jí)聯(lián)連接M0S晶體管M2的柵極連接在級(jí)聯(lián) 柵極偏置電源Vb上并且將該級(jí)聯(lián)連接MOS晶體管M2的源極連 接在放大MOS晶體管Ml的漏極上，在》文大MOS晶體管Ml的源 極與地線(xiàn)之間連接高頻補(bǔ)償電容元件(以下，稱(chēng)為高頻補(bǔ)償電 容)Cp(包括電容量O),在輸出端子Vo與地線(xiàn)之間連接高頻截止 電容元件(以下，稱(chēng)為高頻截止電容)CL(包括電容量O)。
在此，除了上述的連接點(diǎn)之外，高頻補(bǔ)償電容Cp也可以連 接在源極阻抗用二極管化晶體管塊31內(nèi)的任一個(gè)二極管化晶體 管的端子上，同樣，高頻截止電容CL也可以連接在負(fù)載用二極 管化晶體管塊32內(nèi)的任一個(gè)二極管化晶體管的端子上。高頻補(bǔ)
36償特性以及高頻截止特性根據(jù)電容的連接位置以及電容值而變 化。
一實(shí)施方式的源極接地放大電路30相同。但是，在第三實(shí)施方 式的源極接地;故大電路30B中，從放大M0S晶體管M1的漏極起 將負(fù)載用二極管化晶體管塊32側(cè)估計(jì)在內(nèi)的阻抗為級(jí)聯(lián)MOS 晶體管M2的源極阻抗，因此，通過(guò)將源極阻抗設(shè)定成小于負(fù)載 用二極管化晶體管塊3 2的阻抗RM L x n ，能夠改善由放大M 0 S晶 體管M1的密勒電容效應(yīng)而引起的高頻特性的劣化。
在放大M 0 S晶體管M1的密勒電容效應(yīng)不成問(wèn)題的情況下， 也可以不附加級(jí)聯(lián)M0S晶體管M2。也可以對(duì)上述的第一實(shí)施方 式的源極接地放大電路30、第二實(shí)施方式的源極接地放大電路 30A附加級(jí)聯(lián)MOS晶體管M2。
在第三實(shí)施方式的源極接地放大電^各30B中，在由高頻補(bǔ) 償電容Cp和源才及阻抗用二才及管化晶體管塊31的阻抗RMsxm所 決定的時(shí)間常數(shù)以上的頻率區(qū)域中，連接在力文大MOS晶體管Ml 的源極側(cè)的交流阻抗下降而電壓增益增大。通過(guò)適當(dāng)?shù)卦O(shè)定該 時(shí)間常數(shù)能夠補(bǔ)償高頻側(cè)的增益下降。
在此，如果事先設(shè)定為與放大M0S晶體管M1的源極阻抗 RMls相比源才及阻抗用二才及管化晶體管塊31的阻抗RMsxm足夠 大，則在由Cp和RMsxm決定的時(shí)間常數(shù)以下頻率中，式(ll)成 立，在由Cp和RMls決定的時(shí)間常數(shù)以上頻率中，式(12)成立， 如果將由Cp和RMsxm決定的時(shí)間常數(shù)設(shè)定在1/f噪聲區(qū)域附近，
則能夠降低該1/P喿聲。
A-RMLxn/ RMsxm (11)
A-RMLxn/RMls (12)
另外，由高頻截止電容CL和負(fù)載用二極管化晶體管塊32的阻抗RMLxn構(gòu)成低通濾波器(LPF),因此通過(guò)適當(dāng)?shù)卦O(shè)定該時(shí) 間常數(shù)能夠除去不需要的高頻成分(噪聲)。
此外，在不需要高頻補(bǔ)償?shù)那闆r下也可以省略高頻補(bǔ)償電 容Cp,在不需要高頻截止的情況下也可以省略高頻截止電容 CL。也可以對(duì)上述的第一實(shí)施方式的源才及接地;汰大電路30、第 二實(shí)施方式的源極接地放大電路30A附加高頻補(bǔ)償電容Cp、高 頻截止電容CL。
另外，為了使相對(duì)于MOS晶體管的閾值電壓Vt的變動(dòng)的直 流偏置電流I的變動(dòng)變小，最好增加源極阻抗用二極管化晶體管 塊31內(nèi)的MOS晶體管個(gè)數(shù)m，并與MOS晶體管個(gè)數(shù)m的增加對(duì) 應(yīng)地增大包含在源極接地放大電路30B的輸入電壓Vi中的輸入 直流偏置電源Vidc與負(fù)電源Vee之間的電壓。
當(dāng)增加源極阻抗用二極管化晶體管塊31內(nèi)的MOS晶體管 個(gè)數(shù)m時(shí)，增益下降，因此如果將高頻補(bǔ)償電容Cp設(shè)為在通過(guò) 信號(hào)帶內(nèi)為非常低的阻抗的電容值，并將源極阻抗用二極管化 晶體管塊31內(nèi)的電容的連接位置設(shè)為能夠確保增益的位置，則 能夠抑制相對(duì)于M 0 S晶體管的閾值電壓V t的變動(dòng)的直流偏置 電流I的變動(dòng)，并且能夠確保增益。
在第三實(shí)施方式的源極接地放大電^各30B的輸出Vo上連接 有源極跟隨器/整流電路3 4的輸入端子V i 1 。
作為源極跟隨器電路或者整流電路而發(fā)揮作用的源極跟隨 器/整流電路34構(gòu)成為將柵極連接在該源極跟隨器/整流電路34 的輸入端子V i 1上的源極跟隨器M 0 S晶體管M 3的漏極連接到第 二正電源V d d 1上，在源極跟隨器M 0 S晶體管M 3的源極和地線(xiàn) 之間并聯(lián)連接源極跟隨器負(fù)載恒流源I d a和電壓保持電容元件 (以下，稱(chēng)為電壓保持電容)Ch,將源極跟隨器M0S晶體管M3 的源極作為源極跟隨器/整流電路34的輸出Vol。此外，也可以將源極跟隨器負(fù)載恒流源Ida和電壓保持電容Ch的任 一 個(gè)值設(shè) 為0。另外，也可以將源極跟隨器負(fù)載恒流源Ida置換成固定電 阻。
在源極跟隨器負(fù)載恒流源Ida所流出的恒定電流Ida非常 大、電壓保持電容Ch非常小的情況下，源極跟隨器/整流電路34 作為高輸入阻抗、低輸出阻抗的電壓緩沖電路(源極跟隨器電路) 來(lái)進(jìn)行動(dòng)作，并且具有使直流電位移位的電平移位電路功能。
相反，在源才及跟隨器負(fù)載恒流源Ida所流出的恒定電流Ida 非常小、電壓保持電容Ch非常大的情況下，成為高輸入阻抗的 峰值保持電路。
如果適當(dāng)?shù)剡x擇源極跟隨器負(fù)載恒流源Ida所流出的恒定 電流Ida的大小和電壓保持電容Ch的電容值，則源極跟隨器/整 流電路34的輸出Vol追蹤信號(hào)源(第三實(shí)施方式的源極接地放大 電路30B)的交流信號(hào)的振幅峰值的包絡(luò)(envelope)，從而變成與 AM調(diào)制信號(hào)的檢波電路相同的動(dòng)作。
根據(jù)第三實(shí)施方式所涉及的放大電路能夠達(dá)到與第一實(shí)施 方式所涉及的放大電路(源極接地放大電路30)相同的效果，還 能夠達(dá)到如下的效果(a) (e)，其結(jié)果是根據(jù)第三實(shí)施方式的傳 感器基板以及檢查裝置能夠執(zhí)行比以往更高精確度的檢查。
(a) 通過(guò)設(shè)置級(jí)聯(lián)MOS晶體管M2能夠改善高頻特性的劣化。
(b) 通過(guò)設(shè)置高頻補(bǔ)償電容Cp能夠補(bǔ)償高頻側(cè)的增益下降。
(c) 通過(guò)設(shè)置高頻截止電容CL能夠除去不需要的高頻成分
(噪聲)。
(d) 增加源極阻抗用二極管化晶體管塊31內(nèi)的MOS晶體管 個(gè)數(shù)m,將高頻補(bǔ)償電容C p設(shè)為在通過(guò)信號(hào)帶內(nèi)為非常低的阻 抗的電容值，將源極阻抗用二極管化晶體管塊31內(nèi)的電容連接位置設(shè)為能夠確保增益的位置，由此能夠抑制相對(duì)于MOS晶體 管的閾值電壓V t的變動(dòng)的直流偏置電流I的變動(dòng)，并且能夠確保增益。
(e)通過(guò)設(shè)置源極跟隨器/整流電路34能夠適當(dāng)?shù)剡x定對(duì)測(cè) 試部的信號(hào)波形等。 (D)第四實(shí)施方式
下面，參照

按照本發(fā)明的傳感器基板以及檢查裝 置的第四實(shí)施方式。第四實(shí)施方式僅傳感器電^各8內(nèi)的放大電路 與已述的實(shí)施方式不同，下面，對(duì)第四實(shí)施方式中的放大電^各 進(jìn)行說(shuō)明。第四實(shí)施方式的放大電路為晶體管差動(dòng)放大電路(下 面，簡(jiǎn)稱(chēng)為差動(dòng)放大電路)。
(D-l)第四實(shí)施方式的結(jié)構(gòu)
圖5是表示第四實(shí)施方式所涉及的差動(dòng)放大電路的結(jié)構(gòu)的 電路圖，對(duì)與已述的附圖相同、對(duì)應(yīng)的部分附加相同、對(duì)應(yīng)的 附圖標(biāo)記來(lái)進(jìn)行表示。
在圖5中，從不平衡式差動(dòng)信號(hào)源25對(duì)第四實(shí)施方式的差動(dòng) 放大電路40輸入不平衡的信號(hào)。在圖5中，用等效電路示出信號(hào) 源25。
信號(hào)源25結(jié)構(gòu)如下串聯(lián)連接輸入直流偏置電源Vidc和輸 入交流信號(hào)源Vs并將一端接地，將另 一端作為該信號(hào)源25的正 輸出Vsop，并且將上述的輸入直流偏置電源Vidc的輸出作為該 信號(hào)源25的負(fù)輸出Vson。
第四實(shí)施方式的差動(dòng)放大電路4 0構(gòu)成為如下在將柵極作 為該差動(dòng)放大電路40的正相輸入端子Vip的第 一差動(dòng)放大MOS 晶體管M1 a的源極與吸入式恒流源I s之間連接第 一 源極阻抗用 二極管化晶體管塊41a，在第一差動(dòng)放大MOS晶體管Mla的漏極 與正電源Vdd之間連接第一負(fù)載用二極管化晶體管塊42a,并且在將柵極作為該差動(dòng)放大電路40的負(fù)相輸入端子Vin的第二差 動(dòng)放大MOS晶體管Mlb的源極與吸入式恒流源Is之間連接第二 源極阻抗用二極管化晶體管塊41b，在第二差動(dòng)放大MOS晶體 管M1 b的漏極和正電源V d d之間連接第二負(fù)載用二極管化晶體 管塊42b，將第一負(fù)載用二極管化晶體管塊42a的第一差動(dòng)放大 MOS晶體管Mla的(漏極)連接端作為該差動(dòng)》文大電路40的負(fù)相 輸出端子Von;將第二負(fù)載用二極管化晶體管塊42b的第二差動(dòng) 放大MOS晶體管Mlb的(漏極)連接端作為該差動(dòng)放大電路40的 正相輸出端子Vop。
第一、第二源極阻抗用二極管化晶體管塊41a、 41b分別構(gòu) 成為串并聯(lián)連接有限個(gè)(包括O個(gè))二極管化晶體管，該二極管化 晶體管是連接?xùn)艠O和漏極而使漏極和源極間成為二極管的晶體 管。在圖5的例中，第 一 、第二源極阻抗用二極管化晶體管塊41a、 41b分別由一個(gè)二才及管化MOS晶體管Msa、 Msb構(gòu)成。
第一、第二負(fù)載用二極管化晶體管塊42a、 42b分別構(gòu)成為 串并聯(lián)連接有限個(gè)二極管化晶體管，該二極管化晶體管是連接 柵極和漏極而使漏極和源極間成為二極管的晶體管。在圖5的例 中，第一、第二負(fù)載用二極管化晶體管塊42a、 42b分別構(gòu)成為 串聯(lián)連接四個(gè)二極管化MOS晶體管MLla ML4a、 MLlb ML4b。
(D-^第四實(shí)施方式的動(dòng)作
在圖5中，差動(dòng)放大電路40的輸入端子Vip和Vin為第一和第 二差動(dòng)放大M O S晶體管M1 a和M1 b的4冊(cè)極，因此在輸入端子 Vip、 Vin中沒(méi)有電流流過(guò)。
在第一、第二源極阻抗用二極管化晶體管塊41a、 41b中， 電流與施加在輸入端子Vi p和Vi n之間的差動(dòng)輸入電壓相應(yīng)地流 過(guò)，由于第一、第二源極阻抗用二極管化晶體管塊41a、 41b的 連接點(diǎn)連接在吸入式恒流源Is上，因此適當(dāng)?shù)馗淖冊(cè)撨B接點(diǎn)(吸入式恒流源IS連接端子)的電位來(lái)進(jìn)行動(dòng)作，使流過(guò)第 一 和第二
源極阻抗用二極管化晶體管塊41a和41b的電流之和總是與吸入 式恒流源Is流出的恒定電流值Is相等。
即，成為這樣的動(dòng)作流過(guò)第二源極阻抗用二極管化晶體 管塊41 b的電流減少(增加)流過(guò)第 一 源極阻抗用二極管化晶體 管塊41a的電流所增加(減少)的量，從而在這些第一、第二源極 阻抗用二極管化晶體管塊41a、 41b中流過(guò)與輸入端子Vip和Vin 的差動(dòng)電壓相應(yīng)的差動(dòng)電流。
與第 一 源極阻抗用二極管化晶體管塊41a的電流相等的電 流流過(guò)第一負(fù)載用二極管化晶體管塊42a,與第二源極阻抗用二 極管化晶體管塊41 b的電流相等的電流流過(guò)第二負(fù)載用二極管 化晶體管塊42b,從而在正相輸出端子Vop與負(fù)相輸出端子Von 之間產(chǎn)生差動(dòng)輸出電壓。
該差動(dòng)放大電路40的第一、第二差動(dòng)放大MOS晶體管Mla、 Mlb的動(dòng)作偏置電流不依賴(lài)于輸入直流偏置電源Vidc，這些 MOS晶體管Mla、 Mlb的動(dòng)作偏置電流之和為吸入式恒流源Is 所流出的恒定電流值Is。
能夠與第 一 實(shí)施方式的源極接地放大電路30同樣地考慮該 差動(dòng)放大電路40的后級(jí)側(cè)的負(fù)載電阻為無(wú)限大的情況下的差動(dòng) 電壓增益A，當(dāng)將第一、第二差動(dòng)放大MOS晶體管Mla、 Mlb 的源極阻抗分別設(shè)為RMlsa、 RMlsb、將第一、第二源極阻抗 用二極管化晶體管塊41a、 41b內(nèi)的每個(gè)二極管化晶體管的阻抗 設(shè)為RMsa、 RMsb、將第一、第二源極阻抗用二極管化晶體管 塊41a、 41b內(nèi)的晶體管串聯(lián)連接個(gè)數(shù)設(shè)為ma、 mb、將第一和第 二負(fù)載用二極管化晶體管塊42a、 42b內(nèi)的每個(gè)二極管化晶體管 的阻抗設(shè)為RMLa、 RMLb、將第一、第二負(fù)載用二極管化晶體 管塊42a、 42b內(nèi)的晶體管串聯(lián)連接個(gè)數(shù)設(shè)為na、 nb時(shí)，可以用式(13)來(lái)表示差動(dòng)電壓增益A。其中，式(13)示出如下情況如 RMlsa-RMlsb:RMls那樣第 一 、第二差動(dòng)放大MOS晶體管 Mla、 Mlb為相同的結(jié)構(gòu)，如RMsa二RMsb二RMs、 ma-mb二m那 樣第一、第二源極阻抗用二極管化晶體管塊41a、 41b為相同的 結(jié)構(gòu)，3。RMLa=RMLb=RML、 na:nb-n那樣第一、第二負(fù)載用 二極管化晶體管塊42a、 42b為相同的結(jié)構(gòu)。 A=RML xn/(RM 1 s+RMs x m) (13)
當(dāng)與第 一 實(shí)施方式的情況同樣地使構(gòu)成該差動(dòng)放大電路4 0 的MOS晶體管的形狀一致時(shí)，RML=RMls-RMs，因此，式(13) 能夠變形為式(14)，在nKl+m)時(shí)，成為電壓放大動(dòng)作。
A-n/(l+m) (14)
當(dāng)與第 一 實(shí)施方式的情況同樣地將第 一 、第二放大M O S晶
體管Mla、 Mlb的柵極寬度設(shè)為Wsl、柵4及長(zhǎng)度設(shè)為L(zhǎng)sl并設(shè)置 新的比例常數(shù)K時(shí)，能夠用式(15)來(lái)表示第一、第二放大MOS 晶體管Mla、 Mlb的第一、第二源極阻抗RMlsa、 RMlsb。 RMls (K/ V!) x V(Lsl / Wsl) (15) 當(dāng)連接?xùn)艠O和漏極而成為二極管時(shí)，用式(15)算出的值為 二極管阻抗。
同樣地，當(dāng)將晶體管Ms的柵極寬度設(shè)為Ws、柵極長(zhǎng)度設(shè) 為L(zhǎng)s時(shí)，能夠用式(16)表示第一、第二源極阻抗用二極管化晶 體管塊41a、 41b內(nèi)的晶體管Msa、 Msb的二才及管阻抗RMs,當(dāng)將 第 一 、第二負(fù)載用二極管化晶體管塊42a 、 42b內(nèi)的晶體管 MLla ML4a、 MLlb ML4b的柵極寬度設(shè)為WL、柵極長(zhǎng)度設(shè)為 LL時(shí)，能夠用式(17)表示這些晶體管MLla ML4a、 MLlb ML4b 的二極管阻抗RML。
RMs (K/VI)xV(Ls/Ws) (16)
rml (k/V!)x V(ll/wl) (17)當(dāng)將式(i" (n)的結(jié)果帶入到式(i"時(shí)，(K/VI)項(xiàng)被抵消
掉，得到式(18),可知增益A不受各MOS晶體管的閾值電壓Vt、 偏置電流的影響而成為各MOS晶體管的柵極大小和個(gè)數(shù)的比。
A = nx V(LL/WL)/(^(Lsl/Wsl) + mx V(Ls/Ws)) (18)
在使用了運(yùn)算放大器的反相輸出放大器的情況下，增益決 定用的負(fù)反饋電阻使作為放大電路的輸入阻抗降低，但在第四 實(shí)施方式的差動(dòng)》丈大電路40中，輸入阻抗為MOS晶體管的柵極 輸入阻抗，因此能夠?qū)⒆鳛榉糯箅娐返妮斎胱杩咕S持在高阻抗。
在能夠?qū)⒏鱉OS晶體管視為飽和動(dòng)作的動(dòng)作范圍內(nèi)，與第 一實(shí)施方式同樣地，式(13) (18)總是成立，因此確保線(xiàn)性特性 并且不產(chǎn)生波形失真。
增益不受各M 0 S晶體管的閾值電壓V t 、偏置電流的影響而 成為僅是各MOS晶體管的柵極大小和個(gè)數(shù)的函數(shù)，因此，即使 如圖6的示意圖所示，在電源線(xiàn)之間多級(jí)并聯(lián)連接該差動(dòng)放大電 路40，由于電源線(xiàn)電流和電源線(xiàn)電阻所引起的電壓下降而遠(yuǎn)離 電源端子的放大電路40的電源電壓下降、電源電流減少，所有 多級(jí)差動(dòng)放大電路40也能得到相同的電壓增益。
在多級(jí)并聯(lián)連接在電源線(xiàn)之間的情況下，即使電源電壓下 降、電源電流減少也能得到相同的電壓增益這一 點(diǎn)在第一~第 三實(shí)施方式的源極接地放大電路30、 30A、 30B中也相同(參照 式(9))，但在第四實(shí)施方式的情況下，能夠排除差動(dòng)放大動(dòng)作 引起的直流偏置的影響，能夠達(dá)到更加相同的電壓增益。
如上所述，在使用于顯示用基板的檢查的傳感器基板上， 如圖6所示，需要在同 一 電源線(xiàn)之間并聯(lián)連接多個(gè)放大電路。
在第四實(shí)施方式的差動(dòng)》文大電路40中，第一、第二差動(dòng)》文 大MOS晶體管的動(dòng)作電流不依賴(lài)于輸入直流偏置電源Vidc的電 壓而由上述吸入式恒流源Is來(lái)決定，因此，即使晶體管的閾值電壓Vt變動(dòng)，第一、第二放大M0S晶體管M1、 M2的動(dòng)作電流I 也不變動(dòng)，容易兼顧高增益和動(dòng)作電流的高穩(wěn)定。
另夕卜，在如圖6所示那樣在電源線(xiàn)之間多級(jí)并聯(lián)連接放大電 路的情況下，在第 一 第三實(shí)施方式的源極接地放大電路30、 30A、 30B中，如果輸出振幅變大，則電^各電流的波動(dòng)變大，有 可能直接變成正電源Vdd以及直流源極偏置電源Vidc的電源電 流的波動(dòng)(關(guān)系到電源線(xiàn)噪聲)，但是在第四實(shí)施方式的差動(dòng)放 大電路40中，由于正相負(fù)載電流和負(fù)相負(fù)載電流而電路電流的 波動(dòng)相互抵消變小，從而產(chǎn)生電源線(xiàn)噪聲的可能性變小。
在應(yīng)用于上述的傳感器基板的情況下，通過(guò)微小電容耦合 傳感器僅交流信號(hào)被取入到上述的正相或負(fù)相的輸入端子Vip 或者Vin中的某一個(gè)，乂人正輸入直流偏置電源Vidc通過(guò)高電阻 (例如MOS電阻)對(duì)取入交流信號(hào)的正相或負(fù)相的輸入端子提供 直流偏置，將不取入交流信號(hào)側(cè)的輸入端子直接連接到正輸入 直流偏置電源Vidc上而使放大器進(jìn)行動(dòng)作(例如，使用后述的圖 28 圖31等的形式)。
(D-"第四實(shí)施方式的效果
根據(jù)第四實(shí)施方式的差動(dòng)放大電路4 0能夠得到以下的效果 (a) (k)，其結(jié)果是根據(jù)第四實(shí)施方式的傳感器基板以及檢查裝 置能夠執(zhí)行比以往更高精確度的檢查。
(a)能夠?qū)崿F(xiàn)增益不受各MOS晶體管的闞值電壓Vt、偏置電 流的影響而由各MOS晶體管的柵極大小和晶體管個(gè)數(shù)的比來(lái) 決定的差動(dòng)放大電路。
例如，在略大于25cm的長(zhǎng)度上并列設(shè)置7168個(gè)的、形成在 傳感器基板上的傳感器電路內(nèi)的放大電路中應(yīng)用第四實(shí)施方式 的差動(dòng)放大電路的情況下，即使在同一IC化工序中生成差動(dòng)放 大電路，根據(jù)傳感器基板上的位置，MOS晶體管的閾值電壓Vt
45也有可能稍有不同。但是，由于增益不受各MOS晶體管的閾值 電壓Vt等的影響，因此能夠使并列設(shè)置的感測(cè)(sensing)用的放 大電路的增益一致。
(b) 在使用了運(yùn)算放大器的反相輸出放大器的情況下，增益 決定用負(fù)反饋電阻使作為放大電路的輸入阻抗降低，但是在第 四實(shí)施方式的力丈大電路中，由于輸入阻抗為MOS晶體管的柵極 輸入阻抗，因此能夠?qū)⒆鳛榉糯箅娐返妮斎胱杩咕S持在高阻抗。
(c) 使用了二極管阻抗，在能夠視為各MOS晶體管為飽和動(dòng) 作的動(dòng)作范圍內(nèi)，確保線(xiàn)性特性并且不產(chǎn)生波形失真。
(d) 當(dāng)使負(fù)載用和源極阻抗用的MOS晶體管的結(jié)構(gòu)一致時(shí)， 從低頻到高頻負(fù)載阻抗和源極側(cè)阻抗的比不變化，從低頻到高 頻，能得到平坦的增益特性。
(e) 不需要像運(yùn)算放大器電路那樣的從輸出到輸入的環(huán)路 負(fù)反饋電路，因此不存在產(chǎn)生振蕩的擔(dān)憂(yōu)。
(f) 不需要從輸出到輸入的環(huán)路負(fù)反饋電路，因此能夠?qū)⑤?入部的偏置電壓和輸出部的偏置電壓設(shè)定成任意的值。
(g) 能夠由N型(或P型)的單一類(lèi)型的晶體管構(gòu)成，并且為不 使用電阻元件的電路，因此在進(jìn)行IC化的情況下，不需要P型(或 N型)的任何的晶體管生成工序和電阻生成工序，能夠?qū)崿F(xiàn)低制 造成本化、短工期化。
(h) 沒(méi)有使用與晶體管相比需要大面積的電阻元件，因此在 進(jìn)行了IC化的情況下，與使用以往的電阻元件的》文大電路相比 能夠小面積化(小型化)。
(i) 第 一 、第二差動(dòng)放大MOS晶體管的動(dòng)作電流I不依賴(lài)于輸 入直流偏置電源Vidc的電壓而由吸入式恒流源Is決定，因此不 受晶體管的閾值電壓Vt的變動(dòng)的影響，容易兼顧高增益和動(dòng)作 電流的高穩(wěn)定。(j)電源電流波動(dòng)由于正相負(fù)載電流和負(fù)相負(fù)載電流而互相 抵消變小，從而產(chǎn)生電源線(xiàn)噪聲的可能性變小。
(k)將該差動(dòng)放大電路多級(jí)并聯(lián)連接在電源線(xiàn)之間，即使由 于電源線(xiàn)電流和電源線(xiàn)電阻而遠(yuǎn)離電源端子的差動(dòng)放大電路的 電源電壓下降，各級(jí)的差動(dòng)放大電路也都能夠得到穩(wěn)定的電壓 增益。
(E)第五實(shí)施方式
下面，參照

按照本發(fā)明的傳感器基板以及檢查裝 置的第五實(shí)施方式。第五實(shí)施方式僅傳感器電路8內(nèi)的放大電路 與已述的實(shí)施方式不同，下面，說(shuō)明第五實(shí)施方式中的》文大電 路。第五實(shí)施方式的放大電路也是差動(dòng)放大電路。
圖7是表示第五實(shí)施方式所涉及的差動(dòng)放大電路的結(jié)構(gòu)的 電路圖，對(duì)與已述的附圖相同、對(duì)應(yīng)的部分附加相同、對(duì)應(yīng)的 附圖標(biāo)記來(lái)進(jìn)行表示。
第五實(shí)施方式所涉及的差動(dòng)放大電路40A相對(duì)于第四實(shí)施 方式所涉及的差動(dòng)放大電路40具有如下的異同。
在圖7中，第五實(shí)施方式所涉及的差動(dòng)》文大電3各40A構(gòu)成為 解除了第四實(shí)施方式的差動(dòng)放大電路40中的第一、第二放大 MOS晶體管Mla、 Mlb的各漏極與該差動(dòng)》文大電^各的正負(fù)輸出 端子Vop、 Von的連接以及與第一、第二負(fù)載用二極管化晶體管 塊42a、 42b的連接，附加將共用端子連接在正電源Vdd上的P溝 道第一、第二電流鏡電路43a和43b，將第 一放大MOS晶體管Mla 的漏極連接在第 一 電流鏡電路43a的輸入上，將第二負(fù)載用二極 管化晶體管塊42b連接在第 一 電流鏡電路43a的輸出與第二負(fù)電 源Veel之間，將第二負(fù)載用二極管化晶體管塊42b的第一電流鏡 電路43a的輸出連接端作為該差動(dòng)放大電路40A的正輸出端子 Vop，將第二放大MOS晶體管Mlb的漏極連接在第二電流鏡電路43b的輸入上，將第一負(fù)載用二極管化晶體管塊42a連接在第 二電流鏡電路43b的輸出與第二負(fù)電源Veel之間，將第一負(fù)載用 二極管化晶體管塊42a的第二電流鏡電路43b的輸出連接端作為 該差動(dòng)放大電路40A的負(fù)輸出端子Von。
從上述可知，第五實(shí)施方式所涉及的差動(dòng)》丈大電路40A和 第四實(shí)施方式的差動(dòng)》文大電路40的關(guān)系與第二實(shí)施方式所涉及 的源極接地放大電路30A和第 一 實(shí)施方式的源極接地放大電路 30的關(guān)系相同，根據(jù)第二實(shí)施方式所涉及的源極接地放大電路 30A和第四實(shí)施方式的差動(dòng)放大電路40的說(shuō)明能夠理解動(dòng)作， 因此省略其動(dòng)作說(shuō)明。
但是，對(duì)于第五實(shí)施方式所涉及的差動(dòng)放大電路40A的增 益，簡(jiǎn)單地進(jìn)行補(bǔ)充說(shuō)明。在第五實(shí)施方式所涉及的差動(dòng)》文大 電路40A中，通過(guò)第一、第二電流鏡電路43a、 43b能夠進(jìn)行電 流放大，如果設(shè)電流放大倍數(shù)為k，則RML為1/V^，在電流放 大倍數(shù)k時(shí)增益A為i倍，不是上述的式(18)而是式(19)成立， 但是與式(18)的情況同樣地，增益A不受各M O S晶體管的閾值電 壓Vt、偏置電流的影響而與各MOS晶體管的柵極大小和個(gè)數(shù)的 比相應(yīng)。
A = I x n x V(LL/WL)/(V(Lsl/Wsl) + m x V(Ls/Ws)) (19) 通過(guò)第五實(shí)施方式也能夠達(dá)到與第四實(shí)施方式相同的效果。
(F)第六實(shí)施方式
下面，參照

按照本發(fā)明的傳感器基板以及檢查裝 置的第六實(shí)施方式。第六實(shí)施方式僅傳感器電路8內(nèi)的放大電路 與已述的實(shí)施方式不同，下面，對(duì)第六實(shí)施方式中的》文大電^各 進(jìn)行說(shuō)明。
圖8是表示第六實(shí)施方式所涉及的放大電路的結(jié)構(gòu)的電路圖，對(duì)與已述的附圖相同、對(duì)應(yīng)的部分附加相同、對(duì)應(yīng)的附圖 標(biāo)記來(lái)進(jìn)行表示。
在圖8中，第六實(shí)施方式的放大電路是對(duì)差動(dòng)放大電路40B 附加源極跟隨器電路44的電路。此外，也可以對(duì)第四實(shí)施方式 的差動(dòng)放大電路40、第五實(shí)施方式的差動(dòng)放大電路40A附加源 極跟隨器電路44。
第六實(shí)施方式的差動(dòng)放大電路40B相對(duì)于第四實(shí)施方式的 差動(dòng)放大電路40具有如下的異同。
第六實(shí)施方式的差動(dòng)》文大電路40B構(gòu)成為解除了第四實(shí)施 方式的差動(dòng)》文大電^各40中的第一、第二方文大MOS晶體管Mla、 Mlb的漏極與負(fù)相輸出端子Von、正相輸出端子Vop的連接，將 負(fù)相輸出端子Von連接在第 一級(jí)聯(lián)MOS晶體管M2a的漏極上，將 第 一級(jí)聯(lián)MOS晶體管M2a的柵極連接在級(jí)聯(lián)柵極偏置電源Vb 上，將第 一級(jí)聯(lián)MOS晶體管M2a的源極連接在第 一放大MOS晶 體管Mla的漏極上，將正相輸出端子Vop連接在第二級(jí)聯(lián)MOS 晶體管M2b的漏極上，將第二級(jí)聯(lián)MOS晶體管M2b的柵極連接 在級(jí)聯(lián)柵極偏置電源Vb上，將第二級(jí)聯(lián)MOS晶體管M2b的源極 連接在第二放大MOS晶體管Mlb的漏極上，在第 一 和第二放大 MOS晶體管Mla、 Mlb的源極之間連接高頻補(bǔ)償電容Cp,在負(fù) 相輸出端子Von、正相輸出端子Vop之間連接高頻截止電容CL。
此外，在不需要高頻補(bǔ)償?shù)那闆r下也可以省略高頻補(bǔ)償電 容Cp,在不需要高頻截止的情況下也可以省略高頻截止電容 CL。也可以對(duì)上述的第四實(shí)施方式的差動(dòng)》文大電路40、第五實(shí) 施方式的差動(dòng)》文大電路40A附加高頻補(bǔ)償電容Cp、高頻截止電 容CL。
代替上述的連接點(diǎn)的位置，也可以將高頻補(bǔ)償電容Cp連接 在第一、第二源極阻抗用二極管化晶體管塊41a、 41b內(nèi)的任一個(gè)二極管化晶體管的端子間，同樣，也可以將高頻截止用電容
CL連接在第一、第二負(fù)載用二極管化晶體管塊42a、 42b內(nèi)的任 一個(gè)二極管化晶體管的端子間。高頻補(bǔ)償特性以及高頻截止特 性根據(jù)電容的連接位置以及電容值而變化。
高頻補(bǔ)償電容Cp、高頻截止電容CL的功能與上述第三實(shí)施 方式的相同。
在差動(dòng)放大電^各中，也可以對(duì)正輸出Vop端子和負(fù)輸出Von 端子附加源極跟隨器電路、整流電路，圖8示出連接有源極跟隨 器電路44的例子。
源極跟隨器電-各44的正相輸入端子Vipl連4矣在差動(dòng)放大電 路40B的正相輸出端子Vop上，源極跟隨器電^各44的負(fù)相輸入端 子Vinl連接在差動(dòng)^:大電^各40B的負(fù)相輸出端子Von上。
源極跟隨器電路44具有正相用和負(fù)相用兩個(gè)源極跟隨器電路。
源極跟隨器電路44構(gòu)成為將源極跟隨器MOS晶體管M3b、 M3a的漏極連接在第二正電源Vdd 1上，該源極跟隨器MOS晶體 管M 3 b 、 M 3 a將柵極連接在該源極跟隨器電路4 4的正相輸入端 子Vipl和負(fù)相輸入端子Vinl的一側(cè)上，在源極跟隨器MOS晶體 管M3 b 、 M3 a的源極和地線(xiàn)之間連接源極跟隨器負(fù)載恒流源Ida 、 Idb,將源極跟隨器MOS晶體管M3b的源極作為源極跟隨器電路 44的正相輸出Vop 1,將源極跟隨器MOS晶體管M3a的源極作為 源極跟隨器電^各44的負(fù)相輸出Vonl。此外，與第三實(shí)施方式同 樣地，也可以對(duì)源極跟隨器負(fù)載恒流源Ida、 Idb分別并聯(lián)連接 電壓保持電容。
第六實(shí)施方式的源極跟隨器電路44也與第三實(shí)施方式的源 極跟隨器/整流電路34同樣地，作為高輸入阻抗、低輸出阻抗的 電壓緩沖電路進(jìn)行動(dòng)作，并且具有使直流電位移位的電平移位電路功能。
根據(jù)第六實(shí)施方式，在差動(dòng)放大動(dòng)作方面，能夠達(dá)到與第
四實(shí)施方式相同的效果，在高頻補(bǔ)償電容Cp、高頻截止電容CL 的功能、源極跟隨器電路44的功能方面，能夠達(dá)到與第三實(shí)施 方式相同的效果。
(G)第七實(shí)施方式
下面，參照

按照本發(fā)明的傳感器基板以及檢查裝 置的第七實(shí)施方式。第七實(shí)施方式僅傳感器電路8內(nèi)的放大電路 與已述的實(shí)施方式不同，下面對(duì)第七實(shí)施方式中的》文大電路進(jìn) 行說(shuō)明。
(G-l)第七實(shí)施方式的結(jié)構(gòu)
圖9是表示第七實(shí)施方式所涉及的放大電路的結(jié)構(gòu)的電路 圖，對(duì)與已述的附圖相同、對(duì)應(yīng)的部分附加相同、對(duì)應(yīng)的附圖 標(biāo)記來(lái)進(jìn)行表示。
在圖9中，第七實(shí)施方式的放大電路50是對(duì)具有差動(dòng)放大部 52以及吸入式恒流源53的差動(dòng)放大電路51附加源極跟隨器電路 44的電^各。
下面，省略對(duì)源才及跟隨器電^各44的i兌明，對(duì)差動(dòng)方支大電^各 51進(jìn)行說(shuō)明。
差動(dòng)》文大電路51具有差動(dòng)放大部52、吸入式恒流源53以及 電源電平移位二極管化晶體管MLs。差動(dòng)》文大部52相當(dāng)于從差 動(dòng)放大電路結(jié)構(gòu)中除去了吸入式恒流源53的部分。第七實(shí)施方 式的吸入式恒流源5 3和電源電平移位二極管化晶體管M L s具有 對(duì)放大電路50內(nèi)晶體管閾值電壓Vt的變動(dòng)進(jìn)行輸出直流偏置電 壓補(bǔ)償?shù)墓δ?，其中，上述放大電?0內(nèi)晶體管包括源極跟隨 器電路44內(nèi)的M0S晶體管M3a、 M3b。
差動(dòng)放大部52在將4冊(cè)極作為該差動(dòng)放大電^各51的正相輸入端子Vip的第 一差動(dòng)》文大MOS晶體管Mla的源極與吸入式恒流 源端子Is之間連接第一負(fù)反饋用源極電阻Rsa,在第一差動(dòng)放大 MOS晶體管Mla的漏極與正電源端子Vd之間連接第 一 負(fù)載電 阻RLa，在將柵極作為該差動(dòng)》文大電路50的負(fù)相輸入端子Vin的 第二差動(dòng)放大MOS晶體管Mlb的源極與吸入式恒流源端子Is之 間連接第二負(fù)反饋用源極電阻Rsb,在第二差動(dòng)放大MOS晶體 管Mlb的漏極與正電源端子Vd之間連4妻第二負(fù)載電阻RLb，將 第 一 負(fù)載電阻RLa的第 一差動(dòng)放大MOS晶體管Mla(漏極)連接 端作為該差動(dòng)放大電路50的負(fù)相輸出端子Von，將第二負(fù)載電 阻RLb的第二差動(dòng)放大MOS晶體管Mlb(漏極)連接端作為該差 動(dòng)放大電路51的正相輸出端子Vop。
另外，將連接了柵極和漏極的電源電平移位二極管化MOS 晶體管MLs連接在正電源Vdd和差動(dòng)放大部52的正電源端子Vd 之間使其為正向偏置。
吸入式恒流源53構(gòu)成為在將漏極連接在差動(dòng)放大部52的吸 入式恒流源端子Is上的恒流源輸出MOS晶體管Mis的源極與負(fù) 電源Ve e之間連4矣恒定電流i殳定電阻R s s ，在恒流源電平移位晶 體管偏置恒流源Iss上連接恒流源輸出MOS晶體管Mis的柵極和 恒流源電平移位MOS晶體管Miss的源極，在恒流源電平移位 MOS晶體管Miss的柵極上連接恒流源電路柵極偏置電源Vbl, 在恒流源電平移位MOS晶體管Miss的漏極上連接第三正電源 Vdd2。
(G-^第七實(shí)施方式的動(dòng)作
關(guān)于第七實(shí)施方式的放大電路中的差動(dòng)放大動(dòng)作以及源極 跟隨器電路動(dòng)作，根據(jù)上述的說(shuō)明能夠理解，因此省略說(shuō)明。
事先設(shè)定為連接在正電源Vdd與差動(dòng)放大部52的正電源端 子Vd之間的電源電平移位二極管化MOS晶體管MLs的正向偏置電壓與將漏極連接在差動(dòng)放大部52的吸入式恒流源端子Is上 的恒流源輸出MOS晶體管Mis的柵極和源4及間的電壓相同，連 接在第一、第二差動(dòng)》文大MOS晶體管Mla、 Mlb的各漏極與正 電源端子Vd之間的第一、第二負(fù)載電阻RLa、 RLb的無(wú)信號(hào)時(shí) 的端子間電壓與連接在恒流源輸出MOS晶體管Mis的源極與負(fù) 電源Vee之間的恒定電流設(shè)定電阻Rss的端子間電壓相同。
具體地說(shuō)，由于在電源電平移位二極管化M 0 S晶體管M L s 和恒流源輸出MOS晶體管Mis中流過(guò)相同的電流，因此設(shè)為相 同的柵極寬度、相同的柵極長(zhǎng)度、相同的閾值電壓Vt的MOS晶 體管，由于流過(guò)恒定電流設(shè)定電阻Rss的電流的一半電流流過(guò)第 一、第二負(fù)載電阻RLa、 RLb,因此設(shè)為RLa=RLb=2xRss。
通過(guò)以上的i殳定，正電源Vdd與差動(dòng)》文大部52的正負(fù)輸出 端子Vop以及Von之間的電位差和恒流源電平移位MOS晶體管 Miss的源極電位Vblo與負(fù)電源Vee之間的電位差，如式(20)所 示，與晶體管的閾值電壓Vt的變動(dòng)無(wú)關(guān)地總是相等。下面，將 式(20)的關(guān)系稱(chēng)為條件1。
Vdd-Vop=Vdd-Von=Vblo_Vee(20)(條件1)
并且，當(dāng)將恒流源電平移位MOS晶體管Miss以及第一、第 二源極跟隨器MOS晶體管M3a、 M3b的柵極長(zhǎng)度設(shè)定成相等， 將第一、第二源才及跟隨器MOS晶體管M3a、 M3b和恒流源電平 移位MOS晶體管Miss的柵極寬度比設(shè)定成與第一、第二源極跟 隨器負(fù)載恒流源Ida、 Idb的輸出電流Ida、 Idb和恒流源電平移位 晶體管偏置恒流源Iss的輸出電流Iss的電流比相等時(shí)，則如式 (21)所示，第一、第二源極跟隨器MOS晶體管M3a、 M3b的柵極 和源極之間的電壓與恒流源電平移位MOS晶體管Miss的柵極 和源極之間的電壓相等。
Vipl_Vopl=Vinl-Vonl=Vta-Vblo (21)由于ViphVop、 Vinl=Von,因此，式(21)可以改寫(xiě)為式(22)。
下面，將式(22)的關(guān)系稱(chēng)為條件2。
Vop-Vopl=Von-Vonl=Vbl-Vblo (22)(條件2)
當(dāng)對(duì)上述的式(20)和式(22)的各邊分別進(jìn)行加法運(yùn)算時(shí)，能
夠得到式(23),當(dāng)設(shè)為Vol-Vopl-Vonl,則式(23)可以變形為式
(24)。
Vdd-Vop 1 =Vdd_ Von 1 =Vb 1 - Vee (23)
Vol=Vdd_Vbl+Vee (24)
即，能夠與晶體管的閾值電壓Vt的變動(dòng)無(wú)關(guān)地，使正電源 Vdd和源極跟隨器電路44的正負(fù)輸出端子Vopl、 Vonl之間的電 位差總是與恒流源電路柵極偏置電源Vbl和負(fù)電源Vee之間的 電位差相等。
由于能夠分別獨(dú)立地進(jìn)行差動(dòng)放大部52和吸入式恒流源53 間的偏置電壓補(bǔ)償(條件1)、對(duì)源極跟隨器電路44內(nèi)的兩個(gè)源極 跟隨器電路的電平移位電壓的補(bǔ)償(條件2)，因此能夠使差動(dòng)放 大部52、吸入式恒流源53以及源極跟隨器電路44的MOS晶體管 最優(yōu)大小化(性能)。
如圖6示意性所示，在電源線(xiàn)間并聯(lián)連接多個(gè)第七實(shí)施方式 的放大電路時(shí)，正電源Vdd的正電源電流與負(fù)電源Vee的負(fù)電源 電流具有比例關(guān)系，在恒流源電路柵極偏置電源Vbl中沒(méi)有電 源電流流過(guò)。因而，恒流源電路柵極偏置電源Vbl的電源線(xiàn)電 壓在任何位置都相同。
另一方面，由于在正電源Vdd線(xiàn)和負(fù)電源Vee線(xiàn)中各電源電 流流過(guò)，因此隨著離開(kāi)供電端，由于電源線(xiàn)電流和電源線(xiàn)電阻 的電壓下降而正電源線(xiàn)電壓的電位下降，并且，隨著離開(kāi)供電 端，由于電源線(xiàn)電流和電源線(xiàn)電阻的電壓下降而負(fù)電源線(xiàn)電壓 的電位上升(在正電源和負(fù)電源中電流的方向相反)，當(dāng)事先設(shè)定為正電源線(xiàn)的單位長(zhǎng)的電阻和負(fù)電源線(xiàn)的單位長(zhǎng)的電阻的比 與在這些正負(fù)電源線(xiàn)中流過(guò)的電流比成反比，則正電源線(xiàn)的電
壓下降的電壓AVdd和負(fù)電源線(xiàn)的電壓上升的電壓AVee相等。當(dāng) 將該關(guān)系A(chǔ)Vdd-AVee應(yīng)用到上述的式(24)時(shí)，能得到式(25)，可 知差動(dòng)放大電路的輸出偏置Vol與離開(kāi)供電端的距離無(wú)關(guān)地固 定，即，差動(dòng)放大電路的輸出偏置Vol與晶體管的閾值電壓Vt 的變動(dòng)、離開(kāi)供電端的距離無(wú)關(guān)地固定。
Vo 1 =Vdd_A Vdd-Vb 1 +Vee+AVee
=Vdd-Vbl+Vee (25)
(G-"第七實(shí)施方式的效果
根據(jù)第七實(shí)施方式的放大電路50，能夠達(dá)到以下的效果 (a) (c)，其結(jié)果是根據(jù)第七實(shí)施方式的傳感器基板以及檢查裝 置能夠執(zhí)行比以往更高精確度的檢查。
(a) 能夠得到即使MOS晶體管的閾值電壓Vt變動(dòng)無(wú)輸入時(shí) 的整流輸出直流偏置電壓也總是固定的差動(dòng)放大電路。
(b) 在電源線(xiàn)間多級(jí)并聯(lián)連接差動(dòng)放大電路的情況下，能夠 得到如下差動(dòng)放大電路由于電源線(xiàn)電流和電源線(xiàn)電阻引起的 電壓下降而遠(yuǎn)離電源端子的放大電路的電源電壓下降，但是相
對(duì)于該電源電壓下降，無(wú)輸入時(shí)的輸出直流偏置電壓不變動(dòng)。
(c) 由于能夠獨(dú)立進(jìn)行對(duì)于MOS晶體管的閾值電壓Vt的變 動(dòng)的差動(dòng)》文大部52和吸入式恒流源53間的偏置電壓補(bǔ)償(上述 條件l)、對(duì)源極跟隨器電路44內(nèi)的兩個(gè)源極跟隨器電路的電平 移位電壓的補(bǔ)償(上述條件2),因此能夠使差動(dòng)放大部52、吸入 式恒流源53以及源極跟隨器電路44的MOS晶體管最優(yōu)大小化 (性能)。
(H)第八實(shí)施方式
接著，參照

按照本發(fā)明的傳感器基板以及檢查裝置的第八實(shí)施方式。第八實(shí)施方式僅傳感器電路8內(nèi)的放大電路 與已述的實(shí)施方式不同，下面，對(duì)第八實(shí)施方式中的放大電路 進(jìn)行說(shuō)明。
圖IO是表示第八實(shí)施方式所涉及的放大電路的結(jié)構(gòu)的電路 圖，對(duì)與已述的附圖相同、對(duì)應(yīng)的部分附加相同、對(duì)應(yīng)的附圖 標(biāo)記來(lái)進(jìn)行表示。
第八實(shí)施方式所涉及的》文大電^各50A與第七實(shí)施方式的放 大電路相比，具有如下的異同。
在第八實(shí)施方式所涉及的》文大電路5 0 A中如下這樣構(gòu)成差 動(dòng)放大部5 2 A:除去第七實(shí)施方式的放大電3各5 0中的差動(dòng)放大 部52的第一負(fù)反饋用源極電阻Rsa，將第一差動(dòng)放大MOS晶體 管M1 a的源極作為第 一 吸入式恒流源端子I s a,并且除去差動(dòng)放 大部52的第二負(fù)反饋用源極電阻Rsb,將第二差動(dòng)放大MOS晶 體管Mlb的源極作為第二吸入式恒流源端子Isb，在第一和第二 差動(dòng)放大M O S晶體管M1 a和M1 b的源極之間連接源極電阻R s 。
另外，在第八實(shí)施方式所涉及的放大電路50A中如下這樣 構(gòu)成吸入式恒流源53A:除去第七實(shí)施方式的放大電路50中的 恒流源輸出M O S晶體管M i s和恒定電流設(shè)定電阻R s s ，在將漏核_ 連接在第 一 吸入式恒流源端子Isa上的第 一 恒流源輸出MOS晶 體管Misa的源極和負(fù)電源Vee之間連接第 一 恒定電流設(shè)定電阻 Rssa，并且，在將漏極連接在第二吸入式恒流源端子Isb上的第 二恒流源輸出MOS晶體管Misb的源極和負(fù)電源Vee之間連接第 二恒定電流設(shè)定電阻Rssb，將第一、第二恒流源輸出MOS晶體 管Misa、 Misb的各4冊(cè)才及和恒流源電平移位MOS晶體管Miss的源 極連接在恒流源電平移位晶體管偏置恒流源I s s上。
在第八實(shí)施方式所涉及的放大電路50A中，事先設(shè)定為電 源電平移位二極管化MOS晶體管MLs的正向偏置電壓與第一、第二恒流源輸出MOS晶體管Misa、 Misb的各4冊(cè)極和源極間的電 壓相等，第一、第二負(fù)載電阻RLa、 RLb的無(wú)信號(hào)時(shí)的端子間電 壓與第一、第二恒定電流設(shè)定電阻Rssa、 Rssb的端子間電壓相等。
具體地說(shuō)，由于流過(guò)電源電平移位二極管化M O S晶體管 MLs的電流的一半電流流過(guò)第一、第二恒流源輸出MOS晶體管 Misa、 Misb，因此，將電源電平移位二才及管化MOS晶體管MLs 的柵極寬度設(shè)定成第 一 、第二恒流源輸出MOS晶體管Misa 、 Misb的柵極寬度的兩倍，并且設(shè)為相同的柵極長(zhǎng)度、相同的閾 值電壓Vt的MOS晶體管，設(shè)為RLa-RLb二Rssa-Rssb，使得相等 的電流流過(guò)第一、第二負(fù)載電阻RLa、 RLb和第一、第二恒定電 流i殳定電阻Rssa、 Rssb。
通過(guò)以上的設(shè)定，正電源Vdd和差動(dòng)》文大部的正負(fù)輸出端 子Vop、 Von之間的電位差與恒流源電平移位MOS晶體管Miss的 源極電位Vblo和負(fù)電源Vee之間的電位差，與晶體管的閾值電 壓Vt的變動(dòng)無(wú)關(guān)地總是相等，從而上述的條件l成立。
第八實(shí)施方式所涉及的放大電路50A也與第七實(shí)施方式所 涉及的放大電^各50同樣地，條件2成立。
如果使得上述的條件1和條件2同時(shí)成立，則與第七實(shí)施方 式所涉及的方文大電路50同樣地，能夠^吏正電源Vdd和第一、第 二源極跟隨器電路的正負(fù)輸出端子Vopl、 Vonl之間的電位差與 晶體管的閾值電壓Vt的變動(dòng)無(wú)關(guān)地總是與恒流源電路柵極偏置 電源Vbl和負(fù)電源Vee之間的電位差相等。
通過(guò)第八實(shí)施方式也能夠達(dá)到與上述的第七實(shí)施方式相同 的效果。
(I)第九實(shí)施方式
下面，參照

按照本發(fā)明的傳感器基板以及檢查裝置的第九實(shí)施方式。第九實(shí)施方式僅傳感器電路8內(nèi)的放大電路 與已述的實(shí)施方式不同，下面，對(duì)第九實(shí)施方式中的放大電路 進(jìn)行說(shuō)明。
圖ll是表示第九實(shí)施方式所涉及的放大電路的結(jié)構(gòu)的電路 圖，對(duì)與已述的附圖相同、對(duì)應(yīng)的部分附加相同、對(duì)應(yīng)的附圖 標(biāo)記來(lái)進(jìn)行表示。
第九實(shí)施方式所涉及的放大電路50B與第七實(shí)施方式的放 大電路50相比，具有如下的異同。
在第九實(shí)施方式所涉及的放大電路50B中除去了第七實(shí)施 方式的放大電路5 0中的恒流源輸出M 0 S晶體管M i s 、恒定電流 設(shè)定電阻Rss、恒流源電平移位晶體管偏置恒流源Iss、源極跟 隨器電路44的第一、第二源極跟隨器負(fù)載恒流源Ida和Idb。
在第九實(shí)施方式所涉及的》文大電^各50B中，在恒流源電平 移位M O S晶體管M i s s的源極上連接第二基準(zhǔn)恒定電流設(shè)定電 阻Rsss的一端，在該第二基準(zhǔn)恒定電流設(shè)定電阻Rsss的另 一端 上連接有(l)恒定電流設(shè)定二極管化MOS晶體管Misl,其將成 為電流鏡電路的輸入端子的柵極和漏極連接，將成為該電流鏡 電路的共用端子的源極連接在負(fù)電源Vee上；(2)第一電流鏡電 流輸出MOS晶體管Mml,其將漏極連接在差動(dòng)放大部53的吸入 式恒流源端子Is上，將柵極連接在該電流鏡電路的輸入端子上， 將源極連接在該電流鏡電路的共用端子上；(3)第二電流鏡電流 輸出MOS晶體管Mm2，其將漏極連接在第 一 源極跟隨器MOS晶 體管M3a的源極上，將柵極連接在該電流鏡電路的輸入端子上， 將源極連接在該電流鏡電路的共用端子上；(4)第三電流鏡電流 輸出MOS晶體管Mm3 ，其將漏極連接在第二源極跟隨器MOS晶 體管M 3 b的源極上，將柵極連接在該電流鏡電路的輸入端子上， 將源極連接在該電流鏡電路的共用端子上。在第九實(shí)施方式所涉及的放大電路50B中，事先設(shè)定為電 源電平移位二才及管化M 0 S晶體管M L s的正向偏置電壓與電流鏡 電路的恒定電流設(shè)定二極管化MOS晶體管Misl的正向偏置電 壓相等，第一、第二負(fù)載電阻RLa、 RLb的無(wú)信號(hào)時(shí)的端子間電 壓與第二基準(zhǔn)恒定電流設(shè)定電阻Rsss的端子間電壓相等。
或者，事先設(shè)定成第一、第二源極跟隨器MOS晶體管M3a、 M3b的柵極和源極間的電壓與電流鏡電路的恒定電流設(shè)定二極 管化MOS晶體管Misl的正向偏置電壓相等，電源電平移位二極 管化MOS晶體管MLs的正向偏置電壓與恒流源電平移位MOS 晶體管Miss的柵極和源極間的電壓相等，第一、第二負(fù)載電阻 RLa、 RLb的無(wú)信號(hào)時(shí)的端子間電壓與第二基準(zhǔn)恒定電流設(shè)定電 阻Rsss的端子間電壓相等。
具體地說(shuō)，使晶體管的柵極長(zhǎng)度以及閾值電壓Vt相等，使 柵極寬度與要流過(guò)的電流值成正比地變大，使電阻值與要流過(guò) 的電流比成反比。
通過(guò)以上，與第七實(shí)施方式所涉及的方文大電^各50同樣地， 能夠使正電源Vdd和源極跟隨器電路44B的正負(fù)輸出端子Vop 1 、 Von 1之間的電位差與晶體管的闊值電壓Vt的變動(dòng)無(wú)關(guān)地總是 與恒流源電路柵極偏置電源V b 1和負(fù)電源Ve e間的電位差相等。
(J)第十實(shí)施方式
接著，參照

按照本發(fā)明的傳感器基板以及檢查裝 置的第十實(shí)施方式。第十實(shí)施方式僅傳感器電路8內(nèi)的放大電路 與已述的實(shí)施方式不同，下面，對(duì)第十實(shí)施方式中的》文大電^各 進(jìn)行說(shuō)明。第十實(shí)施方式的放大電路是帶全波整流電路的差動(dòng) ;改大電^各。
(J-l)第十實(shí)施方式的結(jié)構(gòu)
圖12是表示第十實(shí)施方式所涉及的放大電路的結(jié)構(gòu)的電路圖，對(duì)與已述的附圖相同、對(duì)應(yīng)的部分附加相同、對(duì)應(yīng)的附圖 標(biāo)"^己來(lái)進(jìn)^亍表示。
第十實(shí)施方式所涉及的放大電路60是將第七實(shí)施方式的放 大電路50中的源極跟隨器電路44替換成全波整流電路61的帶全 波整流電路的差動(dòng)放大電路。即，將連接在差動(dòng)i文大部52的正 負(fù)輸出Vop、 Von上的源極跟隨器電路44替換成從第一、第二輸 入端子Vinl、 Vipl輸入的全波整流電^各61。
全波整流電路61是如下電路除去了源極跟隨器電路44的 第二源極跟隨器負(fù)載恒流源Idb，連接第一、第二源極跟隨器 MOS晶體管M3a、 M3b的源極間作為全波整流輸出端子Vo1,將 電壓保持電容Ch附加連接在該全波整流輸出端子Vo 1和地線(xiàn)之 間。
(卜2)第十實(shí)施方式的動(dòng)作
關(guān)于第十實(shí)施方式所涉及的放大電路60中的差動(dòng)放大電路 動(dòng)作、對(duì)于M O S晶體管的閾值電壓V t的變動(dòng)(全波整流輸出Vo 1 無(wú)輸入時(shí))的直流偏置電位的補(bǔ)償動(dòng)作，由于與上述的第七實(shí)施 方式的》丈大電路50相同，因此省略其詳細(xì)說(shuō)明。
該第十實(shí)施方式中的全波整流電路61是將與第一輸入端子 Vi n 1對(duì)應(yīng)的源極跟隨器/整流電路(參照上述的圖4)和與第二輸 入端子V i p 1對(duì)應(yīng)的源極跟隨器/整流電路進(jìn)行合并的電路。即， 是如下電路將兩個(gè)源極跟隨器/整流電路的輸出進(jìn)行合并，將 兩個(gè)源極跟隨器負(fù)載恒流源Ida 、 Idb合并成一個(gè)而重新作為Ida, 同樣，將兩個(gè)電壓保持電容Cha、 Chb合并成一個(gè)而重新作為電 壓保持電容Ch, 乂人而成為兩個(gè)輸入電壓Vipl和Vinl中的高電位 為有效而忽略低電位側(cè)的動(dòng)作，由于兩個(gè)，俞入電壓Vipl和Vinl 為差動(dòng)信號(hào)，因此變成全波整流動(dòng)作。
與第七實(shí)施方式同樣地，能夠獨(dú)立地進(jìn)行對(duì)M O S晶體管的閾值電壓V t的變動(dòng)的差動(dòng)力丈大部5 2和吸入式恒流源5 3間的偏置 電壓補(bǔ)償(上述條件l)、和對(duì)全波整流電路61的源極跟隨器MOS 晶體管的電平移位電壓的補(bǔ)償(上述條件2)，因此，能夠使差動(dòng) 放大部52、吸入式恒流源53、全波整流電路61的MOS晶體管進(jìn) 行最優(yōu)大小化(性能)。
另外，如圖13示意性所示，在電源線(xiàn)間多級(jí)并聯(lián)連接第十 實(shí)施方式的》文大電^各6 0的情況下，由于電源線(xiàn)電流和電源線(xiàn)電 阻引起的電壓下降而遠(yuǎn)離電源端子的》丈大電^各60的電源電壓下 降，但與在第七實(shí)施方式的說(shuō)明同樣地，成為相對(duì)于電源電壓 下降而全波整流輸出Vol的無(wú)輸入時(shí)的直流偏置電位被補(bǔ)償不 發(fā)生變動(dòng)的差動(dòng)放大動(dòng)作、全波整流動(dòng)作。
(J-"第十實(shí)施方式的效果
根據(jù)第十實(shí)施方式的放大電路60 ，能夠達(dá)到以下的效果 (a) (c),其結(jié)果是根據(jù)第七實(shí)施方式的傳感器基板以及檢查裝 置能夠執(zhí)行比以往更高精確度的檢查。
(a) 能夠?qū)词共顒?dòng)放大電路51的MOS晶體管的閾值電壓 V t變動(dòng)無(wú)輸入時(shí)的整流輸出直流偏置電壓也總是固定的差動(dòng)放 大動(dòng)作附加全波整流動(dòng)作。
(b) 能夠?qū)θ缦虏顒?dòng)放大動(dòng)作附加全波整流動(dòng)作在電源線(xiàn) 間多級(jí)并聯(lián)連接第十實(shí)施方式的放大電路60的情況下，由于電 源線(xiàn)電流和電源線(xiàn)電阻引起的電壓下降而遠(yuǎn)離電源端子的放大 電路的電源電壓下降，但是相對(duì)于電源電壓下降而無(wú)輸入時(shí)的 輸出直流偏置電壓不變動(dòng)。
(c) 由于能夠獨(dú)立進(jìn)行對(duì)MOS晶體管的閾值電壓Vt的變動(dòng) 的差動(dòng)放大部5 2和吸入式恒流源5 3間的偏置電壓補(bǔ)償(上述條 件l)、和對(duì)全波整流電路61的源極跟隨器MOS晶體管的電平移 位電壓的補(bǔ)償(上述條件2),因此能夠使差動(dòng)放大部52、吸入式恒流源53 、全波整流電路61的MOS晶體管最優(yōu)大小化(性能)。 (J-4)第十實(shí)施方式的變形實(shí)施方式
第十實(shí)施方式的放大電路60是將第七實(shí)施方式的放大電路 50中的源極跟隨器電路44替換成全波整流電路61的電路，但也 可以將第八、第九實(shí)施方式的放大電路50A、 50B中的源極跟隨 器電路44、 44B替換成全波整流電路。
雖然省略詳細(xì)說(shuō)明，但是圖14示出將第八實(shí)施方式的放大 電路5 0 A中的源極跟隨器電路4 4替換成全波整流電路61的圖， 圖15示出將第九實(shí)施方式的放大電路50B中的源極跟隨器電路 44B替換成全波整流電路61B的圖。
(K)第十一實(shí)施方式
接著，參照

按照本發(fā)明的傳感器基板以及檢查裝 置的第十一實(shí)施方式。第十一實(shí)施方式僅傳感器電路8內(nèi)的放大 電^各與已述的實(shí)施方式不同，下面，對(duì)第十一實(shí)施方式中的》文 大電路進(jìn)行說(shuō)明。第十一實(shí)施方式的放大電路是帶峰值保持電 路的差動(dòng)放大電路。被附加的峰值保持電路附帶復(fù)位功能。
(K-l)第十一實(shí)施方式的結(jié)構(gòu)
圖16是表示第十一實(shí)施方式所涉及的放大電路的結(jié)構(gòu)的電 路圖，對(duì)與已述的附圖相同、對(duì)應(yīng)的部分附加相同、對(duì)應(yīng)的附 圖標(biāo)記來(lái)進(jìn)行表示。
第十一實(shí)施方式所涉及的放大電路60C是將第七實(shí)施方式 的放大電路50中的源極跟隨器電路44替換成峰值保持電路62的 帶峰值保持電路的差動(dòng)放大電路。即，是將連接在差動(dòng)放大部 52的正負(fù)輸出Vop、 Von上的源極跟隨器電路44替換成從第一 、 第二輸入端子Vinl、 Vipl輸入的峰值保持電路62的電路。器負(fù)載恒流源Ida、 Idb，連接第一、第二源極跟隨器MOS晶體 管M3a、 M3b的源極間作為峰值保持輸出端子Vo1,在該峰值保 持輸出端子Vol和地線(xiàn)之間附加連接電壓保持電容Ch，并且附 加連接有開(kāi)關(guān)電路Sw和限制該開(kāi)關(guān)電路Sw的電流的電阻Ro的 串聯(lián)電路，其中，上述開(kāi)關(guān)電路Sw將通過(guò)來(lái)自開(kāi)關(guān)驅(qū)動(dòng)脈沖信 號(hào)源VpL的脈沖信號(hào)而間歇地將連接在峰值保持輸出端子Vol 上的電壓保持電容Ch的端子連接在峰值保持復(fù)位偏置電源Vb3 上。
即，在第十一實(shí)施方式所涉及的放大電路60C中，將源極 跟隨器負(fù)載恒流源Ida(參照?qǐng)D12)所流出的恒定電流Ida設(shè)為 O(刪除)，取而代之，設(shè)置有開(kāi)關(guān)電路Sw,該開(kāi)關(guān)電路Sw將通 過(guò)來(lái)自開(kāi)關(guān)驅(qū)動(dòng)脈沖信號(hào)源VpL的脈沖信號(hào)而間歇地將連接在 峰值保持輸出端子Vol上的電壓保持電容Ch的端子連接在峰值 保持復(fù)位偏置電源Vb3上。
圖16所示的帶復(fù)位的峰值保持電路62是示意性地進(jìn)行表示 的電路，具體的電路不限于圖16所示的結(jié)構(gòu)。
在第十一實(shí)施方式所涉及的放大電路60C中，從第一、第 二源極跟隨器MOS晶體管M3a、 M3b的柵極和源極間的電壓大 致為MOS晶體管的闊值電壓Vt開(kāi)始進(jìn)行整流動(dòng)作，因此，需要 將恒流源電平移位MOS晶體管Miss的柵極和源才及間的電壓也 設(shè)為大致MOS晶體管的閾值電壓Vt,將恒流源電平移位晶體管 偏置恒流源Iss的輸出電流Iss設(shè)為盡可能小的電流，并且，使恒 流源電平移位M O S晶體管M i s s的柵極寬度盡可能大。
(K-2)第十一實(shí)施方式的動(dòng)作
關(guān)于第十 一 實(shí)施方式所涉及的放大電路6 0 C中的差動(dòng)放大 電路動(dòng)作、對(duì)MOS晶體管的閾值電壓Vt變動(dòng)(峰值保持輸出Vo 1 無(wú)輸入時(shí))的直流偏置電位的補(bǔ)償動(dòng)作，與上述的第七實(shí)施方式的》文大電路50相同，因此，省略其詳細(xì)"i兌明。
該第十一實(shí)施方式將第七實(shí)施方式的》文大電3各50中的源極 跟隨器電路44替換成峰值保持電路62,因此，對(duì)差動(dòng)放大部52 的輸出執(zhí)行帶復(fù)位的峰值保持動(dòng)作。在開(kāi)關(guān)電路Sw斷開(kāi)時(shí)，保 持(檢測(cè)峰值)差動(dòng)放大部52的輸出Vop和Von的峰值，在開(kāi)關(guān)電 路S w接通時(shí)，將峰值檢測(cè)輸出復(fù)位成峰值保持復(fù)位偏置電源 Vb3的輸出電壓值。此外，電阻Ro是在開(kāi)關(guān)電^各Sw為接通狀態(tài) 時(shí)，用于將流過(guò)該開(kāi)關(guān)電路Sw的復(fù)位電流限制為適當(dāng)值的電 阻。
與第七實(shí)施方式同樣地，能夠獨(dú)立地進(jìn)4亍對(duì)M O S晶體管的 閾值電壓Vt的變動(dòng)的差動(dòng)》文大部52和吸入式恒流源53間的偏置 電壓補(bǔ)償(上述條件l)、和對(duì)峰值保持電路62的源極跟隨器MOS 晶體管的電平移位電壓的補(bǔ)償(上述條件2)，因此，能夠使差動(dòng) 放大部52、吸入式恒流源53、峰值保持電路62的MOS晶體管最 優(yōu)大小化(性能)。
另外，如在上述的圖13示意性所示，在電源線(xiàn)間多級(jí)并聯(lián) 連接第十一實(shí)施方式的放大電路60C的情況下，成為如下的差 動(dòng)放大動(dòng)作、峰值保持動(dòng)作由于電源線(xiàn)電流和電源線(xiàn)電阻引 起的電壓下降而遠(yuǎn)離電源端子的放大電路60C的電源電壓下 降，但是與在第三實(shí)施方式中說(shuō)明的相同地，相對(duì)于電源電壓 下降，峰值保持輸出Vol的無(wú)輸入時(shí)的直流偏置電位被補(bǔ)償而 不變動(dòng)。
(K-"第十一實(shí)施方式的效果
根據(jù)第十 一 實(shí)施方式的放大電路60C能夠達(dá)到如下的效果 (a) (c),其結(jié)果是根據(jù)第十一實(shí)施方式的傳感器基板以及檢查 裝置能夠執(zhí)行比以往更高精確度的檢查。
(a)能夠?qū)词共顒?dòng)放大電路6 0 C的M O S晶體管的閾值電壓Vt變動(dòng)無(wú)輸入時(shí)的峰值保持輸出的直流偏置電壓也總是固定的 差動(dòng)放大動(dòng)作附加峰值保持動(dòng)作。
(b) 能夠?qū)θ缦碌牟顒?dòng)放大動(dòng)作附加峰值保持動(dòng)作在電源 線(xiàn)間多級(jí)并聯(lián)連接第十 一 實(shí)施方式的放大電路60C的情況下， 由于電源線(xiàn)電流和電源線(xiàn)電阻引起的電壓下降而遠(yuǎn)離電源端子 的放大電路的電源電壓下降，但是相對(duì)于電源電壓下降，無(wú)輸 入時(shí)的輸出直流偏置電壓不變動(dòng)。
(c) 由于能夠獨(dú)立地進(jìn)行對(duì)MOS晶體管的閾值電壓Vt的變 動(dòng)的差動(dòng)放大部52和吸入式恒流源53間的偏置電壓補(bǔ)償(上述 條件l)、和對(duì)峰值保持電路62的源極跟隨器MOS晶體管的電平 移位電壓的補(bǔ)償(上述條件2)，因此能夠使差動(dòng)放大部52、吸入 式恒流源53和峰值保持電路62的MOS晶體管最優(yōu)大小化(性 能)。
(K-4)第十一實(shí)施方式的變形實(shí)施方式
第十一實(shí)施方式的放大電路60C是將第七實(shí)施方式的放大
雖然省略圖示，^f旦是也可以將第八、第九實(shí)施方式的》文大電路 50A、 50B中的源極跟隨器電路44、 44B替換成峰值保持電路62。 (L)第十二實(shí)施方式
接著，參照

按照本發(fā)明的傳感器基板以及檢查裝 置的第十二實(shí)施方式。第十二實(shí)施方式僅傳感器電路8內(nèi)的放大 電i 各與已述的實(shí)施方式不同，下面，對(duì)第十二實(shí)施方式中的》文 大電路進(jìn)行說(shuō)明。第十二實(shí)施方式所涉及的放大電路是將第七 實(shí)施方式所涉及的放大電路的電阻替換成二極管化晶體管塊的 電路。
(L-l)第十二實(shí)施方式的結(jié)構(gòu)
圖17是表示第十二實(shí)施方式所涉及的放大電路的結(jié)構(gòu)的電
65路圖，對(duì)與已述的附圖相同、對(duì)應(yīng)的部分附加相同、對(duì)應(yīng)的附 圖標(biāo)記來(lái)進(jìn)行表示。
在圖17中，第十二實(shí)施方式的放大電路70是對(duì)具有差動(dòng)放 大部7 2以及吸入式恒流源7 3的差動(dòng)放大電路71附加源極跟隨器 電if各44的電路。
下面，省略對(duì)源極跟隨器電路44的說(shuō)明，對(duì)差動(dòng)》丈大電路 71進(jìn)行說(shuō)明。
差動(dòng)放大電路71與圖9所示的第七實(shí)施方式的差動(dòng)放大電 路51同樣地，具有差動(dòng)》文大部72、吸入式恒流源73以及電源電 平移位二極管化晶體管MLs。
差動(dòng)放大部72具有與如下結(jié)構(gòu)相同的結(jié)構(gòu)將第七實(shí)施方 式的差動(dòng)放大部52中的第一、第二負(fù)反饋用源極電阻Rsa、 Rsb 替換成第一、第二源極阻抗用二極管化晶體管塊41a、 41b，該 二極管化晶體管塊41a、 41b是串并聯(lián)連接有限個(gè)(包括0個(gè))二極 管化晶體管而構(gòu)成的，該二極管化晶體管是連接?xùn)艠O和漏極使 漏極和源極間成為二極管的晶體管，并且將第七實(shí)施方式的差 動(dòng)放大部52中的第一、第二負(fù)載電阻RLa、 RLb替換成第一、第 二負(fù)載用二極管化晶體管塊42a、 42b,該二極管化晶體管塊42a、 42b是串并聯(lián)連接有限個(gè)二極管化晶體管而構(gòu)成的，該二極管化 晶體管是連接?xùn)艠O和漏極使漏極和源極間成為二極管的晶體 管。
另外，吸入式恒流源73具有與如下結(jié)構(gòu)相同的結(jié)構(gòu)將第 七實(shí)施方式的^及入式恒流源53中的恒定電流i更定電阻Rss替換 成吸入恒定電流設(shè)定用二極管化晶體管塊7 4 ，該二極管化晶體 管塊74是串并聯(lián)連接有限個(gè)二極管化晶體管而構(gòu)成的，該二極 管化晶體管是連接?xùn)艠O和漏極使漏極和源極間成為二極管的晶 體管。(L-2)第十二實(shí)施方式的動(dòng)作
下面，簡(jiǎn)單說(shuō)明第十二實(shí)施方式所涉及的放大電路70的特 征動(dòng)作。
電壓增益與上述的第四( 第六)實(shí)施方式同樣地，由MOS 晶體管的柵極大小和各二極管化晶體管的個(gè)數(shù)決定，相對(duì)于 MOS晶體管的閾值電壓Vt的變動(dòng)而不發(fā)生變動(dòng)，并且，與第七 (~第九)實(shí)施方式同樣地，通過(guò)使對(duì)應(yīng)的元件間的電壓下降一 致，與第七( 第九)實(shí)施方式同樣地，得到即使MOS晶體管的閾 值電壓V t變動(dòng)，無(wú)輸入時(shí)的整流輸出直流偏置電壓也總是固定 的差動(dòng)放大電路。
以上的動(dòng)作與第四(~第六)實(shí)施方式、第七( 第九)實(shí)施方式 同樣地，能夠得到如下的放大電路在電源線(xiàn)間多級(jí)并聯(lián)連接 第十二實(shí)施方式所涉及的放大電路70的情況下(參照?qǐng)D6),由于 電源線(xiàn)電流和電源線(xiàn)電阻引起的電壓下降而遠(yuǎn)離電源端子的放 大電路的電源電壓下降，但是相對(duì)于該電源電壓下降，電壓增 益以及無(wú)輸入時(shí)的輸出直流偏置電壓不變動(dòng)，其結(jié)果是在所有 多級(jí)放大電路70中能夠得到相同的電壓增益。
(L-3)第十二實(shí)施方式的效果
根據(jù)第十二實(shí)施方式的放大電路70,能夠達(dá)到如下的效果 (a) (i)，其結(jié)果是根據(jù)第十二實(shí)施方式的傳感器基板以及檢查 裝置能夠執(zhí)行比以往更高精確度的檢查。下述的 一部分效果是 根據(jù)在已述的實(shí)施方式中所說(shuō)明的理由而達(dá)到的。
(a) 能夠?qū)崿F(xiàn)增益不受各MOS晶體管的闊值電壓Vt、偏置電 流的影響而由各MOS晶體管的柵極大小和晶體管個(gè)數(shù)的比決 定的差動(dòng)放大動(dòng)作。
(b) 在使用了運(yùn)算放大器的反相輸出放大器的情況下，增益 決定用負(fù)反饋電阻使作為放大電路的輸入阻抗降低，但是在該實(shí)施方式的放大電路中，由于輸入阻抗為MOS晶體管的柵極輸 入阻抗，因此能夠?qū)⒆鳛榉糯箅娐返妮斎胱杩咕S持在高阻抗。
(c) 使用二極管阻抗，在能夠?qū)⒏鱉 O S晶體管視為飽和動(dòng)作 的動(dòng)作范圍內(nèi)，保持線(xiàn)性特性，不產(chǎn)生波形失真。
(d) 如果使負(fù)載用和源極阻抗用的MOS晶體管的結(jié)構(gòu)一致， 則從低頻到高頻負(fù)載阻抗和源極側(cè)阻抗的比不變化，從低頻到 高頻，能夠得到平坦的增益特性。
(e) 不需要像運(yùn)算放大器電路那樣的從輸出到輸入的環(huán)路 負(fù)反饋電路，因此不存在振蕩的擔(dān)憂(yōu)。
(f) 不需要從輸出到輸入的環(huán)路負(fù)反饋電路，因此能夠?qū)⑤?入部的偏置電壓和輸出部的偏置電壓設(shè)定成任意的值。
(g) 能夠由N型(或P型)的單一類(lèi)型的晶體管構(gòu)成，并且為不 使用電阻元件的電路，因此，在進(jìn)行IC化的情況下，不需要P 型(或N型)的任何的晶體管生成工序和電阻生成工序，從而實(shí)現(xiàn) 低制造成本化、短工期化。
(h) 與第四( 第六)實(shí)施方式的實(shí)施方式同樣地，通過(guò)使對(duì)應(yīng) 的元件間的電壓下降一致，能夠得到即使MOS晶體管的閾值電 壓Vt變動(dòng)無(wú)輸入時(shí)的整流輸出直流偏置電壓也總是固定的差動(dòng) 》文大電路。
(i) 在電源線(xiàn)間多級(jí)并聯(lián)連接該實(shí)施方式的方文大電路的情況 下，能夠得到如下放大電路由于電源線(xiàn)電流和電源線(xiàn)電阻引 起的電壓下降而遠(yuǎn)離電源端子的放大器的電源電壓下降，但是 相對(duì)于該電源電壓下降，電壓增益以及無(wú)輸入時(shí)的輸出直流偏 置電壓不變動(dòng)。
(L-4)第十二實(shí)施方式的變形實(shí)施方式
圖18是表示將第十二實(shí)施方式的放大電路70進(jìn)行了部分變 形的放大電路70A的電路圖。放大電路70A是如下電路在第十二實(shí)施方式的放大電路 70中，將電源電平移位二極管化MOS晶體管MLs分成第一、第 二電源電平移位二才及管化MOS晶體管MLsa、 MLsb,并且將其 分別作為負(fù)載元件而分別附加到第一、第二負(fù)載用二極管化晶 體管塊42a、 42b上，其中，上述電源電平移位二極管化MOS晶 體管是連接在正電源Vdd與差動(dòng)放大部72的正電源端子Vd之間 的、連接了4冊(cè)極和漏才及的晶體管。
通過(guò)該放大電路70A也能夠達(dá)到與第十二實(shí)施方式的放大 電路70相同的效果。
圖19是表示將第十二實(shí)施方式的放大電路70進(jìn)行了部分變 形得到的放大電路70B的電路圖。
放大電路70B與放大電路70A同樣地，將第十二實(shí)施方式的 放大電路70中的電源電平移位二極管化MOS晶體管MLs分成第 一、第二電源電平移位二極管化MOS晶體管MLsa、 MLsb。
另外，放大電路70B構(gòu)成為如下在i文大電路70A中，(1) 除去了恒流源輸出MOS晶體管Mis、串并聯(lián)連接有限個(gè)二極管 化晶體管Misl Mis3而構(gòu)成的吸入式恒定電流:沒(méi)定用二極管化 晶體管塊74、恒流源電平移位晶體管偏置恒流源Iss、源極跟隨 器電路44的第一、第二源極跟隨器負(fù)載恒流源Ida、 Idb，取而 代之(2)在恒流源電平移位MOS晶體管Miss的源極上連接基準(zhǔn) 恒定電流設(shè)定用二極管化晶體管塊7 5的 一 端，該基準(zhǔn)恒定電流 設(shè)定用二極管化晶體管塊75是串并聯(lián)連接有限個(gè)二極管化晶體 管Mis2 Mis4而構(gòu)成的，該二極管化晶體管Mis2 Mis4是連接?xùn)?極和漏極而使漏極和源極間成為二極管的晶體管，(3)在基準(zhǔn)恒 定電流設(shè)定用二極管化晶體管塊75的另 一端上連接(3-l)恒定 電流設(shè)定二極管化MOS晶體管Misl，其連接成為電流鏡電路的 輸入端子的柵極和漏極，將成為該電流鏡電路的共用端子的源極連接在負(fù)電源Vee上；(3-2)第 一 電流鏡電流輸出MOS晶體管 Mml,其將漏極連接在差動(dòng)放大部72A的吸入式恒流源端子Is 上，將柵極連接在該電流鏡電路的輸入端子上，將源極連接在 該電流鏡電路的共用端子上；(3-3)第二電流鏡電流輸出MOS 晶體管Mm2，其將漏極連接在第一源極跟隨器M0S晶體管M3a 的源極上，將柵極連接在該電流鏡電路的輸入端子上，將源極 連接在該電流鏡電路的共用端子上；以及(3-4)第三電流鏡電流 輸出M O S晶體管M m 3 ，其將漏極連接在第二源極跟隨器M O S晶 體管M3b的源才及上，將柵極連接在該電流4竟電^各的輸入端子上， 將源極連接在該電流鏡電路的共用端子上。
基準(zhǔn)恒定電流設(shè)定用二極管化晶體管塊75對(duì)應(yīng)于圖1 l所示 的第九實(shí)施方式中的基準(zhǔn)恒定電流設(shè)定電阻Rsss。
因而，放大電^各70B中的吸入式恒流源73B以及源極跟隨器 電路44B的作用效果與第九實(shí)施方式相同。
(M)第十三實(shí)施方式
下面，參照

按照本發(fā)明的傳感器基板以及檢查裝 置的第十三實(shí)施方式。第十三實(shí)施方式僅傳感器電路8內(nèi)的放大 電^各與已述的實(shí)施方式不同，下面，對(duì)第十三實(shí)施方式中的力文 大電路進(jìn)行說(shuō)明。
圖20是表示第十三實(shí)施方式所涉及的放大電路的結(jié)構(gòu)的電 ^^圖，對(duì)與已述的附圖相同、對(duì)應(yīng)的部分附加相同、對(duì)應(yīng)的附 圖標(biāo)記來(lái)進(jìn)行表示。
第十三實(shí)施方式所涉及的放大電路80是將圖18所示的第十 二實(shí)施方式的第一變形實(shí)施方式中的放大電路70A的源極跟隨 器電路44替換成全波整流電路61的;改大電i 各。
全波整流電路61具有與圖12所示的第十實(shí)施方式的放大電 路60中的全波整流電路61相同的結(jié)構(gòu)并且達(dá)到相同的作用效果。
即使MOS晶體管的閾值電壓Vt變動(dòng)，電壓增益以及無(wú)輸入 時(shí)的整流輸出直流偏置電壓也總是固定的動(dòng)作與第十二實(shí)施方
式或其變形實(shí)施方式相同，通過(guò)從第一、第二輸入端子Vinl、 V i p 1起將連接在差動(dòng)放大部7 2 A的正負(fù)輸出Vo p以及Vo n上的源 極跟隨器電路4 4替換成全波整流電路61,從單純的差動(dòng)放大動(dòng)
作變更為帶全波整流電路的差動(dòng)放大電路的動(dòng)作。
與第十二實(shí)施方式或其變形實(shí)施方式同樣地，能夠得到如
下的帶全波整流電路的差動(dòng)放大電路在電源線(xiàn)間多級(jí)并聯(lián)連 接放大電路的情況下(參照?qǐng)D13),由于電源線(xiàn)電流和電源線(xiàn)電 阻引起的電壓下降而遠(yuǎn)離電源端子的放大電路的電源電壓下 降，但是相對(duì)于該電源電壓下降，電壓增益以及無(wú)輸入時(shí)的輸 出直流偏置電壓不變動(dòng)。
通過(guò)第十三實(shí)施方式所涉及的放大電路80也能夠達(dá)到與第 十二實(shí)施方式相同的效果，并且，能夠使輸出變成全波整流輸 出，其結(jié)果是根據(jù)第十三實(shí)施方式的傳感器基板以及檢查裝置 能夠執(zhí)行比以往更高精確度的檢查。
第十三實(shí)施方式所涉及的放大電路80是將圖18所示的第十 二實(shí)施方式的第一變形實(shí)施方式中的放大電路70A的源極跟隨 器電路44替換成全波整流電路61的電路，但是也可以替換成其 他電路。
圖21示出將第十二實(shí)施方式的第二變形實(shí)施方式的放大電 路70B中的源極跟隨器電路44B替換成全波整流電路61B的放大 電路80A(對(duì)第十三實(shí)施方式的第一變形實(shí)施方式)，圖22示出將 第十二實(shí)施方式的第一變形實(shí)施方式中的放大電路70A的源極 跟隨器電路4 4替換成帶復(fù)位的峰值保持電路6 2的放大電路 80B(對(duì)第十三實(shí)施方式的第二變形實(shí)施方式)。
71關(guān)于圖21所示的放大電路80A、圖22所示的放大電路80B 的動(dòng)作、作用效果，根據(jù)已述的實(shí)施方式的說(shuō)明能夠容易地理 解，因此省略其說(shuō)明。
(N)其他實(shí)施方式
在上述各實(shí)施方式的說(shuō)明中也談到了各種變形實(shí)施方式， 但是還能夠舉出如下所例示的變形實(shí)施方式。
(N -1)對(duì)差動(dòng)放大電路附加源極跟隨器電路、全波整流電路 或者帶復(fù)位的峰值保持電路等附加電路的放大電路只要滿(mǎn)足以 下的條件等即可，不限于已述的實(shí)施方式、已述的實(shí)施方式的 變形實(shí)施方式。
在附加有附加電^各的力文大電路中，重點(diǎn)在于相對(duì)于MOS晶 體管的閾值電壓Vt、正負(fù)電源電壓Vdd和Vee的變動(dòng)，使上述的 式(23) 式(25)總是成立，其前提是式(20)和式(22)所示的條件1 和條件2成立。下面，重新記載式(23) 式(25)、式(20)以及式(22)。
Vdd-Vop 1 =Vdd_ Von 1 =Vb 1 - Vee (23)
Vol=Vdd-Vbl+Vee (24) Vo 1 =Vdd_AVdd-Vb 1 + Vee+A Vee
=Vdd-Vbl+Vee (25)
Vdd-Vop=Vdd-Von=Vblo_Vee (20)(條件1)
Vop-Vop 1 =Von-Von 1 =Vb 1 -Vb 1 o (22)(條件2)
只要是使以上的條件1和條件2成立的電路結(jié)構(gòu)，就不限定 在上述的放大電路的實(shí)施方式、其變形實(shí)施方式。
例如，如圖23所示的第十四實(shí)施方式的放大電路90那樣， 如果設(shè)為使恒流源電平移位晶體管偏置恒定電流I s s的值和差 動(dòng)放大部的吸入恒定電流Is的值為相同的值，4吏恒流源電平移 位晶體管Miss兼?zhèn)浜懔髟摧敵鯩OS晶體管Mis的作用的結(jié)構(gòu)， 則只要如下這樣即可使第一、第二源極跟隨器MOS晶體管M3a、 M3b的各4冊(cè)才及和源極間的電壓不是與恒流源電平移位晶 體管Miss的柵極和源極間的電壓相等，而是與恒定電流設(shè)定用 二極管化晶體管塊(在圖23中從Mis 1到Mis4)的任 一 個(gè)二極管電 壓相等，并且使剩余的恒定電流設(shè)定用二極管化晶體管的二極 管電壓和恒流源電平移位晶體管Miss的棚-極和源極間的電壓的 和，與負(fù)載用二極管化晶體管塊(在圖23中從MLsa到ML3a,或 者從MLsb到ML3b)的二極管電壓的和相等。
另外，也可以是如下結(jié)構(gòu)恒流源電平移位晶體管Miss的 柵極和源極間的電壓與第 一 、第二源極跟隨器MOS晶體管M3a、 M3b的各柵極和源極間的電壓相同，恒定電流設(shè)定用二極管化 晶體管塊(在圖23中從Misl到Mis4)的二極管電壓和與負(fù)載用二 極管化晶體管塊(在圖23中從MLsa到ML3a ，或者從MLsb到 ML3b)的二極管電壓和相同。
另外，例如，也可以如圖24所示的第十五實(shí)施方式的》文大 電路91那樣，相反地，使用電流鏡電路，從對(duì)差動(dòng)》文大部的吸 入恒定電流Is的生成電的恒定電流Is中生成恒流源電平移位 晶體管偏置恒定電流I s s 、第 一 和第二源極跟隨器M O S晶體管 M3a和M3b的源才及跟隨器負(fù)載恒定電流Ida和Idb 。
并且，在輸出部不是源極跟隨器輸出電路結(jié)構(gòu)而是全波整 流電路結(jié)構(gòu)、帶復(fù)位的峰值保持電路的情況下，第一、第二源 極跟隨器MOS晶體管M3a、 M3b的源極跟隨器負(fù)載電流Ida變成 微小電流，因此恒流源電平移位MOS晶體管Miss的恒定電流Iss 也變成微小電流。在這種情況下，也可以如圖25所示的第十六 實(shí)施方式的放大電路92那樣，附加生成第二基準(zhǔn)恒定電流Isss 的第二基準(zhǔn)恒定電流生成電路，使用電流鏡電路，通過(guò)該第二 基準(zhǔn)電流Isss生成差動(dòng)放大部的吸入恒定電流Is、恒流源電平移 位MOS晶體管Miss的恒定電流Iss、第 一和第二源極跟隨器MOS晶體管M3a和M3b的源極跟隨器負(fù)載電流Ida,其中，上述第二 基準(zhǔn)恒定電流Isss介于差動(dòng)》文大部的比4交大的吸入恒定電流Is 與作為纟鼓小電流的恒流源電平移位MOS晶體管Miss的恒定電 流 Iss的中間。
圖25所示的第十六實(shí)施方式的放大電路92的想法也能夠應(yīng) 用于第四 第九實(shí)施方式那樣的電阻和MOS晶體管混合存在的 情況，在圖26中示出應(yīng)用了上述想法的第十七實(shí)施方式的放大 電路93。在放大電路93中，使差動(dòng)放大電路吸入式恒流源側(cè)的 第二基準(zhǔn)恒定電流設(shè)定電阻Rsss的電壓下降與負(fù)載側(cè)的電阻 RLa、 RLb的電壓下降一致，并且，由于在差動(dòng)》文大電i 各吸入式 恒流源側(cè)的恒流源電平移位MOS晶體管Miss的源極電位Vblo 和負(fù)電源Vee之間連接有第二恒流源電平移位MOS晶體管Misss 和電流鏡電流基準(zhǔn)MOS晶體管Misl兩個(gè)MOS晶體管，因此與此 相對(duì)應(yīng)地負(fù)載側(cè)的電源電平移位二才及管化MOS晶體管也連接 有MLsl和MLs2兩個(gè)MOS晶體管。
在條件1和條件2中，最好也使對(duì)應(yīng)的晶體管的漏極和源極 間的偏置電壓一致。
(N-2)對(duì)設(shè)置在本發(fā)明的傳感器基板上的放大電路提供信 號(hào)的信號(hào)源也不限于上述各實(shí)施方式的信號(hào)源，也可以應(yīng)用下 面所例示的信號(hào)源。例如，在將上述的傳感器基板上的傳感器 電極所拾取到的信號(hào)提供給放大電路時(shí)，使信號(hào)能夠視為來(lái)自 下面示出等效電路的信號(hào)源的信號(hào)，并提供給放大電路即可。
圖27所示的信號(hào)源是在地線(xiàn)和信號(hào)源輸出Vso之間并聯(lián)連 接輸入偏置電阻RW皮連接在輸出上的輸入直流偏置電源Vidc和 輸入DC解耦電容Ci被連接在輸出上的輸入交流信號(hào)源Vs的構(gòu) 成。由這些電阻Ri和電容Ci構(gòu)成高通濾波器。
圖2 8所示的信號(hào)源是將圖2 7所示的信號(hào)源的輸出作為正輸出Vspo，將輸入直流偏置電流Vidc的輸出作為信號(hào)源的負(fù)輸出 Vsno的不平衡型的差動(dòng)信號(hào)源。
圖27和圖28所示的信號(hào)源中的輸入偏置電阻Ri也可以設(shè)為 輸入偏置MOS電阻、輸入偏置電阻用二極管化MOS晶體管。圖 2 9是將圖2 8所示的信號(hào)源的輸入偏置電阻R i替換成輸入偏置 MOS電阻的圖。圖30是將圖28所示的信號(hào)源的輸入偏置電阻Ri 構(gòu)成為輸入偏置電阻用二極管化MOS晶體管的串聯(lián)電路的圖， 圖3 l是將圖28所示的信號(hào)源的輸入偏置電阻Ri構(gòu)成為輸入偏置 電阻用二極管化MOS晶體管的并聯(lián)電路的圖。
雖然示出了具有差動(dòng)放大部的上述各實(shí)施方式的放大電路 是對(duì)來(lái)自交流信號(hào)源為單相信號(hào)的不平衡型差動(dòng)信號(hào)源的信號(hào) 進(jìn)行放大的電路，但也可以應(yīng)用為對(duì)來(lái)自交流信號(hào)源具有正相 輸出和負(fù)相輸出的平衡型差動(dòng)信號(hào)源的信號(hào)進(jìn)行放大。
在圖32 圖36中示出了與上述的各種不平衡型差動(dòng)信號(hào)源 對(duì)應(yīng)的平衡型差動(dòng)信號(hào)源的結(jié)構(gòu)。
(N-3)在上述各實(shí)施方式中，作為電流鏡電蹈3兌明了各種電 路，4旦是，當(dāng)然也可以應(yīng)用其他結(jié)構(gòu)的電流4竟電^各。
例如，也可以應(yīng)用如圖37所示的結(jié)構(gòu)的電路。圖37是如下 的電流鏡電路在恒流源輸出M 0 S晶體管M i s的源極和負(fù)電源 Vee之間連接恒定電流設(shè)定用二極管化晶體管塊，該恒定電流設(shè) 定用二極管化晶體管塊由連接漏極和柵極而二極管化的多個(gè) MOS晶體管Mis 1 Mis3(不限于3個(gè))構(gòu)成，^使所生成的恒定電流 I s s流過(guò)連接4冊(cè)才及和漏極而二極管化的電流4竟電流基準(zhǔn)晶體管 Misl，對(duì)由電流鏡電流輸出MOS晶體管Mml至Mm2構(gòu)成的電流 鏡電路附加級(jí)聯(lián)連接MOS晶體管Mis2、 Mmla以及Mm2a，其中， 上述電流鏡電流輸出M O S晶體管將柵極連接在該電流鏡電流 基準(zhǔn)晶體管Misl的柵極上，將源極連接在該電流鏡電流基準(zhǔn)晶體管Misl的源才及上，由漏;〖及輸出恒定電流，電流4竟電i 各不限于 這些結(jié)構(gòu)。
(N-4)上述各實(shí)施方式示出了從第一、第二差動(dòng)放大MOS 晶體管Mla、 Mlb側(cè)引入恒定電流的吸入式恒流源是一 個(gè)的情 況，但是如圖38所示，也可以具有兩個(gè)恒流源。
在圖38中構(gòu)成為在第一、第二差動(dòng)放大MOS晶體管Mla、 Mlb的源極間連接與以往的第 一、第二負(fù)反々貴用源極電阻Rsa 和Rsb的和的值相當(dāng)?shù)脑礃O電阻Rs,將單一的吸入式恒流源分 成兩個(gè)，分別設(shè)為流出以往的恒定電流值Is的一半吸入恒定電 流的第一、第二吸入式恒流源Isa、 Isb,連接在第一、第二差動(dòng) 放大MOS晶體管Mla、 Mlb各自的源極上。
即使在應(yīng)用了如圖38所示的兩級(jí)結(jié)構(gòu)的情況下也需要使上 述條件1和條件2成立。
如果能夠置換在上述各實(shí)施方式中示出的吸入式恒流源， 則也可以置換成在其他實(shí)施方式中示出的吸入式恒流源。
作為進(jìn)行與吸入式恒流源相似動(dòng)作的電路，存在將高電阻 連接在第一、第二負(fù)反饋用源極電阻Rsa、 Rsb的連接端與負(fù)電 源Vee之間的電路，也可以應(yīng)用此電路。
(N - 5)在上述各實(shí)施方式的放大電路中的各種電源，任何一 個(gè)為0V(4妾地)都可以，在同電壓的情況下，也可以共用一個(gè)電 源。
(N-6)也可以使上述各實(shí)施方式的》文大電路中的各MOS晶 體管的PN極性反轉(zhuǎn)，即使使電源電壓關(guān)系反轉(zhuǎn)也同樣地進(jìn)行動(dòng) 作。
(N-7)對(duì)于不包括第一、第二級(jí)聯(lián)連接晶體管Mh、 Msb、 高頻補(bǔ)償電容Cp、高頻截止電容CL的各種實(shí)施方式的結(jié)構(gòu)，也 可以附加第一、第二級(jí)聯(lián)連接晶體管M2a、 Msb、高頻補(bǔ)償電
76容Cp、高頻截止電容CL。
(N-8)對(duì)于正相和負(fù)相兩個(gè)輸出的上述各實(shí)施方式的i文大 電路，也可以刪除Vop端子或Von端子，或者Vopll端子或Vonl 端子中的任一個(gè)而設(shè)為單相輸出。根據(jù)測(cè)試部ll的結(jié)構(gòu)，適當(dāng) 地設(shè)為單相輸出即可。
在這樣決定為單相輸出的情況下，也可以省略不需要側(cè)的 要素，例如第一或第二負(fù)載用二極管化晶體管塊、源極跟隨器 電路內(nèi)的兩個(gè)源極跟隨器電路部分的 一 方等。
如果進(jìn)行單相輸出化，則電路元件數(shù)減少，在進(jìn)行IC化的 情況下能夠縮小芯片面積。
(N-9)也可以設(shè)為如下的放大電路省略上述各實(shí)施方式中 的全波整流電路或帶復(fù)位的峰值保持電路的第 一 、第二源極跟 隨器MOS晶體管M3a、 M3b中的任一個(gè)而附加半波整流電路或 者帶復(fù)位的半波峰值保持電路。
(N-10)除了上述以外，如果能夠進(jìn)行組合，則也可以組合 使用上述各實(shí)施方式的技術(shù)思想。
(N-ll)在上述各實(shí)施方式中，示出作為晶體管而利用了 MOS型場(chǎng)效應(yīng)晶體管(FET)的情況，但是也可以利用MES型、 MIS型場(chǎng)效應(yīng)晶體管等其他的單極型晶體管。
(N-12)在上述的說(shuō)明中，說(shuō)明了將本發(fā)明的傳感器基板使 用于顯示用基板的檢查的情況，但是只要是電極排列成陣列狀 并且能夠按每 一 列進(jìn)行驅(qū)動(dòng)的基板，檢查對(duì)象基板就不限于顯 示用基板。
權(quán)利要求
1.一種傳感器基板，該傳感器基板是以非接觸形式并且能夠電磁耦合地與檢查對(duì)象基板對(duì)置的傳感器基板，具有被排列的傳感器電極和對(duì)各傳感器電極的捕捉信號(hào)至少進(jìn)行放大的與各傳感器電極對(duì)應(yīng)的傳感器電路，其中，上述檢查對(duì)象基板是檢查對(duì)象電極被排列成陣列狀并且能夠按每一列進(jìn)行驅(qū)動(dòng)的基板，該傳感器基板的特征在于，設(shè)置在各上述傳感器電路內(nèi)的放大電路分別具備放大單極型晶體管，其將柵極作為該放大電路的輸入端子；負(fù)反饋源極阻抗用二極管化晶體管塊，其串并聯(lián)連接有限個(gè)(包括0個(gè))二極管化單極型晶體管而構(gòu)成，被連接在上述放大單極型晶體管的源極側(cè)，其中，上述二極管化單極型晶體管是連接?xùn)艠O和漏極而使漏極和源極間成為二極管的晶體管；負(fù)載用二極管化晶體管塊，其串并聯(lián)連接有限個(gè)二極管化單極型晶體管而構(gòu)成，被連接在上述放大單極型晶體管的漏極側(cè)，其中，上述二極管化單極型晶體管是連接?xùn)艠O和漏極而使漏極和源極間成為二極管的晶體管；以及電壓輸出端子，其被連接在上述負(fù)載用二極管化晶體管塊的上述放大單極型晶體管的漏極側(cè)端上，其中，將設(shè)置在各上述傳感器電路內(nèi)的放大電路設(shè)為如下結(jié)構(gòu)電壓增益由上述放大單極型晶體管的源極阻抗和上述負(fù)反饋源極阻抗用二極管化晶體管塊的阻抗之和的阻抗與上述負(fù)載用二極管化晶體管塊的阻抗的比決定。
2. 根據(jù)權(quán)利要求l所述的傳感器基板，其特征在于，在上述放大單極型晶體管的源極和作為正電源或負(fù)電源的 一方的第 一 的第二極性電源之間連接上述負(fù)反饋源極阻抗用二 極管化晶體管塊，在上述放大單極型晶體管的漏極和作為正電源或負(fù)電源的另 一 方的第 一 的第 一極性電源之間連接上述負(fù)載用二極管化晶 體管塊，將上述負(fù)載用二極管化晶體管塊的上述放大單極型晶體管
3. 根據(jù)權(quán)利要求l所述的傳感器基板，其特征在于， 具有電流鏡電路，該電流鏡電路將共用端子連接在作為正電源或負(fù)電源的 一 方的第 一 的第 一極性電源上，在上述電流鏡電路的輸入上連接上述放大單極型晶體管的 漏極，在上述電流鏡電路的輸出與作為正電源或負(fù)電源的另 一方 的第二的第二極性電源之間連接上述負(fù)載用二極管化晶體管塊，將上述負(fù)載用二極管化晶體管塊的上述電流鏡電路連接端 作為上述放大電路的電壓輸出端子。
4. 根據(jù)權(quán)利要求l所述的傳感器基板，其特征在于， 具有將柵極連接在級(jí)聯(lián)柵極偏置電源上的級(jí)聯(lián)連接單極型晶體管，在上述級(jí)聯(lián)連接單極型晶體管的漏極上連接上述電壓輸出 端子，將上述級(jí)聯(lián)連接單極型晶體管的源極連接在上述放大單 極型晶體管的漏極上。
5. 根據(jù)權(quán)利要求l所述的傳感器基板，其特征在于， 在上述負(fù)反饋源極阻抗用二極管化晶體管塊內(nèi)的任一個(gè)二極管化晶體管的端子與地線(xiàn)之間連接高頻補(bǔ)償電容(包括電容0)，在上述負(fù)載用二極管化晶體管塊內(nèi)的任一個(gè)二極管化晶體管的端子與地線(xiàn)之間連接高頻截止電容(包括電容o)。
6. 根據(jù)權(quán)利要求l所述的傳感器基板，其特征在于，在上述電壓輸出端子上連接有作為源極跟隨器電路以及整 流電路而發(fā)揮作用的源極跟隨器/整流電路。
7. 根據(jù)權(quán)利要求l所述的傳感器基板，其特征在于， 在上述電壓輸出端子上連接有帶復(fù)位的峰值保持電路。
8. —種傳感器基板，該傳感器基板是以非接觸形式并且能 夠電磁耦合地與檢查對(duì)象基板對(duì)置的傳感器基板，具有被排列 的傳感器電極和對(duì)各傳感器電極的捕捉信號(hào)至少進(jìn)行放大的與 各傳感器電極對(duì)應(yīng)的傳感器電路，其中，上述檢查對(duì)象基板是 檢查對(duì)象電極被排列成陣列狀并且能夠按每 一 列進(jìn)行驅(qū)動(dòng)的基 板，該傳感器基板的特征在于，設(shè)置在各上述傳感器電路內(nèi)的放大電路分別具備第一、第二差動(dòng)放大單極型晶體管，其將一方的柵極作為 該放大電路的正相輸入端子，并且將另 一方的柵極作為該放大 電路的負(fù)相輸入端子；吸入式恒流源，其使上述第一、第二差動(dòng)放大單極型晶體 管的源極電流和為恒定電流；第一、第二負(fù)反饋源極阻抗用二極管化晶體管塊，其串并 聯(lián)連接有限個(gè)(包括O個(gè))二極管化晶體管而構(gòu)成，被連接在上述 第一、第二差動(dòng)放大單極型晶體管的源極側(cè)，其中，上述二極 管化晶體管是連接?xùn)艠O和漏極而使漏極和源極間成為二極管的 晶體管；第一、第二負(fù)載用二極管化晶體管塊，其串并聯(lián)連接有限 個(gè)二極管化晶體管而構(gòu)成，被連接在上述第一、第二差動(dòng)放大 單極型晶體管的漏極側(cè)，其中，上述二極管化晶體管是連接?xùn)?極和漏極而使漏極和源極間成為二極管的晶體管；以及作為上述第一、第二負(fù)載用二極管化晶體管塊的上述第一、 第二差動(dòng)放大單極型晶體管的漏極側(cè)端的 一 方的正相輸出端子和作為另 一方的負(fù)相輸出端子，將設(shè)置在各上述傳感器電路內(nèi)的放大電路設(shè)為如下結(jié)構(gòu) 電壓增益由上述第一、第二差動(dòng)放大單極型晶體管的各源極阻 抗和上述第一、第二負(fù)反饋源極阻抗用二極管化晶體管塊的各 阻抗的各和的阻抗與上述第一、第二負(fù)載用二極管化晶體管塊 的各阻抗之比決定。
9. 根據(jù)權(quán)利要求8所述的傳感器基板，其特征在于， 在將柵極作為該放大電路的正相輸入端子的上述第一差動(dòng)放大單極型晶體管的源極和上述吸入式恒流源之間連接上述第 一負(fù)反饋源極阻抗用二極管化晶體管塊，在上述第 一差動(dòng)放大單極型晶體管的漏極和作為正電源或 負(fù)電源的一方的第一的第一極性電源之間連接上述第一負(fù)載用 二極管化晶體管塊，在將柵極作為該放大電路的負(fù)相輸入端子的上述第二差動(dòng) 放大單極型晶體管的源極和上述吸入式恒流源之間連接上述第 二負(fù)反饋源極阻抗用二極管化晶體管塊，在上述第二差動(dòng)放大單極型晶體管的漏極和上述第一的第 一極性電源之間連接上述第二負(fù)載用二極管化晶體管塊。
10. 根據(jù)權(quán)利要求8所述的傳感器基板，其特征在于，具有將共用端子連接在上迷第 一 的第 一 極性電源上的第 一、第二電流鏡電路，在上述第一電流鏡電路的輸入上連接上述第一放大單極型 晶體管的漏極，在上述第 一 電流鏡電路的輸出和作為正電源或負(fù)電源的另 一方的第二的第二極性電源之間連接上述第二負(fù)載用二極管化晶體管塊，將上述第二負(fù)載用二極管化晶體管塊的與上述第 一 電流鏡電路的連接端作為正相輸出端子，在上述第二電流鏡電路的輸入上連接上述第二放大單極型 晶體管的漏極，在上述第二電流鏡電路的輸出和上述第二的第二極性電源 之間連接上述第一負(fù)載用二極管化晶體管塊，將上述第 一 負(fù)載用二極管化晶體管塊的與上述第二電流鏡 電路的連接端作為負(fù)相輸出端子。
11. 根據(jù)權(quán)利要求8所述的傳感器基板，其特征在于， 具有將柵極連接在級(jí)聯(lián)柵極偏置電源上的第一、第二級(jí)聯(lián)單極型晶體管，在上述第一級(jí)聯(lián)單極型晶體管的漏極上連接負(fù)相輸出端子，在上述第一級(jí)聯(lián)單極型晶體管的源極上連接上述第一放大 單極型晶體管的漏極，在上述第二級(jí)聯(lián)單極型晶體管的漏極上連接正相輸出端子，在上述第二級(jí)聯(lián)單極型晶體管的源極上連接上述第二放大 單極型晶體管的漏極。
12. 根據(jù)權(quán)利要求8所述的傳感器基板，其特征在于，在上述第 一 負(fù)反饋源極阻抗用二極管化晶體管塊內(nèi)的任一 個(gè)二極管化晶體管的端子與上述第二負(fù)反饋源極阻抗用二極管 化晶體管塊內(nèi)的任 一 個(gè)二極管化晶體管的端子之間連接高頻補(bǔ) 償電容(包括電容0),在上述第一負(fù)載用二極管化晶體管塊內(nèi)的任一個(gè)二極管化 晶體管的端子與上述第二負(fù)載用二極管化晶體管塊內(nèi)的任一個(gè) 二極管化晶體管的端子之間連接高頻截止電容(包括電容0)。
13. —種傳感器基板，該傳感器基板是以非接觸形式并且能夠電磁耦合地與檢查對(duì)象基板對(duì)置的傳感器基板，具有被排 列的傳感器電極和對(duì)各傳感器電極的捕捉信號(hào)至少進(jìn)行放大的 與各傳感器電極對(duì)應(yīng)的傳感器電路，其中，上述檢查對(duì)象基板 是檢查對(duì)象電極被排列成陣列狀并且能夠按每 一 列進(jìn)行驅(qū)動(dòng)的 基板，該傳感器基板的特征在于，設(shè)置在各上述傳感器電路內(nèi)的放大電路分別具備 差動(dòng)放大部，其具有第一、第二差動(dòng)放大單極型晶體管， 其將一方的柵極作為該放大電路的正相輸入端子，并且將另一 方的柵極作為該放大電路的負(fù)相輸入端子；第一、第二負(fù)反饋 用源極電阻，其連接在上述第一、第二差動(dòng)放大單極型晶體管 的源極側(cè)；第一、第二負(fù)載電阻，其連接在上述第一、第二差 動(dòng)放大單極型晶體管的漏極側(cè)；以及作為上述第一、第二負(fù)載 電阻的上述第 一 、第二差動(dòng)放大單極型晶體管的漏極側(cè)端的一 方的正相輸出端子以及作為另 一方的負(fù)相輸出端子；附加電路，其由具有第一、第二源極跟隨器單極型晶體管 的第一、第二源極跟隨器電路構(gòu)成，該第一、第二源極跟隨器 單極型晶體管的柵極分別連接在上述正相輸出端子以及上述負(fù) 相#T出端子上；吸入式恒流源，其使上述第一、第二差動(dòng)放大單極型晶體 管的源才及電流和為恒定電流；以及電源電平移位二極管化晶體管，其使對(duì)上述差動(dòng)放大部的 電源電平移位，其中，使上述吸入式恒流源以及上述電源電平移位二極管 化晶體管附加有對(duì)上述差動(dòng)放大部以及上述附加電路內(nèi)的單極 型晶體管的閾值電壓的變動(dòng)進(jìn)行輸出直流偏置電壓補(bǔ)償?shù)墓δ堋?br> 14.根據(jù)權(quán)利要求13所述的傳感器基板，其特征在于，在將柵極作為該放大電路的正相輸入端子的上述第一差動(dòng) 放大單極型晶體管的源極和吸入式恒流源端子之間連接上述第 一負(fù)反饋用源極電阻，在上述第 一 差動(dòng)放大單極型晶體管的漏 極和第 一極性電源端子之間連接上述第 一 負(fù)載電阻，在將柵極作為該放大電路的負(fù)相輸入端子的上述第二差動(dòng) 放大單極型晶體管的源極和吸入式恒流源端子之間連接上述第 二負(fù)反饋用源極電阻，在上述第二差動(dòng)放大單極型晶體管的漏 極和上述第 一極性電源端子之間連4妄上述第二負(fù)載電阻，將上述第一負(fù)載電阻的上述第一差動(dòng)放大單極型晶體管的 漏極連接端作為上述差動(dòng)放大部的負(fù)相輸出端子，將上述第二負(fù)載電阻的上述第二差動(dòng)放大單極型晶體管的 漏極連接端作為上述差動(dòng)放大部的正相輸出端子，在上述差動(dòng)放大部的負(fù)相輸出端子上連接上述第一源極跟 隨器單極型晶體管的柵極，該第 一 源極跟隨器單極型晶體管的 漏極連接在第二的第 一極性電源上，在成為上述附加電路的第一輸出端子的上述第一源極跟隨 器單極型晶體管的源極上連接作為上述附加電路的要素的第一 源極跟隨器負(fù)載恒流源，在上述差動(dòng)放大部的正相輸出端子上 連接上述第二源極跟隨器單極型晶體管的柵極，該第二源極跟 隨器單極型晶體管的漏極連接在上述第二的第 一極性電源上，在成為上述附加電路的第二輸出端子的上述第二源極跟隨 器單極型晶體管的源極上連接作為上述附加電路的要素的第二 源極跟隨器負(fù)載恒流源，在第一的第一極性電源和上述差動(dòng)放 大部的上述第 一 極性電源端子之間連接將柵極和漏極進(jìn)行連接 的電源電平移位二極管化單極型晶體管使其為正向偏置，上述吸入式恒流源具有恒流源輸出單極型晶體管、恒定電 流設(shè)定電阻、恒流源電平移位單極型晶體管以及恒流源電平移位晶體管偏置恒流源，在上述恒流源輸出單極型晶體管的源極和第 一 的第二極性 電源之間連接上述恒定電流設(shè)定電阻，上述恒流源輸出單極型 晶體管的漏極連接在上述差動(dòng)放大部的吸入式恒流源端子上， 將上述恒流源輸出單極型晶體管的柵極和上述恒流源電平移位 單極型晶體管的源極連接在上述恒流源電平移位晶體管偏置恒 流源上，在上述恒流源電平移位單極型晶體管的柵極上連接恒流源 電路柵極偏置電源，在上述恒流源電平移位單極型晶體管的漏極上連接第三的 第一極性電源。
15. 根據(jù)權(quán)利要求14所述的傳感器基板，其特征在于， 代替上述第一、第二負(fù)反饋用源極電阻而應(yīng)用串并聯(lián)連接有限個(gè)(包括0個(gè))二極管化晶體管而構(gòu)成的第 一 、第二負(fù)反饋源 極阻抗用二極管化晶體管塊，其中，上述二極管化晶體管是連 接?xùn)艠O和漏極而使漏極和源極間成為二極管的晶體管，代替上述第一、第二負(fù)載電阻而應(yīng)用串并聯(lián)連接有限個(gè)二 極管化晶體管而構(gòu)成的第一、第二負(fù)載用二極管化晶體管塊， 其中，上述二極管化晶體管是連接?xùn)艠O和漏極而使漏極和源極 間成為二極管的晶體管，代替上述各恒定電流設(shè)定電阻而應(yīng)用串并聯(lián)連接有限個(gè)二 極管化晶體管而構(gòu)成的吸入恒定電流設(shè)定用二極管化晶體管 塊，其中，上述二極管化晶體管是連接?xùn)艠O和漏極而使漏極和 源極間成為二極管的晶體管。
16. 根據(jù)權(quán)利要求15所述的傳感器基板，其特征在于， 將上述電源電平移位二極管化單極型晶體管分成第一、第二電源電平移位二極管化單極型晶體管，并分別作為負(fù)載元件分別連接在上述第一、第二負(fù)載阻抗用二極管化晶體管塊上。
17. 根據(jù)權(quán)利要求15所述的傳感器基板，其特征在于，除去上述第二源極跟隨器電路的第二源極跟隨器負(fù)載恒流源，連接上述第一、第二源極跟隨器單極型晶體管的源極間作 為全波整流輸出端子，在上述全波整流輸出端子和地線(xiàn)間連接 電壓保持電容，使上述附加電路成為全波整流電路。
18. 根據(jù)權(quán)利要求15所述的傳感器基板，其特征在于， 除去上述第一、第二源極跟隨器電路的第一、第二源極跟隨器負(fù)載恒流源，連接上述第 一 、第二源極跟隨器單極型晶體管的源極間作 為峰值保持輸出端子，在上述峰值保持輸出端子和地線(xiàn)之間連 接電壓保持電容，并且具有開(kāi)關(guān)，該開(kāi)關(guān)通過(guò)開(kāi)關(guān)驅(qū)動(dòng)脈沖信號(hào)源的驅(qū)動(dòng)，使上 述峰值保持輸出端子間歇地連接在峰值保持復(fù)位偏置電壓上，使上述附加電路成為帶復(fù)位的峰值保持電路。
19. 根據(jù)權(quán)利要求13所述的傳感器基板，其特征在于， 上述差動(dòng)放大部，代替上述第一、第二負(fù)反饋用源極電阻而具有連接在上述第一、第二差動(dòng)放大單極型晶體管的源極間 的源極電阻，并且將上述第一、第二差動(dòng)放大單極型晶體管的 源極作為第一、第二吸入式恒流源端子，上述吸入式恒流源具有第 一 、第二恒流源輸出單極型晶體 管、第一、第二恒定電流設(shè)定電阻、恒流源電平移位單極型晶 體管以及恒流源電平移位晶體管偏置恒流源，在將漏極連接在上述第一吸入式恒流源端子上的上述第一 恒流源輸出單極型晶體管的源極和第 一 的第二極性電源之間連接上述第一恒定電流設(shè)定電阻，在將漏極連接在上述第二吸入式恒流源端子上的上述第二 恒流源輸出單極型晶體管的源極和上述第 一 的第二極性電源之 間連接第二恒定電流設(shè)定電阻，在上述恒流源電平移位晶體管偏置恒流源上連接上述第 一 、第二恒流源輸出單極型晶體管的各柵極和上述恒流源電平 移位單極型晶體管的源極。
20.根據(jù)權(quán)利要求13所述的傳感器基板，其特征在于，上述吸入式恒流源具有恒流源電平移位單極型晶體管、第 二基準(zhǔn)恒定電流設(shè)定電阻、恒定電流設(shè)定二極管化單極型晶體 管以及第 一 電流鏡電流輸出單極型晶體管，上述附加電路具有上述第一、第二源極跟隨器單極型晶體 管、以及第二、第三電流鏡電流輸出單極型晶體管，在上述恒流源電平移位單極型晶體管的源極上連接上述第 二基準(zhǔn)恒定電流設(shè)定電阻的 一 端，在上述第二基準(zhǔn)恒定電流設(shè)定電阻的另 一端上連接成為電 流鏡電路的輸入端子的上述恒定電流設(shè)定二極管化單極型晶體 管的柵極和漏才及，并且在第 一 的第二極性電源上連接成為上述 電流鏡電路的共用端子的上述恒定電流設(shè)定二極管化單極型晶 體管的源極，在上述差動(dòng)放大部的吸入式恒流源端子上連接上述第一電 流鏡電流輸出單極型晶體管的漏極，將上述第 一 電流鏡電流輸 出單極型晶體管的柵極連接在上述電流鏡電路的輸入端子上， 將上述第 一 電流鏡電流輸出單極型晶體管的源極連接在上述電 流鏡電路的共用端子上，在上述第一源極跟隨器單極型晶體管的源極上連接上述第 二電流鏡電流輸出單極型晶體管的漏極，將上述第二電流鏡電流輸出單極型晶體管的柵極連接在上述電流鏡電路的輸入端子 上，將上述第二電流鏡電流輸出單極型晶體管的源極連接在上 述電流鏡電路的共用端子上，在上述第二源極跟隨器單極型晶體管的源極上連接上述第 三電流鏡電流輸出單極型晶體管的漏極，將上述第三電流鏡電 流輸出單極型晶體管的柵極連接在上述電流鏡電路的輸入端子 上，將上述第三電流鏡電流輸出單極型晶體管的源極連接在上 述電流鏡電路的共用端子上。
21. 根據(jù)權(quán)利要求20所述的傳感器基板，其特征在于， 除去上述第三電流鏡電流輸出單極型晶體管， 連接上述第一、第二源極跟隨器單極型晶體管的源極間作為全波整流輸出端子，在上述全波整流輸出端子和地線(xiàn)間連接 電壓保持電容，使上述附加電路成為全波整流電路。
22. 根據(jù)權(quán)利要求20所述的傳感器基板，其特征在于， 除去上述第二、第三電流鏡電流輸出單極型晶體管， 連接上述第 一 、第二源極跟隨器單極型晶體管的源極間作為峰值保持輸出端子，在上述峰值保持輸出端子和地線(xiàn)間連接 電壓保持電容，并且具有開(kāi)關(guān)，該開(kāi)關(guān)通過(guò)開(kāi)關(guān)驅(qū)動(dòng)脈沖信號(hào)源的驅(qū)動(dòng)，使上 述峰值保持輸出端子間歇地連接在峰值保持復(fù)位偏置電壓上，使上述附加電路成為帶復(fù)位的峰值保持電路。
23. 根據(jù)權(quán)利要求20所述的傳感器基板，其特征在于， 代替上述第一、第二負(fù)反饋用源極電阻，應(yīng)用串并聯(lián)連接有限個(gè)(包括0個(gè))二極管化晶體管而構(gòu)成的第 一 、第二負(fù)反饋源 極阻抗用二極管化晶體管塊，其中，上述二極管化晶體管是連 接?xùn)艠O和漏極而使漏極和源極間成為二才及管的晶體管，代替上述第一、第二負(fù)載電阻，應(yīng)用串并聯(lián)連接有限個(gè)二 極管化晶體管而構(gòu)成的第一、第二負(fù)載用二極管化晶體管塊， 其中，上述二才及管化晶體管是連接?xùn)艠O和漏極而4吏漏極和源極 間成為二極管的晶體管，代替上述第二基準(zhǔn)恒定電流設(shè)定電阻，應(yīng)用串并聯(lián)連接有 限個(gè)二極管化晶體管而構(gòu)成的基準(zhǔn)恒定電流設(shè)定用二極管化晶 體管塊，其中，上述二極管化晶體管連接?xùn)艠O和漏極而使漏極 和源極間成為二極管的晶體管。
24. 根據(jù)權(quán)利要求23所述的傳感器基板，其特征在于， 將上述電源電平移位二極管化單極型晶體管分成第一、第二電源電平移位二極管化單極型晶體管，分別作為負(fù)載元件而 分別連接在上述第一、第二負(fù)載阻抗用二極管化晶體管塊上。
25. 根據(jù)權(quán)利要求23所述的傳感器基板，其特征在于， 除去上述第三電流鏡電流輸出單極型晶體管，連接上述第 一 、第二源極跟隨器單極型晶體管的源極間作 為全波整流輸出端子，在上述全波整流輸出端子和地線(xiàn)間連接 電壓保持電容，使上述附加電路成為全波整流電路。
26. 根據(jù)權(quán)利要求23所述的傳感器基板，其特征在于， 除去上述第二、第三電流鏡電流輸出單極型晶體管，連接上述第 一 、第二源極跟隨器單極型晶體管的源極間作 為峰值保持輸出端子，在上述峰值保持輸出端子和地線(xiàn)間連接 電壓保持電容，并且具有開(kāi)關(guān)，該開(kāi)關(guān)通過(guò)開(kāi)關(guān)驅(qū)動(dòng)脈沖信號(hào)源的驅(qū)動(dòng)，使上 述峰值保持輸出端子間歇地連接在峰值保持復(fù)位偏置電壓上，使上述附加電路成為帶復(fù)位的峰值保持電路。
27. 根據(jù)權(quán)利要求13所述的傳感器基板，其特征在于，代替具有第一、第二源極跟隨器電路的上述附加電路，應(yīng) 用了由全波整流電路構(gòu)成的附加電路，該全波整流電路的第一、 第二輸入端子分別連接在上述差動(dòng)放大部的正相輸出端子、負(fù) 相輸出端子上。
28. 根據(jù)權(quán)利要求13所述的傳感器基板，其特征在于， 代替具有第一、第二源極跟隨器電路的上述附加電路，應(yīng)用了由帶復(fù)位的峰值保持電路構(gòu)成的附加電路，該帶復(fù)位的峰 值保持電路的第一、第二輸入端子分別連接在上述差動(dòng)放大部 的正相輸出端子、負(fù)相輸出端子上。
29. 根據(jù)權(quán)利要求13所述的傳感器基板，其特征在于， 除去上述第二源極跟隨器電路的第二源極跟隨器負(fù)載恒流源，連接上述第 一 、第二源極跟隨器單極型晶體管的源極間作 為全波整流輸出端子，在上述全波整流輸出端子和地線(xiàn)間連接 電壓保持電容，使上述附加電^各成為全波整流電^各。
30. 根據(jù)權(quán)利要求13所述的傳感器基板，其特征在于， 除去上述第一、第二源極跟隨器電路的第一、第二源極跟隨器負(fù)載恒流源，連接上述第一、第二源極跟隨器單極型晶體管的源極間作 為峰值保持輸出端子，在上述峰值保持輸出端子和地線(xiàn)間連接 電壓保持電容，并且具有開(kāi)關(guān)，該開(kāi)關(guān)通過(guò)開(kāi)關(guān)驅(qū)動(dòng)脈沖信號(hào)源的驅(qū)動(dòng)，使上 述峰值保持輸出端子間歇地連接在峰值保持復(fù)位偏置電壓上，使上述附加電路成為帶復(fù)位的峰值保持電路。
31. 根據(jù)權(quán)利要求13所述的傳感器基板，其特征在于， 代替一部分或全部的上述電阻元件，應(yīng)用了與各電阻元件的功能對(duì)應(yīng)的串并聯(lián)連接有限個(gè)(包括o個(gè))二極管化晶體管而 構(gòu)成的二極管化晶體管塊，其中，上述二極管化晶體管是連接 柵極和漏極而使漏極和源極間成為二極管的晶體管。
32. —種檢查裝置，使傳感器基板以非接觸的形式并且能 夠電磁耦合地與檢查對(duì)象基板對(duì)置，使上述檢查對(duì)象基板的任 意列的檢查對(duì)象電極和上述傳感器基板上的傳感器電極電磁耦 合來(lái)檢查上述檢查對(duì)象基板，其中，上述傳感器基板是具有被 排列的傳感器電極和對(duì)各傳感器電極的捕捉信號(hào)至少進(jìn)行放大 的與各傳感器電極對(duì)應(yīng)的傳感器電路的基板，上述檢查對(duì)象基板是檢查對(duì)象電極被排列成陣列狀并且能夠按每一 列進(jìn)行驅(qū)動(dòng) 的基板，該檢查裝置的特征在于，作為上述傳感器基板，應(yīng)用了權(quán)利要求l、 8、 13中的任一 項(xiàng)所述的傳感器基板。
全文摘要
提供一種能夠提高檢查精確度的傳感器基板以及檢查裝置。本發(fā)明涉及一種傳感器基板，該傳感器基板是以非接觸形式并且能夠電磁耦合地與檢查對(duì)象基板對(duì)置的傳感器基板，具有被排列的傳感器電極和對(duì)各傳感器電極的捕捉信號(hào)至少進(jìn)行放大的與各傳感器電極對(duì)應(yīng)的傳感器電路，其中，上述檢查對(duì)象基板是檢查對(duì)象電極被排列成陣列狀并且能夠按每一列進(jìn)行驅(qū)動(dòng)的基板。設(shè)置在各傳感器電路內(nèi)的放大電路分別將源極接地放大電路中的電阻元件替換成串并聯(lián)連接有限個(gè)二極管化單級(jí)型晶體管的二極管化晶體管塊，其中，上述二極管化單級(jí)型晶體管是連接?xùn)艠O和漏極而使漏極和源極間成為二極管的晶體管。
文檔編號(hào)G02F1/13GK101592696SQ20091014233
公開(kāi)日2009年12月2日 申請(qǐng)日期2009年5月27日 優(yōu)先權(quán)日2008年5月28日
發(fā)明者池田真人 申請(qǐng)人:日本麥可羅尼克斯股份有限公司