專利名稱：一種光電集成電路及襯底制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及光電一體化領(lǐng)域，尤其涉及一種光電集成電路及襯底 制備方法。
背景技術(shù)：
當(dāng)今光纖通信及光電信息處理技術(shù)在提高性能與降低成本的動(dòng) 力推動(dòng)下，正在實(shí)現(xiàn)光電子器件由分立轉(zhuǎn)向集成的重大變革。現(xiàn)有的 分立光電子器件主要以化合物半導(dǎo)體材料為主，雖然這類材料性能優(yōu) 良，但由于其高昂的制造、封裝成本，材料特性及技術(shù)尚不成熟，因 而難以實(shí)現(xiàn)單片系統(tǒng)集成。而硅集成電路經(jīng)過幾十年的發(fā)展與積累，
近年絕緣體硅(Silicon on insulator, SOI)才支術(shù)成功實(shí)現(xiàn)了性能優(yōu)良 的光波導(dǎo)系統(tǒng)，為光電系統(tǒng)的集成提供了可能的平臺(tái)。
Luxtera公司利用Freescale公司的0.13pm絕緣體硅工藝技術(shù)， 實(shí)現(xiàn)了除光源以外的所有光電子器件的集成(參見圖1)。根據(jù)美國(guó) 專利US7010208的披露，該技術(shù)的特點(diǎn)是光電子器件與CMOS集成 電路采用同一絕緣體硅襯底，絕緣體硅薄膜厚度與二氧化硅埋層的厚 度無(wú)法依據(jù)兩者的需要進(jìn)行各自的優(yōu)化，而是在兩者的性能之中進(jìn)行 折衷。若不考慮光電集成需求，通常情況下S01 CMOS—般使用O.ljim 以下的硅薄膜和0.14nm左右的二氧化硅埋層(Buried Oxide， BOX ); 光學(xué)器件則常使用大于O.lum的硅層和大于ljim的BOX。這二者折 衷需要犧牲一定的性能。
這種技術(shù)路線的另一個(gè)突出的缺陷在于將CMOS集成電路限制 于特定公司的特定技術(shù)。絕緣體硅集成電路技術(shù)雖然在高速邏輯電路 中具備一定的性能優(yōu)勢(shì)，但是絕緣體硅集成電路技術(shù)并不是目前集成 電路技術(shù)的主流。相比于目前廣泛應(yīng)用的體硅集成電路技術(shù)，該技術(shù)只是局限于少數(shù)的幾家公司，同時(shí)應(yīng)用范圍也相當(dāng)狹窄。
與體硅技術(shù)相比，目前SOI無(wú)論集成技術(shù)、模型和設(shè)計(jì)庫(kù)都不夠 成熟，主流晶圓代工廠只有特許半導(dǎo)體(Chartered Semiconductors)和 臺(tái)積電(TSMC)提供SOI邏輯電路的代工服務(wù)。絕緣體硅技術(shù)在射頻、 高壓、雙極等技術(shù)領(lǐng)域的技術(shù)積累還很不完善，迄今為止，商業(yè)代工 廠還不能提供這幾方面的代工。SOI光電集成芯片電學(xué)部分所必需的 射頻技術(shù)無(wú)法實(shí)現(xiàn)商業(yè)代工，這極大限制了光電系統(tǒng)的集成；SOI邏 輯電路技術(shù)代工的不成熟，同樣也限制著既有設(shè)計(jì)資源和經(jīng)驗(yàn)的復(fù)用， 增加電學(xué)設(shè)計(jì)的成本和延長(zhǎng)產(chǎn)品開發(fā)周期。
發(fā)明內(nèi)容
本發(fā)明的目的是提出一種光電集成電路及襯底制備方法，能夠通 過具有頂層硅薄膜和外延硅島的混合襯底來(lái)滿足光學(xué)器件和電學(xué)器件 的需求，從而根據(jù)光、電器件的不同需要來(lái)進(jìn)行最優(yōu)設(shè)計(jì)，以獲得更 優(yōu)性能。
為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種光電集成電路，包括由部分 表面區(qū)域(5)的頂層硅薄膜(2)和另一部分表面區(qū)域(6)的外延硅 島(9 )構(gòu)成的混合襯底，在所述頂層硅薄膜之下設(shè)有二氧化硅埋層(3 )， 在所述部分表面區(qū)域(5)設(shè)有光學(xué)器件(7)，在所述另一部分表面 區(qū)域(6)設(shè)有電學(xué)器件(8)。
在上述技術(shù)方案中，所述頂層硅薄膜(2)設(shè)在所述部分表面區(qū) 域(5)，在所述另一部分表面區(qū)域(6)設(shè)有外延硅島(9)，所述二 氧化硅埋層(3)設(shè)于所述頂層硅薄膜(2)和所述硅襯底(1)之間， 在所述外延硅島(9 )與所述頂層硅薄膜(2 )之間設(shè)有側(cè)向保護(hù)層(4 )。
進(jìn)一步的，所述頂層硅薄膜(2)的材料與硅襯底(1) /外延硅 島(9)的材料相同。
進(jìn)一步的，所述頂層硅薄膜(2)的材料與硅襯底(1) /外延硅 島(9)的材料不同。
優(yōu)選的，所述側(cè)向保護(hù)層(4)的材料為二氧化硅和/或氮化硅。為實(shí)現(xiàn)上述目的，本發(fā)明還提供了一種混合襯底制備方法，包括 選擇具有預(yù)設(shè)厚度的二氧化硅埋層和頂層硅薄膜的絕緣體硅襯 底材料；
除去對(duì)應(yīng)于電學(xué)器件的部分表面區(qū)域的頂層硅薄膜； 對(duì)整個(gè)表面區(qū)域進(jìn)行硅選擇性外延掩蔽層的淀積； 除去所述部分表面區(qū)域的外延掩蔽層和二氧化硅埋層，并保證所
述頂層硅薄膜包于所述外延掩蔽層和二氧化硅埋層之間； 對(duì)所述部分表面區(qū)域進(jìn)行選擇性的外延硅島的淀積； 除去對(duì)應(yīng)于光學(xué)器件的另一部分表面區(qū)域的外延掩蔽層，并填充
所述外延硅島和頂層硅薄膜之間的縫隙以構(gòu)成側(cè)向保護(hù)層，然后對(duì)所
述外延硅島和頂層硅薄膜進(jìn)行平坦化處理。
進(jìn)一步的，所述除去頂層硅薄膜、外延掩蔽層和二氧化硅埋層的
操作具體為
通過光刻及隨后的各向異性刻蝕的方式除去頂層硅薄膜、外延掩 蔽層和二氧化硅埋層。
優(yōu)選的，所述平坦化處理為
采用化學(xué)機(jī)械拋光方法；或
采用選擇性氧化硅島，并去除氧化層的方法；或
先采用化學(xué)機(jī)械拋光方法，然后采用選擇性氧化硅島，并去除氧 化層的方法。
為實(shí)現(xiàn)上述目的，本發(fā)明還提供了另一種混合襯底制備方法，包
括
選擇具有預(yù)設(shè)厚度的二氧化硅埋層和頂層硅薄膜的絕緣體硅村 底材料，并對(duì)整個(gè)表面區(qū)域進(jìn)行選擇性的外延掩蔽層的淀積；
除去對(duì)應(yīng)于電學(xué)器件的部分表面區(qū)域的外延掩蔽層、頂層硅薄膜 和二氧化硅埋層；
對(duì)整個(gè)表面區(qū)域進(jìn)行側(cè)墻材料的淀積；
采用無(wú)光罩回刻技術(shù)，按照側(cè)墻材料淀積厚度除去整個(gè)上表面區(qū) 域的側(cè)墻材料，使頂層硅薄膜臺(tái)階周圍留下側(cè)墻；'對(duì)所述部分表面區(qū)域進(jìn)行選擇性的外延硅島的淀積，并對(duì)所述外 延硅島和頂層硅薄膜進(jìn)行平坦化處理.
進(jìn)一步的，所述除去頂層硅薄膜、外延掩蔽層和二氧化硅埋層的
操作具體為
通過光刻及隨后的各向異性刻蝕方式除去頂層硅薄膜、外延掩蔽 層和二氧化硅埋層。
優(yōu)選的，所述平坦化處理為 采用化學(xué)機(jī)械拋光方法；或 采用選擇性氧化硅島，并去除氧化層的方法；或 先采用化學(xué)機(jī)械拋光方法，然后采用選擇性氧化硅島，并去除氧 化層的方法。
基于上述技術(shù)方案，本發(fā)明通過選擇性外延和光刻、刻蝕等手段 實(shí)現(xiàn)了外延硅島和頂層硅薄膜的混合襯底，分別用于電學(xué)器件和光學(xué) 器件，從而能夠分別實(shí)現(xiàn)這兩種器件的優(yōu)化設(shè)計(jì)，避免了由于光學(xué)器 件及電學(xué)器件的襯底規(guī)格折衷帶來(lái)的整體性能降低和開發(fā)成本、周期 增加的問題，同時(shí)可以充分利用已有的體硅電學(xué)集成電路設(shè)計(jì)和制造 資源，降低系統(tǒng)設(shè)計(jì)、開發(fā)成本和周期。
此處所說明的附圖用來(lái)提供對(duì)本發(fā)明的進(jìn)一步理解，構(gòu)成本申請(qǐng) 的一部分，本發(fā)明的示意性實(shí)施例及其說明用于解釋本發(fā)明，并不構(gòu) 成對(duì)本發(fā)明的不當(dāng)限定。在附圖中
圖1為現(xiàn)有技術(shù)中利用絕緣體硅集成光電器件的示意圖。
圖2為本發(fā)明光電集成電路的一實(shí)施例的結(jié)構(gòu)示意圖。
圖3為本發(fā)明光電集成電路的另一實(shí)施例中的混合襯底的結(jié)構(gòu)示意圖。
圖4a-4f為本發(fā)明混合村底的制備方法的一實(shí)施例的流程示意圖。
圖5a-5g為本發(fā)明混合襯底的制備方法的另 一 實(shí)施例的流程示意圖。
具體實(shí)施例方式
下面通過附圖和實(shí)施例，對(duì)本發(fā)明的技術(shù)方案做進(jìn)一步的詳細(xì)描述。
區(qū)別于現(xiàn)有技術(shù)中在絕緣體硅村底上同時(shí)實(shí)現(xiàn)光學(xué)器件和電學(xué) 器件的做法，本發(fā)明實(shí)現(xiàn)一種基于混合襯底的光電集成電路，對(duì)絕緣 體硅襯底進(jìn)行定制，即實(shí)現(xiàn)襯底上需要的區(qū)域(光學(xué)器件對(duì)應(yīng)的表面 區(qū)域)有二氧化硅埋層，不需要的區(qū)域(電學(xué)器件對(duì)應(yīng)的表面區(qū)域) 沒有二氧化硅埋層。
混合襯底能夠使得光學(xué)器件和電學(xué)器件的襯底設(shè)計(jì)能夠分別根 據(jù)各自的需要實(shí)現(xiàn)，而不需要進(jìn)行折衷，進(jìn)而避免了折衷帶來(lái)的性能
降低。對(duì)于混合襯底的設(shè)計(jì)可以采用以下的步驟
步驟一設(shè)計(jì)優(yōu)化光學(xué)器件、系統(tǒng)，給出最優(yōu)的絕緣體硅襯底規(guī)
格；
步驟二選用適當(dāng)?shù)捏w硅集成電路技術(shù)，并設(shè)計(jì)、優(yōu)化系統(tǒng)的電
學(xué)部分；
步驟三合并電學(xué)、光學(xué)設(shè)計(jì)，在同一晶圓上分別實(shí)現(xiàn)上述襯底 類型和光學(xué)、電學(xué)器件，并完成互聯(lián)集成。
現(xiàn)有技術(shù)中采用單一絕緣體硅襯底的光電集成系統(tǒng)設(shè)計(jì)則必須 在步驟一和二之間進(jìn)行折衷，循環(huán)，從而得到光學(xué)，電學(xué)系統(tǒng)都能夠 接受的，而不是最優(yōu)的設(shè)計(jì)。其中電學(xué)部分(即SOI集成電路)的設(shè) 計(jì)和制造資源都緊缺，并且技術(shù)不成熟，給設(shè)計(jì)和制造帶來(lái)很大的技 術(shù)難度。而本發(fā)明采用成熟的體硅集成電路設(shè)計(jì)和制造技術(shù)，在系統(tǒng) 性能和商業(yè)資源方面更為優(yōu)越。
接下來(lái)，結(jié)合圖2來(lái)說明一下本發(fā)明的光電集成電路的實(shí)施例。 本實(shí)施例中，從表面區(qū)域上看，光電集成電路主要包括兩部分 一部 分表面區(qū)域(5)對(duì)應(yīng)的是頂層硅薄膜(2)，在頂層硅薄膜(2)之下 有二氧化硅埋層(圖2中未示出)，另一部分表面區(qū)域(6)對(duì)應(yīng)的是外延硅島(9),外延硅島(9)之下沒有二氧化硅埋層，這兩部分襯 底構(gòu)成混合襯底。其中在部分表面區(qū)域(5)設(shè)有光學(xué)器件(7)，例 如調(diào)制器、探測(cè)器、光波導(dǎo)等，在所述另一部分表面區(qū)域(6)設(shè)有電 學(xué)器件(8),例如CMOS器件等。
外延硅島(9)和頂層硅薄膜(2)可以分別根據(jù)電學(xué)器件(8) 和光學(xué)器件(7)的需求進(jìn)行設(shè)計(jì)，這樣既發(fā)揮了現(xiàn)有技術(shù)中體硅襯底 對(duì)于電學(xué)器件比較成熟的優(yōu)勢(shì)，也避免了采用同 一襯底規(guī)格折衷帶來(lái) 的性能降低的問題，在成本和技術(shù)難度上都會(huì)進(jìn)一步降低。
在圖2中的表面區(qū)域(5)和(6)分別為兩個(gè)整塊的矩形，但應(yīng) 當(dāng)理解，其他形狀、大小的表面區(qū)域以及表面區(qū)域分塊的多少也均適 用于本發(fā)明的構(gòu)思，應(yīng)該涵蓋在本發(fā)明請(qǐng)求保護(hù)的技術(shù)方案范圍當(dāng)中。
如圖3所示，為本發(fā)明光電集成電路的另一實(shí)施例中的混合襯底 的結(jié)構(gòu)示意圖。在本實(shí)施例中，通過切面的角度來(lái)說明混合襯底的結(jié) 構(gòu)。頂層硅薄膜(2)設(shè)在部分表面區(qū)域(5)，在另一部分表面區(qū)域 (6)設(shè)有外延硅島(9)，外延硅島(9 )是通過選擇性外延技術(shù)在硅 村底(1)上淀積的。二氧化硅埋層(3 )設(shè)在頂層硅薄膜(2 )和硅襯 底(1)之間，在外延硅島(9 )與所述頂層硅薄膜(2 )之間設(shè)有側(cè)向 保護(hù)層U)，來(lái)分隔光學(xué)器件(7)和電學(xué)器件(8)對(duì)應(yīng)的表面區(qū)域。
頂層硅薄膜(2)的材料與硅襯底(1) /外延硅島(9)的材料可 以相同，也可以不相同，這里的材料相同與否指的是材料的晶向、材 料或者混合材料的分配比等方面相同與否。設(shè)計(jì)人員可以根據(jù)光學(xué)、 電學(xué)器件的要求進(jìn)行材料的優(yōu)化。
在本實(shí)施例中，側(cè)向保護(hù)層(4)的材料可以為二氧化硅和/或氮 化硅，也可以為其他與硅集成電路工藝兼容、并且對(duì)硅具有一定刻蝕 選擇性的介質(zhì)材料。
為了實(shí)現(xiàn)上述的混合襯底，可以采用適合光學(xué)器件的絕緣體硅襯 底，通過光刻/各向異性刻蝕依次去除電學(xué)器件部分的頂層硅薄膜和二 氧化硅埋層，再通過硅選擇性外延實(shí)現(xiàn)電學(xué)器件所需要的外延硅島(與 傳統(tǒng)的體硅襯底相同)，而光學(xué)器件則依舊保留SOI襯底。對(duì)于制備上述混合襯底的方案，圖4的(a)-(f)給出了制備過程，
包括
步驟a:根據(jù)光學(xué)器件、系統(tǒng)設(shè)計(jì)、優(yōu)化的要求，選擇具有預(yù)設(shè) 厚度的二氧化硅埋層3和頂層硅薄膜2的襯底材料。其中二氧化硅埋 層3及頂層硅薄膜2的厚度由光學(xué)器件、系統(tǒng)設(shè)計(jì)優(yōu)化結(jié)果確定，其 厚度范圍可以為O.Oljim到20nm;
步驟b:通過光刻及隨后的各向異性刻蝕除去對(duì)應(yīng)于電學(xué)器件的 部分表面區(qū)域的頂層硅薄膜2，要保證光刻、刻蝕的方法與硅集成電 路兼容；
步驟c:對(duì)整個(gè)表面區(qū)域進(jìn)行硅選擇性的外延掩蔽層41的淀積， 外延掩蔽層41的材料可以是二氧化硅或者是氮化硅，也可以是其他與 硅集成電路工藝兼容的材料，其厚度由硅選擇性外延工藝決定；
步驟d:通過光刻和各向異性刻蝕，除去部分表面區(qū)域的外延掩 蔽層41和二氧化硅埋層3,并保證頂層硅薄膜2包于外延掩蔽層41 和二氧化硅埋層3之間，以防止硅選擇性外延過程當(dāng)中頂層硅薄膜2 的側(cè)向生長(zhǎng)。圖4d中距離d的范圍可以是0.1nm 100nm;
步驟e:對(duì)部分表面區(qū)域進(jìn)行選擇性的外延硅島9的淀積，在外 延完成后，外延硅島9的表面可以根據(jù)需要比光學(xué)部分的頂層硅薄膜 2的表面高0.1 2nm;
步驟f:除去對(duì)應(yīng)于光學(xué)器件的另一部分表面區(qū)域的外延掩蔽層 41，并填充外延硅島9和頂層硅薄膜2之間的縫隙以構(gòu)成側(cè)向保護(hù)層 4，然后對(duì)外延硅島9和頂層硅薄膜2進(jìn)行平坦化處理，獲得需要的混 合襯底。平坦化處理可以采用化學(xué)機(jī)械拋光方法，也可以采用選擇性 氧化硅島，并去除氧化層的方法。也可以結(jié)合這兩種方法，即先采用 化學(xué)機(jī)械拋光方法，然后采用選擇性氧化硅島，并去除氧化層的方法。
得到制備的混合襯底后，可以采用傳統(tǒng)的硅集成電路制作工藝， 得到單片式光電集成電路。本發(fā)明的制備方法與現(xiàn)有的硅基集成電路 電路完全兼容，可以在不增加任何額外設(shè)備的基礎(chǔ)上實(shí)現(xiàn)生產(chǎn)。
如圖5a-5g所示，為本發(fā)明混合襯底的制備方法的另一實(shí)施例的流程示意圖。制備流程包括以下步驟
步驟a:根據(jù)光學(xué)器件、系統(tǒng)設(shè)計(jì)、優(yōu)化的要求，選擇具有預(yù)設(shè) 厚度的二氧化硅埋層3和頂層硅薄膜2的絕緣體硅襯底材料。其中二 氧化硅埋層3及絕緣體硅薄膜2的厚度由光學(xué)器件、系統(tǒng)設(shè)計(jì)優(yōu)化結(jié) 果確定，其厚度范圍可以為0.01nm到20nm，其外延掩蔽層41，的材 料可以是二氧化硅，氮化硅以及任何適當(dāng)?shù)呐c硅集成電路技術(shù)兼容的 材料，其厚度由硅選擇性外延工藝決定
步驟b:對(duì)整個(gè)表面區(qū)域進(jìn)行硅選擇性的外延掩蔽層41，的淀積 步驟c:通過光刻及隨后的各向異性刻蝕除去對(duì)應(yīng)于電學(xué)器件的 部分表面區(qū)域的外延掩蔽層41，、頂層硅薄膜2和二氧化硅埋層3。光 刻和各向異性刻蝕要求與硅集成電路兼容；
步驟d:對(duì)整個(gè)表面區(qū)域進(jìn)行側(cè)墻材料42的淀積，側(cè)墻材料42 可以是二氧化硅，氮化硅，二氧化硅與氮化硅的結(jié)合，以及任何與硅 集成電路兼容，并與硅具有刻蝕選擇性的介質(zhì)材料，這里二氧化硅與 氮化硅的結(jié)合可以是二氧化硅與氮化硅按一定配比的混合物，也可以 是不同材料的分層；
步驟e:采用無(wú)光罩回刻技術(shù)，按照側(cè)墻材料淀積厚度除去整個(gè) 上表面區(qū)域的側(cè)墻材料42，使頂層硅薄膜臺(tái)階周圍留下側(cè)墻構(gòu)成側(cè)向 保護(hù)層4，這樣頂層硅薄膜之上原有的外延掩蔽層41，也得以保留，從 而保護(hù)頂層硅薄膜2的側(cè)面和上表面，避免在選擇性外延中出現(xiàn)源于 頂層硅薄膜2的側(cè)向生長(zhǎng)和向上生長(zhǎng)；
步驟f:對(duì)部分表面區(qū)域進(jìn)行選擇性的外延硅島9的淀積，外延 硅島9的厚度由頂層硅薄膜2和二氧化硅埋層3的厚度決定。在外延 完成后，外延硅島9的表面可以根據(jù)需要比光學(xué)部分的頂層硅薄膜2 表面高0.1~2阿；
步驟g:對(duì)外延硅島9和頂層硅薄膜2進(jìn)行平坦化處理，得到要 求的混合襯底。平坦化處理可以但不限于采用化學(xué)機(jī)械拋光的方法或 選擇性氧化硅島并去除氧化層的方法，也可以采用這兩者結(jié)合的平坦 化方法，例如，利用化學(xué)機(jī)械拋光技術(shù)進(jìn)行平坦化將外延掩蔽層(同時(shí)作為化學(xué)機(jī)械拋光停止層)上的硅除去，再利用氧化、刻蝕技術(shù)使 得外延硅島的表面與頂層硅薄膜平齊，同時(shí)除去化學(xué)機(jī)械拋光引起的 缺陷。
得到制備的混合襯底后，可以采用傳統(tǒng)的硅集成電路制作工藝， 得到單片式光電集成電路。
對(duì)于本發(fā)明的光電集成電路來(lái)說，并不局限于通過上面的兩種混 合襯底的制備方法實(shí)施例實(shí)現(xiàn)，還應(yīng)當(dāng)涵蓋其他能夠?qū)崿F(xiàn)光電集成電 路的混合村底的制備方案。
對(duì)比已有的技術(shù)，本發(fā)明有以下優(yōu)點(diǎn)
1、 本發(fā)明提出了一種與現(xiàn)有硅基集成電路技術(shù)完全兼容的單片 式光電集成電路方案，與化合物半導(dǎo)體光電系統(tǒng)相比，能夠有效的降 低光學(xué)系統(tǒng)的成本，同時(shí)提高性能。
2、 本發(fā)明實(shí)現(xiàn)了同一襯底上光學(xué)器件與電學(xué)器件襯底的分離。 由于光學(xué)部分采用頂層硅薄膜，同時(shí)去除電學(xué)部分下的二氧化硅埋層， 能夠針對(duì)光學(xué)部分的要求對(duì)頂層硅薄膜和二氧化硅埋層的厚度進(jìn)行優(yōu) 化，從而保證光學(xué)與電學(xué)各自性能優(yōu)化和整體性能的提高。
3、 電學(xué)部分能夠采用傳統(tǒng)的體硅工藝技術(shù)而不是特定廠商特定 的絕緣體硅工藝技術(shù)。相比于絕緣體硅工藝，體硅工藝更加成熟，應(yīng) 用更廣泛，設(shè)計(jì)庫(kù)的開發(fā)更完善，這就極大地方便了系統(tǒng)的設(shè)計(jì)，同 時(shí)降低了開發(fā)成本和縮短了開發(fā)周期。
4、 本發(fā)明相比于現(xiàn)有技術(shù)適應(yīng)性更強(qiáng)，同一設(shè)計(jì)在不同的代工 廠之間轉(zhuǎn)移更加方^f更。
最后應(yīng)當(dāng)說明的是:以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案而 非對(duì)其限制；盡管參照較佳實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，所屬
領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解依然可以對(duì)本發(fā)明的具體實(shí)施方式
進(jìn) 行修改或者對(duì)部分技術(shù)特征進(jìn)行等同替換；而不脫離本發(fā)明技術(shù)方案 的精神，其均應(yīng)涵蓋在本發(fā)明請(qǐng)求保護(hù)的技術(shù)方案范圍當(dāng)中。
權(quán)利要求
1、一種光電集成電路，包括由部分表面區(qū)域(5)的頂層硅薄膜(2)和另一部分表面區(qū)域(6)的外延硅島(9)構(gòu)成的混合襯底，在所述頂層硅薄膜之下設(shè)有二氧化硅埋層，在所述部分表面區(qū)域(5)設(shè)有光學(xué)器件(7)，在所述另一部分表面區(qū)域(6)設(shè)有電學(xué)器件(8)。
2、 根據(jù)權(quán)利要求1所述的光電集成電路，其中所述頂層硅薄膜 (2)設(shè)在所述部分表面區(qū)域(5),在所述另一部分表面區(qū)域(6)設(shè)有外延硅島(9)，所述二氧化硅埋層(3)設(shè)于所述頂層硅薄膜(2) 和所述硅襯底(1)之間，在所述外延硅島(9 )與所述頂層硅薄膜(2 ) 之間設(shè)有側(cè)向保護(hù)層(4)。
3、 根據(jù)權(quán)利要求2所述的光電集成電路，其中所述頂層硅薄膜 (2)的材料與硅襯底(1) /外延硅島(9)的材料相同。
4、 根據(jù)權(quán)利要求2所述的光電集成電路，其中所述頂層硅薄膜 (2 )的材料與硅村底(1) /外延硅島(9 )的材料不同。
5、 根據(jù)權(quán)利要求2所述的光電集成電路，其中所述側(cè)向保護(hù)層 (4)的材料為二氧化硅和/或氮化硅。
6、 一種混合襯底制備方法，包括選擇具有預(yù)設(shè)厚度的二氧化硅埋層和頂層硅薄膜的體硅襯底材料；除去對(duì)應(yīng)于電學(xué)器件的部分表面區(qū)域的頂層硅薄膜； 對(duì)整個(gè)表面區(qū)域進(jìn)行硅選擇性的外延掩蔽層的淀積； 除去所述部分表面區(qū)域的外延掩蔽層和二氧化硅埋層，并保證所述頂層硅薄膜包于所述外延掩蔽層和二氧化硅埋層之間； 對(duì)所述部分表面區(qū)域進(jìn)行選擇性的外延硅島的淀積； 除去對(duì)應(yīng)于光學(xué)器件的另一部分表面區(qū)域的外延掩蔽層，并填充所述外延硅島和頂層硅薄膜之間的縫隙以構(gòu)成側(cè)向保護(hù)層，然后對(duì)所述外延硅島和頂層硅薄膜進(jìn)行平坦化處理。
7、 根據(jù)權(quán)利要求6所述的混合襯底制備方法，其中所述除去頂層硅薄膜、外延掩蔽層和二氧化硅埋層的操作具體為通過光刻及隨后的各向異性刻蝕的方式除去頂層硅薄膜、外延掩 蔽層和二氧化硅埋層。
8、 根據(jù)權(quán)利要求6所述的混合襯底制備方法，其中所述平坦化 處理為采用化學(xué)機(jī)械拋光方法；或 采用選擇性氧化硅島，并去除氧化層的方法；或 先采用化學(xué)機(jī)械拋光方法，然后采用選擇性氧化硅島，并去除氧 化層的方法。
9、 一種混合襯底制備方法，包括選擇具有預(yù)設(shè)厚度的二氧化硅埋層和頂層硅薄膜的體硅村底材 料，并對(duì)整個(gè)表面區(qū)域進(jìn)行硅選擇性的外延掩蔽層的淀積；除去對(duì)應(yīng)于電學(xué)器件的部分表面區(qū)域的外延掩蔽層、頂層硅薄膜 和二氧化硅埋層；對(duì)整個(gè)表面區(qū)域進(jìn)行側(cè)墻材料的淀積；采用無(wú)光罩回刻技術(shù)，按照側(cè)墻材料淀積厚度除去整個(gè)上表面區(qū) 域的側(cè)墻材料，使頂層硅薄膜臺(tái)階周圍留下側(cè)墻；對(duì)所述部分表面區(qū)域進(jìn)行選擇性的外延硅島的淀積，并對(duì)所述外 延硅島和頂層硅薄膜進(jìn)行平坦化處理。
10、 根據(jù)權(quán)利要求9所述的混合襯底制備方法，其中所述除去頂 層硅薄膜、外延掩蔽層和二氧化硅埋層的操作具體為通過光刻方式及隨后的各向異性刻蝕除去頂層硅薄膜、外延掩蔽 層和二氧化硅埋層。
11、 根據(jù)權(quán)利要求9所述的混合襯底制備方法，其中所述平坦化 處理為采用化學(xué)機(jī)械拋光方法；或 采用選擇性氧化硅島，并去除氧化層的方法；或 先采用化學(xué)機(jī)械拋光方法，然后采用選擇性氧化硅島，并去除氧 化層的方法。
全文摘要
本發(fā)明涉及一種光電集成電路，包括由部分表面區(qū)域(5)的頂層硅薄膜(2)和另一部分表面區(qū)域(6)的外延硅島(9)構(gòu)成的混合襯底，在頂層硅薄膜之下設(shè)有二氧化硅埋層，在部分表面區(qū)域(5)設(shè)有光學(xué)器件(7)，在另一部分表面區(qū)域(6)設(shè)有電學(xué)器件(8)。本發(fā)明還涉及一種混合襯底制備方法。本發(fā)明通過選擇性外延和刻蝕/光刻等手段在絕緣體硅襯底上實(shí)現(xiàn)了外延硅島/頂層硅薄膜的混合襯底，分別對(duì)應(yīng)電學(xué)器件和光學(xué)器件，從而能夠分別實(shí)現(xiàn)這兩種襯底的優(yōu)化設(shè)計(jì)，避免了由于光學(xué)器件及電學(xué)器件的襯底規(guī)格折衷帶來(lái)的整體性能降低和開發(fā)成本增加的問題，同時(shí)可以充分利用已有的體硅電學(xué)集成電路設(shè)計(jì)和制造資源，降低系統(tǒng)設(shè)計(jì)和開發(fā)成本。
文檔編號(hào)G02B6/12GK101566705SQ20091014780
公開日2009年10月28日 申請(qǐng)日期2009年6月12日 優(yōu)先權(quán)日2009年6月12日
發(fā)明者榮 楊, 王志瑋, 旺 陳 申請(qǐng)人:Nano科技(北京)有限公司