專利名稱：一種像素陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于顯示技術(shù)技術(shù)領(lǐng)域，尤其涉及一種像素陣列。
背景技術(shù)：
以目前的顯示技術(shù)而言，具有空間利用效率佳、低消耗功率、無輻射等優(yōu)越特 性的液晶顯示面板已逐漸成為市場主流。為了提高液晶顯示面板的視角范圍，一種像素 陣列被提出。圖1示出了一種現(xiàn)有技術(shù)提供的像素陣列的等效電路。請參照圖1，像素陣列 100包括多條掃描線GLi、GLi+U…、多條數(shù)據(jù)線DLi、DLi+U ...以及多個像素結(jié)構(gòu) PIXU PIX2、PIX3、PIX4、…，其中像素結(jié)構(gòu) PIX1、PIX2、PIX3、PIX4、...分別包括 第一像素單元PM以及第二像素單元PS。每一第一像素單元PM包括一薄膜晶體管T以 及一液晶電容CLC1’，而每一第二像素單元PS包括另一液晶電容CLC2’以及一耦合電 容 CC'。詳細而言，透過每一薄膜晶體管T的閘極端以及第一源/汲極端，像素結(jié)構(gòu) PIXl耦接至掃描線GLi以及數(shù)據(jù)線DLi，像素結(jié)構(gòu)PIX2則耦接至掃描線GLi以及數(shù)據(jù)線 DLi+Ι,而像素結(jié)構(gòu)PIX3耦接至掃描線GLi+1以及數(shù)據(jù)線DLi，且像素結(jié)構(gòu)PIX4耦接至 掃描線GLi+Ι以及數(shù)據(jù)線DLi+Ι。以像素結(jié)構(gòu)PIXl為例，其第一像素單元PM中的液晶 電容CLC1’耦接于薄膜晶體管T的第二源/汲極端以及一共享電壓Vcom之間，其第二 像素單元PS中的液晶電容CLC2’耦接于耦合電容CC’以及共享電壓Vcom之間。實 際應用時，通常會在薄膜晶體管T的第二源/汲極端以及共享電壓Vcom之間設置一儲存 電容Cst以維持液晶電容CLC1’的電位。由圖1所示的等效電路圖可知，電壓Vl以及電壓V2兩者的關(guān)系如下式
C ‘
_6] V2=Vl Τ；^T
^LC2 十。C其中，第一像素單元PM以及第二像素單元PS兩者進行顯示時的電位差由上式 中的Vl以及V2兩電壓的差值表示。透過第一、第二像素單元PM、PS顯示時分別具有 不同的電壓值，分別位于第一、第二像素單元PM、PS中的液晶分子會具有不同的傾斜 角度，因而提高液晶顯示面板的視角范圍。然而，由于耦合電容CC’采取浮接的方式設置于第二像素單元PS中，這樣的 設計會使電荷殘留于耦合電容CC’中，而使顯示畫面發(fā)生殘影的現(xiàn)象，進而降低顯示質(zhì)量。

發(fā)明內(nèi)容
本發(fā)明實施例的目的在于提供一種像素陣列，旨在解決現(xiàn)有技術(shù)提供的像素陣 列中，其等效電路中的耦合電容CC’采取浮接的方式設置于第二像素單元PS中，使得 電荷殘留于耦合電容CC’中，而使顯示畫面發(fā)生殘影的現(xiàn)象，進而降低顯示質(zhì)量的問題。一種像素陣列，所述像素陣列包括多條掃描線、多條數(shù)據(jù)線以及與所述多條掃 描線和多條數(shù)據(jù)線耦接的多個像素結(jié)構(gòu)，其中第i(h2)列的每一像素結(jié)構(gòu)包括第一像素單元，所述第一像素單元包括第一開關(guān)組件，所述第一開關(guān)組件的控 制端耦接第i條掃描線，所述第一開關(guān)組件的第一端耦接一條數(shù)據(jù)線；以及第二像素單元，所述第二像素單元包括一第二開關(guān)組件和一耦合電容，所述 第二開關(guān)組件的控制端耦接第(i-1)條掃描線，所述第二開關(guān)組件的第一端耦接所述第一 開關(guān)組件的第二端；所述耦合電容耦接于所述第一開關(guān)組件的第二端以及第二開關(guān)組件 的第二端之間。在本發(fā)明提供的像素陣列中，透過每一像素結(jié)構(gòu)中的開關(guān)組件以及耦合電容之 間的特殊布局，耦合電容中的電荷可被清除，進而使長久以來傳統(tǒng)像素陣列中電荷累積 的問題及其衍生的顯示異常情形獲得解決。


圖1是現(xiàn)有技術(shù)提供的一種像素陣列的等效電路圖；圖2A是本發(fā)明第一實施例提供的像素陣列的等效電路圖；圖2B是圖2A的波形圖；圖3是本發(fā)明第二實施例提供的像素陣列的等效電路圖。
具體實施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施 例，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋 本發(fā)明，并不用于限定本發(fā)明。以下舉例說明本發(fā)明實施例提供的像素陣列，但并不限定以下說明為本發(fā)明的 所有實施方式。第一實施例圖2A示出了本發(fā)明第一實施例提供的像素陣列的等效電路。請參照圖2A， 本實施例的像素陣列200包括多條掃描線GLi-1、GLi、GLi+U…、多條數(shù)據(jù)線DLi、 DLi+1、DLi+2、...以及多個像素結(jié)構(gòu) PI、P2、P3、P4、…。為了方便說明，圖2A僅示出了三條掃描線GLi-1、GLi和GLi+1、三條數(shù)據(jù)線 DLi、DLi+1和DLi+2以及四個像素結(jié)構(gòu)PI、P2、P3和P4，但本發(fā)明并不以此等效電路 的架構(gòu)為限制，且本領(lǐng)域具有通常知識者理應推知其它掃描線、數(shù)據(jù)線以及像素結(jié)構(gòu)之 間的耦接關(guān)系。接下來，主要針對圖2A所繪示的構(gòu)件進行說明。在本實施例中，像素結(jié)構(gòu)Pl耦接至掃描線GLi-I以及GLi，并耦接至數(shù)據(jù)線 DLi。像素結(jié)構(gòu)P2耦接至掃描線GLi-I以及GLi，并耦接至數(shù)據(jù)線DLi+1。像素結(jié)構(gòu)P3 耦接至掃描線GLi以及GLi+Ι，并耦接至數(shù)據(jù)線DLi。像素結(jié)構(gòu)P4耦接至掃描線GLi以 及GLi+Ι，并耦接至數(shù)據(jù)線DLi+1。 更詳細地說，本實施例的像素結(jié)構(gòu)PI、P2、P3以及P4分別包括一第一像素單元 PMl以及一第二像素單元PS1，其中每一第一像素單元PMl包括一第一開關(guān)組件SW1，而每一第二像素單元PSl包括一第二開關(guān)組件SW2以及一耦合電容CC。以像素結(jié)構(gòu)Pl 為例，第一開關(guān)組件SWl的控制端以及第一端分別耦接掃描線GLi以及數(shù)據(jù)線DLi，而 第二開關(guān)組件SW2的控制端以及第一端分別耦接掃描線GLi的上一條掃描線(即掃描線 GLi-D以及第一開關(guān)組件SWl的第二端，且耦合電容CC耦接于第一開關(guān)組件SWl的第 二端以及第二開關(guān)組件SW2的第二端之間。然而，其它像素結(jié)構(gòu)P2、P3、P4、...中各 個構(gòu)件的配置關(guān)系可參考上述關(guān)于像素結(jié)構(gòu)Pl的敘述，在此不加以描述。在本實施例中，像素陣列200可應用于液晶顯示面板中，因而每一第一像素單 元PMl更包括一液晶電容CLC1，其中液晶電容CLCl串聯(lián)耦接于第一開關(guān)組件SWl的 第二端以及一共享電壓Vcom之間。實際應用時，在每一第一像素單元PMl中，還可進 一步于第一開關(guān)組件SWl的第二端以及共享電壓Vcom之的間串聯(lián)耦接一儲存電容Cstl 以維持液晶電容CLCl的電位，進而提升液晶顯示面板的整體顯示質(zhì)量。另一方面，每一第二像素單元PSl更包括另一液晶電容CLC2，其中液晶電容 CLC2串聯(lián)耦接于第二開關(guān)組件SW2的第二端以及共享電壓Vcom之間。同樣地，在實 際產(chǎn)品的應用上，在每一第二像素單元PSl中，也可進一步于第二開關(guān)組件SW2的第二 端以及共享電壓Vcom之間串聯(lián)耦接另一儲存電容Cst2，以維持液晶電容CLCl的電位。在本實施例中，當掃描線GLi-I使能且其它掃描線GLi、GLi+1...禁能時，與像 素結(jié)構(gòu)PI、P2、...同一列(以下簡稱第一列)的像素結(jié)構(gòu)中的第二開關(guān)組件SW2會被開 啟。此時在第一列中，第二開關(guān)組件SW2的開啟動作不僅可使耦合電容CC進行放電因 而耦合電容CC中的電荷得以被清除，還可使液晶電容CLCl進行充電的動作。更具體地說，如圖2B所示為圖2A的波形圖，其中橫坐標以及縱坐標分別表 示時間以及電壓，而曲線C210以及曲線C220表示第一像素單元PMl以及第二像素單 元PSl兩者電壓與時間的關(guān)系曲線。由圖2B可知，在掃描線GLi-I使能期間TGLi_l_ enable,第一列第一像素單元PMl的電壓值隨時間而遞增，其表示第一列第一像素單元 PMl在此期間TGLi-Ienable進行充電的動作；另一方面，第一列第二像素單元PSl的 電壓值隨時間而遞減，其表示第一列第二像素單元PSl在此期間TGLi-Ienable進行放電 的動作。同理，可推得其它列中第一像素單元PMl以及第二像素單元PSl兩者的電性關(guān) 系。請繼續(xù)參照圖2B，在本實施例中，掃描線GLi-I于時間tl時停止使能，此時， 第一像素單元PMl以及第二像素單元PSl兩者的電壓僅相差0.02伏特(Volt，V)，其表 示耦合電容CC中的電荷可大致被清除而使放電之后的第二像素單元PSl以及充電之后的 第一像素單元PMl兩者具有相去不遠的電壓值。接下來，掃描線GLi-I停止使能，改由掃描線GLi使能且其它掃描線GLi-1、 GLi+1...禁能。此時，在第一列像素結(jié)構(gòu)PI、P2、...中，第一開關(guān)組件SWl被開啟， 因而第一像素單元PMl以及第二像素單元PSl兩者可透過開啟的第一開關(guān)組件SWl來接 收數(shù)據(jù)線DLi上的數(shù)據(jù)電壓。值得注意的是，由于第一列第一像素單元PMl在之前掃描 線GLi-I使能期間便預先充電至一定程度的電壓準位，因此，第一像素單元PMl于此時 掃描線GLi使能期間內(nèi)所欲達到的電壓準位的耗時便可縮短，進而加速液晶顯 示面板的 反應時間。需要說明的是，本實施例的每一第一開關(guān)組件SWl以及每一第二開關(guān)組件SW2例如分別是薄膜晶體管。其中，兩種開關(guān)組件的控制端例如是薄膜晶體管的閘極，而其 第一端例如是第一源/汲極，且其第二端例如是第二源/汲極。在一較佳實施例中，當薄 膜晶體管所構(gòu)成的第二開關(guān)組件SW2的信道寬長比(W/L)大約為10/3.5 5.5/10時， 顯示面板可具有良好的顯示質(zhì)量。 第二實施例本實施例欲闡述的精神與第一實施例相類似，而本實施例與第一實施例主要差 異在于本實施例的像素陣列的每一像素結(jié)構(gòu)中再進一步設置又一開關(guān)組件(容后詳 述)。然而，本實施例與前述實施例若有相同或相似的標號則代表相同或相似的構(gòu)件，在 此不重復敘述。圖3示出了本發(fā)明第二實施例提供的像素陣列的等效電路。請參照圖3，本 實施例的像素陣列300包括多條掃描線GLi-1、GLi、GLi+U…、多條數(shù)據(jù)線DLi、 DLi+1、DLi+2、...以及多個像素結(jié)構(gòu)P5、P6、P7、P8、…，其中掃描線GLi_l、GLi、 GLi+1、…、數(shù)據(jù)線 DLi、DLi+1、DLi+2、...以及像素結(jié)構(gòu) P5、P6、P7、P8、...之間的
耦接關(guān)系可參考第一實施例，在此不詳細描述。此外，以下主要針對圖3所示的構(gòu)件進 行說明。在本實施例中，像素結(jié)構(gòu)P5、P6、P7以及P8分別包括一第一像素單元PM2以 及一第二像素單元PS2，其中每一第一像素單元PM2包括一第一開關(guān)組件SW1，而每一 第二像素單元PS2包括一第二開關(guān)組件SW2、一第三開關(guān)組件SW3以及一耦合電容CC。 將本實施例的像素陣列300應用于液晶顯示面板中，則每一第一像素單元PM2以及每一 第二像素單元PS2可分別包括一液晶電容CLCl以及一液晶電容CLC2，其中在實際產(chǎn)品 的應用上可進一步于每一第一像素單元PM2以及每一第二像素單元PS2中分別設置一儲 存電容Cstl以及一儲存電容Cst2。在本實施例中，第一開關(guān)組件SW1、第二開關(guān)組件SW2以及耦合電容CC與其 它構(gòu)件之間的耦接關(guān)系可參考第一實施例，在此不重復贅述。然而，就本實施例的第二 像素單元PS2而言，以像素結(jié)構(gòu)P5為例，第三開關(guān)組件SW3的控制端以及第一端分別耦 接掃描線GLi的上一條掃描線(即掃描線GLi-I)以及數(shù)據(jù)線DLi的下一條數(shù)據(jù)線(即數(shù) 據(jù)線DLi+Ι)，且第三開關(guān)組件SW3的第二端耦接至第二開關(guān)組件SW2的第一端以及第 一開關(guān)組件SWl的第二端。在本實施例中，當掃描線GLi-I使能且其它掃描線GLi、GLi+1...禁能時，與像 素結(jié)構(gòu)P5、P6、...同一列(以下簡稱第一列)的像素結(jié)構(gòu)中的第二開關(guān)組件SW2會被開 啟，且第二像素單元PS2可透過第二開關(guān)組件SW2來接收數(shù)據(jù)線DLi+Ι上的數(shù)據(jù)電壓。 此時，在第一列像素結(jié)構(gòu)P5、P6、...中，第二開關(guān)組件SW2的開啟動作可使兩液晶電容 CLCU CLC2進行充電，并使耦合電容CC進行放電，以使耦合電容CC中的電荷得以被 清除。而后，掃描線GLi-I停止使能，改由掃描線GLi使能且其它掃描線GLi-1、 GLi+1...禁能。此時，在第一列像素結(jié)構(gòu)P5、P6、...中，第一開關(guān)組件SWl被開啟， 因而第一像素單元PM2以及第二像素單元PS2兩者可透過開啟的第一開關(guān)組件SWl來接 收數(shù)據(jù)線DLi上的數(shù)據(jù)電壓。承上述，由于第一列第一、第二像素單元PM2、PS2兩者在之前掃描線GLi-I使能期間便預先充電至一定程度的電壓準位，因此，本實施例可縮短第一像素單元PMl以 及第二像素單元PS2兩者于此時掃描線GLi使能期間內(nèi)的充電時間，因而加快液晶顯示面 板的反應速度。 在本實施例中，每一第一開關(guān)組件SW1、第二開關(guān)組件SW2以及第三開關(guān)組件 SW3例如分別是薄膜晶體管，其中這三種開關(guān)組件的控制端例如是薄膜晶體管的閘極， 而其第一、第二端例如分別是第一、第二源/汲極。在一較佳實施例中，由薄膜晶體管 所構(gòu)成的第三開關(guān)組件SW3在其信道寬長比約為10/3.5的情形下，第二開關(guān)組件SW2采 取信道寬長比小于5.5/15的設計則可使顯示面板具有良好的顯示質(zhì)量。綜上所述，在本發(fā)明的像素陣列中，透過每一像素結(jié)構(gòu)中的開關(guān)組件以及耦合 電容之間的特殊布局，耦合電容中的電荷可被清除，進而使長久以來傳統(tǒng)像素陣列中電 荷累積的問題及其衍生的顯示異常情形獲得解決。不僅如此，將本發(fā)明的像素陣列應 用于顯示面板中，還可縮短每一像素結(jié)構(gòu)所需的充電時間，進而提高顯示面板的反應速 度。整體而言，本發(fā)明的像素陣列可提升顯示面板的顯示質(zhì)量。雖然本發(fā)明已以實施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng) 域中具有通常知識者，在不脫離本發(fā)明之精神和范圍內(nèi)，當可作些許之更動與潤飾，故 本發(fā)明之保護范圍當視后附之申請專利范圍所界定者為準。
權(quán)利要求
1.一種像素陣列，其特征在于，所述像素陣列包括多條掃描線、多條數(shù)據(jù)線以及與 所述多條掃描線和多條數(shù)據(jù)線耦接的多個像素結(jié)構(gòu)，其中第i(h2)列的每一像素結(jié)構(gòu)包 括第一像素單元，所述第一像素單元包括第一開關(guān)組件，所述第一開關(guān)組件的控制端 耦接第i條掃描線，所述第一開關(guān)組件的第一端耦接一條數(shù)據(jù)線；以及第二像素單元，所述第二像素單元包括一第二開關(guān)組件和一耦合電容，所述第二 開關(guān)組件的控制端耦接第(i-i)條掃描線，所述第二開關(guān)組件的第一端耦接所述第一開關(guān) 組件的第二端；所述耦合電容耦接于所述第一開關(guān)組件的第二端以及第二開關(guān)組件的第 二端之間。
2.如權(quán)利要求1所述的種像素陣列，其特征在于，當所述第(i-Ι)條掃描線使能時， 所述第i列的每一像素結(jié)構(gòu)中的所述耦合電容的電荷被清除。
3.如權(quán)利要求1所述的種像素陣列，其特征在于，所述第一像素單元還包括 液晶電容，所述液晶電容串接于所述第一開關(guān)組件的第二端以及一共享電壓之間。
4.如權(quán)利要求3所述的種像素陣列，其特征在于，所述第一像素單元還包括儲存電容，所述儲存電容串接于所述第一開關(guān)組件的第二端以及所述共享電壓之間。
5.如權(quán)利要求1所述的種像素陣列，其特征在于，所述第二像素單元還包括 液晶電容，所述液晶電容串接于所述第二開關(guān)組件的第二端以及一共享電壓之間； 儲存電容，所述儲存電容串接于所述第二開關(guān)組件的第二端以及所述共享電壓之間。
6.如權(quán)利要求1所述的種像素陣列，其特征在于，所述第i列的每一像素結(jié)構(gòu)中的第 二像素單元還包括第三開關(guān)組件，所述第三開關(guān)組件的控制端耦接所述第(i-i)條掃描線，所述第三開 關(guān)組件的第一端耦接下一條數(shù)據(jù)線，所述第三開關(guān)組件的第二端耦接所述第一開關(guān)組件 的第二端。
7.如權(quán)利要求5所述的種像素陣列，其特征在于，所述第一像素單元還包括 液晶電容，所述液晶電容串接于所述第一開關(guān)組件的第二端以及一共享電壓之間。 儲存電容，所述儲存電容串接于所述第一開關(guān)組件的第二端以及所述共享電壓之間。
8.如權(quán)利要求6所述的種像素陣列，其特征在于，所述第二像素單元還包括 液晶電容，所述液晶電容串接于所述第二開關(guān)組件的第二端以及一共享電壓之間。 儲存電容，所述儲存電容串接于所述第二開關(guān)組件的第二端以及所述共享電壓之間。
9.如權(quán)利要求6所述的種像素陣列，其特征在于，所述第三開關(guān)組件為薄膜晶體管。
10.如權(quán)利要求1至9任一項所述的種像素陣列，其特征在于，所述第一開關(guān)組件以 及第二開關(guān)組件為薄膜晶體管。
全文摘要
本發(fā)明適用于顯示技術(shù)領(lǐng)域，提供了一種像素陣列，包括多條掃描線、多條數(shù)據(jù)線以及與多條掃描線和多條數(shù)據(jù)線耦接的多個像素結(jié)構(gòu)，其中第i列的每一像素結(jié)構(gòu)包括第一像素單元，第一像素單元包括第一開關(guān)組件，第一開關(guān)組件的控制端耦接第i條掃描線，第一開關(guān)組件的第一端耦接一條數(shù)據(jù)線；第二像素單元，第二像素單元包括第二開關(guān)組件和耦合電容，第二開關(guān)組件的控制端耦接第(i-1)條掃描線，第二開關(guān)組件的第一端耦接第一開關(guān)組件的第二端；耦合電容耦接于第一開關(guān)組件的第二端以及第二開關(guān)組件的第二端之間。透過的開關(guān)組件以及耦合電容的布局，耦合電容中的電荷可被清除，使傳統(tǒng)像素陣列中電荷累積及其衍生的顯示異常問題獲得解決。
文檔編號G02F1/1362GK102023437SQ200910190199
公開日2011年4月20日 申請日期2009年9月14日 優(yōu)先權(quán)日2009年9月14日
發(fā)明者何宣儀, 何建國, 洪孟鋒 申請人:中華映管股份有限公司, 深圳華映顯示科技有限公司