專利名稱：像素結(jié)構(gòu)和薄膜晶體管陣列基板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及液晶顯示器領(lǐng)域，尤其涉及液晶顯示器中的一種像素結(jié)構(gòu)、含有該像 素結(jié)構(gòu)的薄膜晶體管陣列基板。
背景技術(shù)：
隨著信息社會的發(fā)展，人們對顯示設(shè)備的需求得到了增長。為了滿足這種要求，最 近幾種平板顯示設(shè)備如薄膜晶體管液晶顯示器件(TFT-IXD)，等離子體顯示器件(PDP)都 得到了迅猛的發(fā)展。在平板顯示器件當中，薄膜晶體管液晶顯示器件由于其重量低，體積 小，能耗低等優(yōu)點，正在一步步占據(jù)平板顯示的主導(dǎo)地位。圖1為現(xiàn)有的薄膜晶體管顯示器的截面結(jié)構(gòu)示意圖，現(xiàn)有的薄膜晶體管液晶顯示 器主要由一薄膜晶體管陣列基板11，一彩色濾光基板12，薄膜晶體管陣列基板11和彩色濾 光基板12之間的液晶層13，薄膜晶體管陣列基板11上的像素電極14，以及彩色濾光基板 12上的公共電極14'，涂覆在像素電極14和公共電極14'上的取向膜15。其中，薄膜晶 體管陣列基板11由多個呈矩陣式排列的像素結(jié)構(gòu)構(gòu)成。通常，各像素結(jié)構(gòu)主要包括薄膜晶 體管和像素電極，其中，像素電極和薄膜晶體管陣列基板之間形成液晶電容，像素電極和彩 色濾光基板之間形成存儲電容。對于普通的非晶硅薄膜晶體管液晶顯示器(a-Si TFT-IXD)，驅(qū)動電路集成在薄膜 晶體管陣列基板11上的，公共電極形成在彩色濾光基板12上。圖2為現(xiàn)有的液晶顯示器 的薄膜晶體管陣列基板的電路連接示意圖，薄膜晶體管陣列基板11的電路連接如圖2所 示，21是數(shù)據(jù)線，22是柵極線，23是薄膜晶體管(TFT)，M是單個像素的液晶電容(Clc)，25 是存儲電容(Cst)；當屏正常驅(qū)動的時候，柵極線22依次為高電平，當前行的薄膜晶體管23 就會處于導(dǎo)通狀態(tài)，通過一個合適的行驅(qū)動時間，液晶電容M和存儲電容25的電位和數(shù)據(jù) 線21的電位相同，從而使當前行的像素能顯示需要的亮度，當前行驅(qū)動結(jié)束后，柵極線22 為低電平，薄膜晶體管23處于關(guān)斷狀態(tài)，使已經(jīng)充電的像素電位能保持到下一幀重新驅(qū)動 該行像素為止。驅(qū)動一行之后接著驅(qū)動下一行，直到刷新完整個畫面，一幀結(jié)束，接著下一 幀開始。對于MXN分辨率液晶顯示器，根據(jù)圖2所示的的驅(qū)動電路，源極驅(qū)動器(Source driver)需要驅(qū)動3XM條數(shù)據(jù)線，柵極驅(qū)動器(Gate driver)需要驅(qū)動N條柵極線。因為 源極驅(qū)動器成本比柵極驅(qū)動器的成本高，所以減少數(shù)據(jù)線的數(shù)量會降低驅(qū)動器的成本。具 有雙柵極線(dual gate)的液晶顯示器通過減少一半數(shù)量的數(shù)據(jù)線，增加一倍數(shù)量的柵極 線來降低成本。圖3為現(xiàn)有的具有雙柵極線的液晶顯示器的電路連接示意圖，31是數(shù)據(jù)線，32是 第一柵極線，33是第二柵極線，同一行上相鄰的兩個像素共用一條數(shù)據(jù)線31，但是相鄰兩 個像素不共用同一條柵極線，所以一行像素需要第一柵極線32和第二柵極線33兩條柵極 線來驅(qū)動，所以數(shù)據(jù)線的數(shù)量減少了一半，柵極線的數(shù)量增加了一倍。其驅(qū)動原理是將一行 的驅(qū)動時間分成兩半，前半段時間當前行的第一柵極線打開，驅(qū)動該行一半的像素，后半段時間第二柵極線打開，驅(qū)動該行的另一半像素。圖4為現(xiàn)有的具有雙柵極線的像素結(jié)構(gòu)示意圖，其中41是數(shù)據(jù)線，42是第一柵極 線，43是虛設(shè)(dummy)數(shù)據(jù)線，44是第二柵極線，45是公共電極線，46是薄膜晶體管，47是 像素電極。第一柵極線42和第二柵極線44和薄膜晶體管46的柵極電連接且是同一金屬 層，第一柵極線42和第二柵極線44分別控制與其電連接的薄膜晶體管的開啟和關(guān)閉，數(shù)據(jù) 線41和薄膜晶體管46的源極是同一金屬層并且電連接，像素電極47通過過孔與薄膜晶體 管的漏極連接，將數(shù)據(jù)線上的電位傳輸?shù)较袼仉姌O上。公共電極線45和第一柵極線42和 第二柵極線44是同層金屬。現(xiàn)有的具有雙柵極線(dual gate)的像素結(jié)構(gòu)每行像素都要用兩條柵極線驅(qū)動， 第二條柵極線一樣要滿足線寬、線距和延時的要求，所以第二條的柵極線要占用一定的像 素面積，使像素的開口率降低；另外，雖然在數(shù)據(jù)線方向上少了一條數(shù)據(jù)線，但是為了避免 相鄰像素間的電容耦合效應(yīng)，相鄰像素間沒有數(shù)據(jù)線的地方都要放置虛設(shè)(dummy)數(shù)據(jù) 線，或者使相鄰像素電極之間保持和有數(shù)據(jù)線時一樣的距離，這樣少了數(shù)據(jù)線并沒有增加 開口率，所以對于具有雙柵極線的像素結(jié)構(gòu)，其像素開口率是降低的。

發(fā)明內(nèi)容
本發(fā)明解決的是現(xiàn)有技術(shù)的具有雙柵極線的像素結(jié)構(gòu)，其像素開口率低的問題。為解決上述問題，本發(fā)明提供一種像素結(jié)構(gòu)，配置于薄膜晶體管陣列基板上，包 括第一薄膜晶體管和第二薄膜晶體管，第一像素電極和第二像素電極；第一柵極線和第二柵極線，分別連接所述第一薄膜晶體管和第二薄膜晶體管的柵 極；第一薄膜晶體管和相鄰像素結(jié)構(gòu)的第二薄膜晶體管共用的數(shù)據(jù)線；還包括遮光部，形成于第一像素電極和/或第二像素電極的邊緣?？蛇x的，還包括公共電極線，形成于所述第一像素電極和第二像素電極之間。可選的，所述遮光部包括第一遮光部，形成于第一像素電極靠近第一柵極線的邊 緣，和/或形成于第二像素電極靠近第一柵極線的邊緣?？蛇x的，所述遮光部包括第二遮光部，形成于第一像素電極靠近第二柵極線的邊 緣，和/或形成于第二像素電極靠近第二柵極線的邊緣?？蛇x的，所述遮光部包括第三遮光部，形成于第一像素電極的靠近數(shù)據(jù)線的邊 緣，和/或形成于第二像素電極的靠近數(shù)據(jù)線的邊緣?？蛇x的，所述遮光部包括第四遮光部，形成于第一像素電極靠近第二像素電極的 邊緣，和/或形成于第二像素電極靠近第一像素電極的邊緣。可選的，所述第一遮光部由所述公共電極線向所述第一像素電極內(nèi)部沿平行于所 述第一柵極線方向延伸形成，和/或向第二像素電極內(nèi)部沿平行于所述第一柵極線方向延 伸形成。可選的，所述第二遮光部由所述公共電極線向所述第一像素電極內(nèi)部沿平行于所 述二柵極線方向延伸形成，和/或向第二像素電極內(nèi)部沿平行于所述二柵極線方向延伸形 成?？蛇x的，所述第三遮光部為第一柵極線或第二柵極線向所述第一像素電極內(nèi)部沿平行于所述數(shù)據(jù)線方向延伸形成，和/或向第二像素電極內(nèi)部沿平行于所述數(shù)據(jù)線方向延 伸形成?？蛇x的，所述第四遮光部為所述公共電極線在平行數(shù)據(jù)線方向覆蓋所述第一像素 電極的邊緣部分，和/或覆蓋所述第二電極的邊緣部分。本發(fā)明的另一方面還提供一種薄膜晶體管陣列基板，包括多個像素結(jié)構(gòu)，所述像 素結(jié)構(gòu)為以上所述的任意一種像素結(jié)構(gòu)。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點在現(xiàn)有技術(shù)的基礎(chǔ)上增加遮光部，減少像素電極在邊緣的漏光現(xiàn)象，從而可以增 加像素的開口率。而且，本發(fā)明將現(xiàn)有技術(shù)的虛設(shè)(dummy)數(shù)據(jù)線的位置即第一像素電極和所述第 二像素電極之間設(shè)置公共電極，可以節(jié)省公共電極線的空間。且不用單獨占用像素面積做 公共電極走線，所以像素的開口率會有很大的提升。進一步地，本發(fā)明的一具體實施方式
中，利用相鄰像素的柵極線向像素電極內(nèi)部 沿平行于數(shù)據(jù)線方向延伸形成的第三遮光部，在像素電極的靠近數(shù)據(jù)線的邊緣遮光，這樣 可以不增大柵極線和像素電極之間的電容，增大開口率的同時不會降低像素結(jié)構(gòu)的特性。


圖1為現(xiàn)有的薄膜晶體管顯示器的截面結(jié)構(gòu)示意圖。圖2為現(xiàn)有的液晶顯示器的薄膜晶體管陣列基板的電路連接示意圖。圖3為現(xiàn)有的具有雙柵極線的液晶顯示器的電路連接示意圖。圖4為現(xiàn)有的具有雙柵極線的像素結(jié)構(gòu)示意圖。圖5為本發(fā)明實施例的像素結(jié)構(gòu)的結(jié)構(gòu)示意圖。圖6為本發(fā)明實施例的像素結(jié)構(gòu)的第一層金屬的布局示意圖。圖7為本發(fā)明實施例的像素結(jié)構(gòu)的第二層金屬的布局示意圖。圖8為本發(fā)明實施例的像素結(jié)構(gòu)與相鄰像素結(jié)構(gòu)的連接示意圖。
具體實施例方式本發(fā)明通過在像素電極的邊緣增加遮光部，減少像素電極邊緣的漏光，從而可以 增加像素的開口率。下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細描述。圖5為本發(fā)明一具體實施例的像素結(jié)構(gòu)的剖面示意圖，該剖面平行于薄膜晶體管 陣列基板，圖5所示像素結(jié)構(gòu)，配置于薄膜晶體管陣列基板上，該像素結(jié)構(gòu)包括第一薄膜 晶體管511和第二薄膜晶體管521，第一像素電極512和第二像素電極522 ；像素電容(圖 中未示)，該像素電容包括液晶電容和存儲電容，像素電極和薄膜晶體管陣列基板的公共電 極之間形成液晶電容，像素電極和濾色器基板的公共電極之間形成存儲電容；第一柵極線 513和第二柵極線523，分別連接所述第一薄膜晶體管511和第二薄膜晶體管521的柵極； 同時參考圖8，第一薄膜晶體管511和相鄰像素結(jié)構(gòu)的第二薄膜晶體管521共用的數(shù)據(jù)線 54 ；還包括遮光部，形成于第一像素電極512和/或第二像素電極522的邊緣。本發(fā)明具 體實施例的像素結(jié)構(gòu)還包括公共電極線陽，形成于所述第一像素電極512和第二像素電極 522之間，與第一柵極線513和第二柵極線523垂直，且該公共電極55所在的位置為現(xiàn)有技術(shù)像素結(jié)構(gòu)的虛設(shè)(dummy)數(shù)據(jù)線的位置，因此不用單獨占用像素面積做公共電極走線， 所以像素的開口率會有很大的增加。繼續(xù)參考圖5，同時參考圖7，所述遮光部包括第一遮光部531，形成于第一像素電 極512靠近第一柵極線513的邊緣，和/或形成于第二像素電極522靠近第一柵極線513的 邊緣，通過在現(xiàn)有技術(shù)的基礎(chǔ)上增加第一遮光部531，可以減少像素電極在靠近第一柵極線 513邊緣的漏光現(xiàn)象，從而可以增加像素的開口率。在該具體實施例中，第一像素電極512 靠近第一柵極線513的邊緣和第二像素電極522靠近第一柵極線513的邊緣均形成有第一 遮光部531，由所述公共電極線55向所述第一像素電極512和第二像素電極522內(nèi)部沿平 行于所述第一柵極線513方向延伸形成。繼續(xù)參考圖5，同時參考圖7，所述遮光部還可以包括第二遮光部532，形成于第一 像素電極512靠近第二柵極線523的邊緣，和/或形成于第二像素電極522靠近第二柵極 線523的邊緣，通過在現(xiàn)有技術(shù)的基礎(chǔ)上增加第二遮光部532，可以減少像素電極在靠近第 二柵極線523邊緣的漏光現(xiàn)象，從而可以增加像素的開口率。在該具體實施例中，第一像素 電極512靠近第二柵極線523的邊緣和第二像素電極522靠近第二柵極線523的邊緣均形 成有第二遮光部532，由所述公共電極線55向所述第一像素電極512和第二像素電極522 內(nèi)部沿平行于所述二柵極線523方向延伸形成。繼續(xù)參考圖5，同時參考圖6，所述遮光部還可以包括第三遮光部533，形成于第 一像素電極512靠近數(shù)據(jù)線M的邊緣，和/或形成于第二像素電極522靠近數(shù)據(jù)線M的 邊緣，通過在現(xiàn)有技術(shù)的基礎(chǔ)上增加第三遮光部533，可以減少像素電極在靠近數(shù)據(jù)線M 邊緣的漏光現(xiàn)象，從而可以增加像素的開口率。在該具體實施例中，第一像素電極512靠近 數(shù)據(jù)線M的邊緣和第二像素電極522靠近數(shù)據(jù)線M的邊緣均形成有第三遮光部533，由 第一柵極線513和第二柵極線523向所述第一像素電極512和第二像素電極522內(nèi)部沿平 行于所述數(shù)據(jù)線M方向延伸形成。其中，本發(fā)明的像素結(jié)構(gòu)在形成像素結(jié)構(gòu)陣列時，同時 參考圖8，第二素電極522的第三遮光部533為相鄰的第一像素結(jié)構(gòu)61的第一柵極線513 向像素電極內(nèi)部沿平行于數(shù)據(jù)線M方向延伸形成，第一像素電極512的第三遮光部533為 相鄰的第二像素結(jié)構(gòu)62的第二柵極線523向像素電極內(nèi)部沿平行于數(shù)據(jù)線M方向延伸形 成，這樣不會增大柵極線和像素電極之間的電容，增大開口率的同時不會降低像素結(jié)構(gòu)的 特性。繼續(xù)參考圖5，同時參考圖7，所述遮光部還可以包括第四遮光部534，形成于第一 像素電極512靠近第二像素電極522的邊緣，和/或形成于第二像素電極522靠近第一像 素電極512邊緣，通過在現(xiàn)有技術(shù)的基礎(chǔ)上增加第四遮光部534，可以減少像素電極在靠近 公共電極線陽邊緣的漏光現(xiàn)象，從而可以增加像素的開口率。在該具體實施例中，第一像 素電極512的第四邊緣和第二像素電極522的第四邊緣均形成有第四遮光部534。所述第 四遮光部為所述公共電極線55在平行數(shù)據(jù)線M方向覆蓋所述第一像素電極512的邊緣部 分和第二像素電極522的邊緣部分，并且與第一像素電極512和第二像素電極522分別形 成存儲電容。在該具體實施例中，第一柵極線513和第二柵極線523為第一層金屬，第一數(shù)據(jù)線 514、第二數(shù)據(jù)線524、公共電極線53為第二層金屬。本發(fā)明的以上所述的具體實施例，在像素內(nèi)的四個方向都有遮光，而且不用單獨占用像素面積做公共電極走線，所以像素的開口率有很大的提高。在本發(fā)明的其他具體實 施例中，像素結(jié)構(gòu)的遮光部可以為第一遮光部、第二遮光部、第三遮光部和第四遮光部的任
思組合。而且，本發(fā)明將現(xiàn)有技術(shù)的虛設(shè)(dummy)數(shù)據(jù)線的位置即第一像素電極和所述第 二像素電極之間設(shè)置一公共電極，可以節(jié)省公共電極線的空間。本領(lǐng)域技術(shù)人員可以理解，本發(fā)明中的像素結(jié)構(gòu)可以應(yīng)用于薄膜晶體管陣列基 板，因此本發(fā)明的具體實施方式
還提供了一種薄膜晶體管陣列基板，其包括多個像素結(jié)構(gòu)， 該像素結(jié)構(gòu)和以上所述的像素結(jié)構(gòu)相同，在此不做贅述。以上所述僅為本發(fā)明的具體實施例，為了使本領(lǐng)域技術(shù)人員更好的理解本發(fā)明的 精神，然而本發(fā)明的保護范圍并不以該具體實施例的具體描述為限定范圍，任何本領(lǐng)域的 技術(shù)人員在不脫離本發(fā)明精神的范圍內(nèi)，可以對本發(fā)明的具體實施例做修改，而不脫離本 發(fā)明的保護范圍。
權(quán)利要求
1.一種像素結(jié)構(gòu)，配置于薄膜晶體管陣列基板上，包括第一薄膜晶體管和第二薄膜 晶體管，第一像素電極和第二像素電極；第一柵極線和第二柵極線，分別連接所述第一薄膜晶體管和第二薄膜晶體管的柵極；第一薄膜晶體管和相鄰像素結(jié)構(gòu)的第二薄膜晶體管共用的數(shù)據(jù)線；其特征在于，還包括遮光部，形成于第一像素電極和/或第二像素電極的邊緣。
2.如權(quán)利要求1所述的像素結(jié)構(gòu)，其特征在于，還包括公共電極線，形成于所述第一像 素電極和第二像素電極之間。
3.如權(quán)利要求1或2所述的像素結(jié)構(gòu)，其特征在于，所述遮光部包括第一遮光部，形 成于第一像素電極靠近第一柵極線的邊緣，和/或形成于第二像素電極靠近第一柵極線的 邊緣。
4.如權(quán)利要求1或2所述的像素結(jié)構(gòu)，其特征在于，所述遮光部包括第二遮光部，形 成于第一像素電極靠近第二柵極線的邊緣，和/或形成于第二像素電極靠近第二柵極線的 邊緣。
5.如權(quán)利要求1或2所述的像素結(jié)構(gòu)，其特征在于，所述遮光部包括第三遮光部，形 成于第一像素電極靠近數(shù)據(jù)線的邊緣，和/或形成于第二像素電極靠近數(shù)據(jù)線的邊緣。
6.如權(quán)利要求1或2所述的像素結(jié)構(gòu)，其特征在于，所述遮光部包括第四遮光部，形 成于第一像素電極靠近第二像素電極的邊緣，和/或形成于第二像素電極靠近第一像素電 極的邊緣。
7.如權(quán)利要求3所述的像素結(jié)構(gòu)，其特征在于，所述第一遮光部由所述公共電極線向 所述第一像素電極內(nèi)部沿平行于所述第一柵極線方向延伸形成，和/或向第二像素電極內(nèi) 部沿平行于所述第一柵極線方向延伸形成。
8.如權(quán)利要求4所述的像素結(jié)構(gòu)，其特征在于，所述第二遮光部由所述公共電極線向 所述第一像素電極內(nèi)部沿平行于所述二柵極線方向延伸形成，和/或向第二像素電極內(nèi)部 沿平行于所述二柵極線方向延伸形成。
9.如權(quán)利要求5所述的像素結(jié)構(gòu)，其特征在于，所述第三遮光部為第一柵極線或第二 柵極線向所述第一像素電極內(nèi)部沿平行于所述數(shù)據(jù)線方向延伸形成，和/或向第二像素電 極內(nèi)部沿平行于所述數(shù)據(jù)線方向延伸形成。
10.如權(quán)利要求6所述的像素結(jié)構(gòu)，其特征在于，所述第四遮光部為所述公共電極線在 平行數(shù)據(jù)線方向覆蓋所述第一電極的邊緣部分，和/或覆蓋所述第二電極的邊緣部分。
11.一種薄膜晶體管陣列基板，包括多個像素結(jié)構(gòu)，其特征在于，所述像素結(jié)構(gòu)為權(quán)利 要求1 10任一項所述的像素結(jié)構(gòu)。
全文摘要
一種像素結(jié)構(gòu)和薄膜晶體管陣列基板，像素結(jié)構(gòu)配置于薄膜晶體管陣列基板上，包括第一薄膜晶體管和第二薄膜晶體管，第一像素電極和第二像素電極；第一柵極線和第二柵極線，分別連接所述第一薄膜晶體管和第二薄膜晶體管的柵極；第一薄膜晶體管和相鄰像素結(jié)構(gòu)的第二薄膜晶體管共用的數(shù)據(jù)線；還包括遮光部，形成于第一像素電極和/或第二像素電極的邊緣。在像素內(nèi)通過遮光部遮光，所以像素的開口率有很大的提高。
文檔編號G02F1/1362GK102109718SQ20091024805
公開日2011年6月29日 申請日期2009年12月29日 優(yōu)先權(quán)日2009年12月29日
發(fā)明者夏志強 申請人:上海天馬微電子有限公司