專利名稱：具修補線之畫素驅動電路結構的制作方法
具修補線之畫素驅動電路結構
技術領域：
本發(fā)明涉及畫素驅動電路結構，特別是有關于一種具修補線之畫素驅動電路結 構。
背景技術：
目前，隨著電子產品的普及；許多人皆殫精竭慮于降低液晶面板之制造成本。其 中，畫素驅動電路之雙柵極設計方式，因可減少驅動芯片的數量，而頗受垂青。相關之技術 如美國專利20080079678所示；值得注意的是，雙柵極設計方式亦可減少數據線所需之布 局空間。請參考附圖1，其為現有技術之畫素驅動電路結構之結構示意圖。為方便解釋，以 附圖1之必要區(qū)域結構為例，畫素驅動電路結構10包含一第一柵極線11、一第二柵極線 12、一第一數據線13、一第二數據線14、一第一薄膜晶體管15、一第二薄膜晶體管16、一第 三薄膜晶體管17以及一第四薄膜晶體管18。其中，第二柵極線12位于第一柵極線11下 方，且平行于第一柵極線11。第一數據線13垂直于第一柵極線11與第二柵極線12，而第 二數據線14位于第一數據線13右側，且平行于第一數據線13。第一薄膜晶體管15位于第 一數據線13之左側，且第一薄膜晶體管15之控制端是電性連接于第二柵極線12，而第一薄 膜晶體管15之輸入端則電性連接于第一數據線13。第二薄膜晶體管16位于第一數據線 13之右側，且第二薄膜晶體管16之控制端是電性連接于第一柵極線11，而第二薄膜晶體管 16之輸入端則電性連接于第一數據線13。第三薄膜晶體管17位于第二數據線14之左側， 且第三薄膜晶體管17之控制端是電性連接于第二柵極線12，而第三薄膜晶體管17之輸入 端則電性連接于第二數據線14。第四薄膜晶體管18位于第二數據線14之右側，且第四薄 膜晶體管18之控制端是電性連接于第一柵極線11，而第四薄膜晶體管18之輸入端則電性 連接于第二數據線14。承上所述，由附圖1可知悉，雙柵極設計方式較現有技術之布局方式減少了一半 數據線所需之布局空間。換句話說，第一數據線13與第二數據線14之間出現了足以容納 一條數據線的空間。此外，雙柵極薄膜晶體管因具有較佳的驅動能力、開/關電流比特性與 頻率響應能力，而漸漸在平面顯示器的畫素驅動電路上嶄露頭角，并被研發(fā)人員嘗試著與 上述之雙柵極設計方式進行整合。

發(fā)明內容有鑒于上述現有技術之問題，本發(fā)明之目的就是在提供一種具修補線之畫素驅動 電路結構，以充分利用雙柵極設計方式所衍生之空白布局空間。根據本發(fā)明之具修補線之畫素驅動電路結構，適用于一液晶顯示面板，所述具修 補線之畫素驅動電路結構包含一第一柵極線、一第二柵極線、一第一數據線、一第二數據 線、一第一薄膜晶體管、一第二薄膜晶體管、一第三薄膜晶體管、一第四薄膜晶體管以及一 修補線。修補線包含一垂直線段、一第一水平線段與一第二水平線段。垂直線段位于第一數據線與第二數據線之間；第一水平線段位于垂直線段之第一端，且第一水平線段之第一 端是延伸至第一數據線之上；第二水平線段位于垂直線段之第二端，且第二水平線段之第 一端是延伸至第一數據線之上。藉此，本發(fā)明可于第一數據線發(fā)生缺陷時，導通第一數據線 與第一水平線段之第一端，并導通第一數據線與第二水平線段之第一端，進而利用修補線 來取代第一數據線。此外，第一水平線段之第二端更可延伸至第二數據線之上，且第二水平線段之第 二端亦可延伸至第二數據線之上。藉此，當第一柵極線或第二柵極線發(fā)生缺陷時，可透過適 當的開路修補程序與短路修補程序，以修補線取代有缺陷的柵極線。承上所述，依本發(fā)明之具修補線之畫素驅動電路結構，其可充分利用雙柵極設計 方式所衍生之空白布局空間來安置修補線。然后透過適當的開路修補程序與短路修補程 序，以修補線來取代有缺陷的數據線或柵極線。

附圖1為現有技術之畫素驅動電路結構之結構示意圖；附圖2為本發(fā)明之具修補線之畫素驅動電路結構之結構示意圖；附圖3為本發(fā)明一實施例之具修補線之畫素驅動電路結構之結構示意圖；附圖4為本發(fā)明另一實施例之具修補線之畫素驅動電路結構之結構示意圖；附圖5為本發(fā)明又一實施例之具修補線之畫素驅動電路結構之結構示意圖；以及附圖6為本發(fā)明再一實施例之具修補線之畫素驅動電路結構之結構示意圖。
具體實施方式
請參閱附圖2，為本發(fā)明之具修補線之畫素驅動電路結構之結構示意圖。圖中具修 補線之畫素驅動電路結構20包含一第一柵極線11、一第二柵極線12、一第一數據線13、一 第二數據線14、一第一薄膜晶體管15、一第二薄膜晶體管16、一第三薄膜晶體管17、一第四 薄膜晶體管18以及一修補線21。其中，第二柵極線12位于第一柵極線11下方，且平行于 第一柵極線11。第一數據線13垂直于第一柵極線11與第二柵極線12，而第二數據線14 位于第一數據線13右側，且平行于第一數據線13。第一薄膜晶體管15位于第一數據線13 之左側，且第一薄膜晶體管15之控制端是電性連接于第二柵極線12，而第一薄膜晶體管15 之輸入端則電性連接于第一數據線13。第二薄膜晶體管16位于第一數據線13之右側，且 第二薄膜晶體管16之控制端是電性連接于第一柵極線11，而第二薄膜晶體管16之輸入端 則電性連接于第一數據線13。第三薄膜晶體管17位于第二數據線14之左側，且第三薄膜 晶體管17之控制端是電性連接于第二柵極線12，而第三薄膜晶體管17之輸入端則電性連 接于第二數據線14。第四薄膜晶體管18位于第二數據線14之右側，且第四薄膜晶體管18 之控制端是電性連接于第一柵極線11，而第四薄膜晶體管18之輸入端則電性連接于第二 數據線14。此外，修補線21包含一垂直線段22、一第一水平線段23以及一第二水平線段24。 垂直線段22位于第一數據線13與第二數據線14之間，亦即雙柵極設計方式所衍生之空白 布局空間，且垂直于第一柵極線11與第二柵極線12。第一水平線段23位于垂直線段22之 第一端，且平行于第一柵極線11與第二柵極線12 ；最重要的是，第一水平線段之第一端231需延伸至第一數據線13之上，以利日后利用短路修補程序來導通第一數據線13與第一水 平線段23。第二水平線段24位于垂直線段22之第二端，且平行于第一柵極線11與第二柵 極線12 ；最重要的是，第二水平線段之第一端241需延伸至第一數據線13之上，以利日后 利用短路修補程序來導通第一數據線13與第二水平線段24。承上所述，當第一數據線13之線路中某處，發(fā)生開路缺陷，而導致信號無法順利 傳遞到開路缺陷下方之各個畫素時；可進行一短路修補程序，使第一數據線13 —端與第一 水平線段之第一端231導通，并使第一數據線13另一端與第二水平線段之第一端241導 通。藉此，原本需透過第一數據線13由上而下傳送至每一畫素的信號，可改經修補線21由 下而上傳送到位于開路缺陷下方之各個畫素。此外，當第一數據線13之線路中某處，發(fā)生 短路缺陷，而導致第一數據線13與柵極線互相導通時；可先于第一數據線13與柵極線導通 處的上下兩端進行一開路修補程序，使導通處與第一數據線13斷開，再利用一短路修補程 序來導通第一數據線13之一端與第一水平線段之第一端231，以及第一數據線13之另一端 與第二水平線段之第一端241。藉此，修補線21可取代第一數據線13，將信號由下而上傳 送到位于短路缺陷下方之各個畫素。請參閱附圖3，為本發(fā)明一實施例之具修補線之畫素驅動電路結構之結構示意圖。 圖中第一水平線段之第二端232更可延伸至第二數據線14之上，且第二水平線段之第二端 242亦可延伸至第二數據線14之上。藉此，當第一柵極線11或第二柵極線12發(fā)生缺陷時， 可透過適當的開路修補程序與短路修補程序，以修補線21取代有缺陷的柵極線。請參閱附圖4，為本發(fā)明另一實施例之具修補線之畫素驅動電路結構之結構示意 圖。當圖中第二數據線14之線路中某處，發(fā)生數據線開路缺陷30，而導致信號無法順利傳 遞到數據線開路缺陷30下方之各個畫素時；可進行一短路修補程序，使第二數據線14 一 端與第一水平線段之第一端231導通，并使第二數據線14另一端與第二水平線段之第一端 241導通。藉此，原本需透過第二數據線14由上而下傳送至每一畫素的信號，可改經修補線 21，依序通過第一水平線段23、垂直線段22與第二水平線段24，由下而上傳送到位于數據 線開路缺陷30下方之各個畫素。此外，為了使多條修補線不會互相干擾，在進行完短路修 補程序后，較佳可進行開路修補程序31 34，使此處被使用后之修補線21獨立于其它修補 線。請參閱附圖5，為本發(fā)明又一實施例之具修補線之畫素驅動電路結構之結構示意 圖。當圖中第二數據線14之線路中某處，發(fā)生數據線短路缺陷35，而導致第二數據線14 與第二柵極線12互相導通時；可先于數據線短路缺陷35處的上下兩端進行開路修補程序 36、37，使數據線短路缺陷35處與第二數據線14斷開，再利用短路修補程序來導通第二數 據線14之一端與第一水平線段之第一端231，以及第二數據線14之另一端與第二水平線段 之第一端241。藉此，修補線21可取代第二數據線14，將信號由下而上傳送到位于數據線 短路缺陷35處下方之各個畫素。請參閱附圖6，為本發(fā)明再一實施例之具修補線之畫素驅動電路結構之結構示意 圖。當圖中第一柵極線11發(fā)生柵極線開路缺陷38而導致驅動信號無法順利傳遞時，本實 施例可先于柵極線開路缺陷38處前后兩端，以一短路修補程序，將第一垂直線段221與第 一柵極線11導通，并將第二垂直線段222與第一柵極線11導通。藉此，第一柵極線11之 驅動信號便可順利跳過柵極線開路缺陷38。當然，為了使此處之修補獨立于其它修補線，本實施例較佳可透過開路修補程序31 34，將柵極線開路缺陷38前后兩條修補線獨立出來。最后，關于修補線的實際制程，第一柵極線與第二柵極線可位于一第一金屬層，而 第一數據線與第二數據線可位于一第二金屬層，然后將修補線設在一第三金屬層。此外，亦 可將修補線的垂直線段設在第二金屬層，而將第一水平線段與第二水平線段設在第一金屬 層或第三金屬層?；蚴欠催^來將垂直線段設在第二金屬層，而將第一水平線段與第二水平 線段設在第三金屬層或第一金屬層。更甚者，將第一柵極線與第二柵極線設于一第一金屬 層，第一數據線與第二數據線設置于一第二金屬層，并將垂直線段設于一第三金屬層，而第 一水平線段與第二水平線段設置于第一金屬層。當然，本實施例之薄膜晶體管依然以雙柵 極薄膜晶體管(Dual-gate TFT)為佳。以上所述僅是本發(fā)明的優(yōu)選實施方式，應當指出，對于本技術領域的普通技術人 員，在不脫離本發(fā)明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為 本發(fā)明的保護范圍。
權利要求
一種具修補線之畫素驅動電路結構，適用于一液晶顯示面板，所述具修補線之畫素驅動電路結構包含一第一柵極線；一第二柵極線，平行于所述第一柵極線；一第一數據線，垂直于所述第一柵極線與所述第二柵極線；一第二數據線，平行于所述第一數據線；一第一薄膜晶體管，位于所述第一數據線之一側，所述第一薄膜晶體管之控制端是電性連接于所述第二柵極線，且所述第一薄膜晶體管之輸入端是電性連接于所述第一數據線；一第二薄膜晶體管，位于所述第一數據線之另一側，所述第二薄膜晶體管之控制端是電性連接于所述第一柵極線，且所述第二薄膜晶體管之輸入端是電性連接于所述第一數據線；一第三薄膜晶體管，位于所述第二數據線之一側，所述第三薄膜晶體管之控制端是電性連接于所述第二柵極線，且所述第三薄膜晶體管之輸入端是電性連接于所述第二數據線；以及一第四薄膜晶體管，位于所述第二數據線之另一側，所述第四薄膜晶體管之控制端是電性連接于所述第一柵極線，且所述第四薄膜晶體管之輸入端是電性連接于所述第二數據線；其特征在于所述具修補線之畫素驅動電路結構更包含一修補線，包含一垂直線段，位于所述第一數據線與所述第二數據線之間，且通過所述第一柵極線與所述第二柵極線；一第一水平線段，連接于所述垂直線段，其不與所述第一柵極線與所述第二柵極線相交，所述第一水平線段是延伸至所述第一數據線之上；以及一第二水平線段，連接于所述垂直線段，其不與所述第一柵極線與所述第二柵極線相交，所述第二水平線段是延伸至所述第一數據線之上，其中當第一柵極線、第二柵極線、第一數據線及第二數據線之中任何一線段發(fā)生缺陷時，以修補線取代有缺陷的線段，將信號由傳送到位于該缺陷線段下方之各個畫素。
2.根據權利要求1所述的具修補線之畫素驅動電路結構，其特征在于，所述第一水平 線段之第二端是延伸至所述第二數據線之上。
3.根據權利要求1所述的具修補線之畫素驅動電路結構，其特征在于，所述第二水平 線段之第二端是延伸至所述第二數據線之上。
4.根據權利要求1所述的具修補線之畫素驅動電路結構，其特征在于，所述第一柵極 線與所述第二柵極線是位于一第一金屬層，所述第一數據線與所述第二數據線是位于一第 二金屬層，且所述修補線是位于一第三金屬層。
5.根據權利要求1所述的具修補線之畫素驅動電路結構，其特征在于，所述第一柵極 線與所述第二柵極線是位于一第一金屬層，所述第一數據線與所述第二數據線是位于一第 二金屬層，所述垂直線段是位于所述第二金屬層，而所述第一水平線段與所述第二水平線 段是位于所述第一金屬層。
6.根據權利要求1所述的具修補線之畫素驅動電路結構，其特征在于，所述第一柵極線與所述第二柵極線是位于一第一金屬層，所述第一數據線與所述第二數據線是位于一第 二金屬層，所述垂直線段是位于所述第二金屬層，而所述第一水平線段與所述第二水平線 段是位于一第三金屬層。
7.根據權利要求1所述的具修補線之畫素驅動電路結構，其特征在于，所述第一柵極 線與所述第二柵極線是位于一第一金屬層，所述第一數據線與所述第二數據線是位于一第 二金屬層，所述垂直線段是位于一第三金屬層，而所述第一水平線段與所述第二水平線段 是位于所述第一金屬層。
8.根據權利要求1所述的具修補線之畫素驅動電路結構，其特征在于，所述薄膜晶體 管為一雙柵極薄膜晶體管。
全文摘要
本發(fā)明提供了一種具修補線之畫素驅動電路結構，適用于一液晶顯示面板，所述具修補線之畫素驅動電路結構包含一第一柵極線、一第二柵極線、一第一數據線、一第二數據線、一第一薄膜晶體管、一第二薄膜晶體管、一第三薄膜晶體管、一第四薄膜晶體管以及一修補線。修補線包含一垂直線段、一第一水平線段與一第二水平線段。垂直線段是位于第一數據線與第二數據線之間；第一水平線段是位于垂直線段之第一端，且第一水平線段之第一端是延伸至第一數據線之上；第二水平線段是位于垂直線段之第二端，且第二水平線段之第一端是延伸至第一數據線之上。
文檔編號G02F1/1362GK101852956SQ20101017355
公開日2010年10月6日 申請日期2010年4月27日 優(yōu)先權日2010年4月27日
發(fā)明者李坤政, 洪敏翔, 游家華 申請人:瀚宇彩晶股份有限公司