專(zhuān)利名稱(chēng)：移位寄存器、顯示驅(qū)動(dòng)電路、顯示面板、顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及移位寄存器和各種顯示驅(qū)動(dòng)器。
背景技術(shù)：
在專(zhuān)利文獻(xiàn)1 (參照?qǐng)D34)中，公開(kāi)有一種將柵極驅(qū)動(dòng)器中所含的移位寄存器的各級(jí)的輸出輸入到NAND，并且，向該NAND輸入DCG信號(hào)，向掃描信號(hào)線(xiàn)供給NAND的輸出的結(jié)構(gòu)。在該結(jié)構(gòu)中，通過(guò)在液晶顯示裝置的電源ON、OFF(導(dǎo)通、斷開(kāi))時(shí)將DCG信號(hào)激活，能夠同時(shí)選擇全掃描信號(hào)線(xiàn)，并向全像素寫(xiě)入Vcom(公用電極電位)?，F(xiàn)有技術(shù)文獻(xiàn)專(zhuān)利文獻(xiàn)
專(zhuān)利文獻(xiàn)1 日本公開(kāi)專(zhuān)利公報(bào)“特開(kāi)2000-347627號(hào)(
公開(kāi)日2000年12 月15日)”

發(fā)明內(nèi)容
發(fā)明要解決的問(wèn)題在上述現(xiàn)有的結(jié)構(gòu)中，需要輸入移位寄存器的輸出和DCG信號(hào)的NAND以及用于在同時(shí)選擇之后將移位寄存器初始化的部件(初始化信號(hào)的生成電路、發(fā)送線(xiàn)等)，因此阻礙了柵極驅(qū)動(dòng)器的小型化。本發(fā)明的目的在于提供一種實(shí)現(xiàn)顯示驅(qū)動(dòng)電路(各種顯示驅(qū)動(dòng)器)的小型化的移位寄存器。解決問(wèn)題的技術(shù)手段本發(fā)明的移位寄存器的特征在于，其是在例如以規(guī)定的定時(shí)進(jìn)行多個(gè)信號(hào)線(xiàn)的同時(shí)選擇的顯示驅(qū)動(dòng)電路中使用的移位寄存器，該移位寄存器在各級(jí)中包括具有初始化用端子的觸發(fā)器；和被輸入同時(shí)選擇信號(hào)并使用上述觸發(fā)器的輸出來(lái)生成本級(jí)的輸出信號(hào)的信號(hào)生成電路，各級(jí)的輸出信號(hào)通過(guò)上述同時(shí)選擇信號(hào)的有效化而成為有效并在進(jìn)行上述同時(shí)選擇的期間為有效，觸發(fā)器的初始化用端子為有效的期間，無(wú)論(該觸發(fā)器的)其它的輸入端子的狀態(tài)如何，該觸發(fā)器的輸出都成為無(wú)效，向上述初始化用端子輸入同時(shí)選擇信號(hào)。根據(jù)所述結(jié)構(gòu)，能夠?qū)⑼瑫r(shí)選擇信號(hào)作為用于移位寄存器的初始化的信號(hào)使用， 因此，無(wú)需另外生成用于對(duì)移位寄存器進(jìn)行初始化的信號(hào)并向各級(jí)輸入。由此，能夠?qū)崿F(xiàn)使用移位寄存器的顯示驅(qū)動(dòng)電路(各種顯示驅(qū)動(dòng)器)的小型化。發(fā)明的效果根據(jù)本發(fā)明，能夠?qū)崿F(xiàn)顯示驅(qū)動(dòng)電路(顯示驅(qū)動(dòng)器)的小型化。


圖1是表示本實(shí)施方式1的液晶顯示裝置的結(jié)構(gòu)的示意圖。
圖2是表示圖1所示的液晶顯示裝置的移位寄存器的一部分的電路圖。圖3是圖2所示的移位寄存器的觸發(fā)器的電路圖(a)和真值表(b)。圖4是表示圖1的液晶顯示裝置的驅(qū)動(dòng)方法(電源ON時(shí))的時(shí)序圖。圖5是表示圖1的液晶顯示裝置的驅(qū)動(dòng)方法(電源OFF時(shí))的時(shí)序圖。圖6是表示圖1的液晶顯示裝置的驅(qū)動(dòng)方法(強(qiáng)制截?cái)鄷r(shí))的時(shí)序圖。圖7是表示本實(shí)施方式1的液晶顯示裝置的其它結(jié)構(gòu)的示意圖。圖8是表示圖2所示的移位寄存器的變形例的電路圖。圖9是圖8所示的移位寄存器的觸發(fā)器的電路圖(a)和真值表(b)。圖10是表示本實(shí)施方式1的液晶顯示裝置的另一結(jié)構(gòu)的示意圖。圖11是表示圖10所示的液晶顯示裝置的移位寄存器的一部分的電路圖。圖12是圖11所示的移位寄存器的觸發(fā)器的電路圖(a)和真值表(b)。圖13是表示圖10的液晶顯示裝置的驅(qū)動(dòng)方法(電源ON時(shí))的時(shí)序圖。圖14是表示本實(shí)施方式1的液晶顯示裝置的又一對(duì)構(gòu)的示意圖。圖15是表示圖14所示的液晶顯示裝置的移位寄存器的一部分的電路圖。圖16是圖15所示的移位寄存器的觸發(fā)器的電路圖(a)、動(dòng)作時(shí)序圖(b)和真值表
(C)。圖17是表示圖14的液晶顯示裝置的驅(qū)動(dòng)方法(電源ON時(shí))的時(shí)序圖。圖18是表示圖15的變形例的電路圖。圖19是表示本實(shí)施方式2的液晶顯示裝置的結(jié)構(gòu)的示意圖。圖20是表示圖19的液晶顯示裝置的移位寄存器的一部分的電路圖。圖21是表示圖19的液晶顯示裝置的驅(qū)動(dòng)方法(電源ON時(shí))的時(shí)序圖。圖22是表示圖20的NAND的具體的結(jié)構(gòu)的電路圖。圖23是表示本實(shí)施方式3的液晶顯示裝置的結(jié)構(gòu)的示意圖。圖M是表示圖23所示的液晶顯示裝置的移位寄存器的各級(jí)的電路圖。圖25是表示圖23所示的液晶顯示裝置的G-CS驅(qū)動(dòng)器的D鎖存電路的電路圖。圖沈是表示圖23的液晶顯示裝置的驅(qū)動(dòng)方法的時(shí)序圖。圖27是表示圖23的液晶顯示裝置的驅(qū)動(dòng)方法的時(shí)序圖。圖觀是表示本實(shí)施方式4的液晶顯示裝置的結(jié)構(gòu)的示意圖。圖四是表示圖觀的液晶顯示裝置的驅(qū)動(dòng)方法的時(shí)序圖。圖30是表示圖觀的液晶顯示裝置的驅(qū)動(dòng)方法的時(shí)序圖。圖31是表示移位寄存器的各級(jí)的結(jié)構(gòu)例的電路圖。圖32是表示本實(shí)施方式5的液晶顯示裝置的結(jié)構(gòu)的示意圖。圖33是表示圖32所示的液晶顯示裝置的移位寄存器的一部分的電路圖。圖34是表示現(xiàn)有的移位寄存器的結(jié)構(gòu)的電路圖。
具體實(shí)施例方式下面，基于圖1 圖33對(duì)本發(fā)明的實(shí)施方式進(jìn)行說(shuō)明。另外，在以下說(shuō)明中，向置位復(fù)位型觸發(fā)器(下面適當(dāng)簡(jiǎn)記為FF)的置位用端子(S端子或者SB端子)輸入置位用信號(hào)(S信號(hào)或者SB信號(hào))，向復(fù)位用端子(R端子或者RB端子)輸入復(fù)位用信號(hào)(R信號(hào)或者RB信號(hào))，并從輸出端子⑴端子)輸出Q信號(hào)，從反轉(zhuǎn)輸出端子(QB端子)輸出QB信號(hào)。另外，將高電位側(cè)電源(VDD)的電位設(shè)為Vdd(以下適宜地記為High)，將低電位側(cè)電源(VSS)的電位設(shè)為Vss (以下適宜地記為L(zhǎng)ow)。S信號(hào)(置位信號(hào))、R信號(hào)(復(fù)位信號(hào)) 和Q信號(hào)(輸出信號(hào))在有效(active)時(shí)成為High (高電平)的信號(hào)，SB信號(hào)(反轉(zhuǎn)置位信號(hào)(set bar))、RB信號(hào)(反轉(zhuǎn)復(fù)位信號(hào))和QB信號(hào)(反轉(zhuǎn)輸出信號(hào))在有效時(shí)成為 Low (低電平)的信號(hào)。〔實(shí)施方式1〕圖1是表示本發(fā)明的液晶顯示裝置3a的結(jié)構(gòu)的電路圖。液晶顯示裝置3a包括 顯示部DAR、柵極驅(qū)動(dòng)器⑶、源極驅(qū)動(dòng)器SD和顯示控制電路DCC。顯示控制電路DCC向柵極驅(qū)動(dòng)器⑶供給AON信號(hào)(同時(shí)選擇信號(hào))、柵極啟動(dòng)脈沖GSP、柵極導(dǎo)通使能(gate on enable)信號(hào)GOE和柵極時(shí)鐘信號(hào)GCKl、GCK2。另外，顯示控制電路DCC向源極驅(qū)動(dòng)器SD供給源極啟動(dòng)脈沖SSP、數(shù)字?jǐn)?shù)據(jù)DAT、極性信號(hào)POL和源極時(shí)鐘信號(hào)SCK。柵極驅(qū)動(dòng)器GD中包括移位寄存器SR，該移位寄存器SR包括多級(jí)。下面，將移位寄存器的i級(jí)(i = 1，……， n-l，n，n+l，……)適宜地簡(jiǎn)記為i級(jí)SRi。來(lái)自移位寄存器的i級(jí)SRi的輸出信號(hào)(OUT信號(hào))，經(jīng)由緩存器向顯示部DAR的掃描信號(hào)線(xiàn)Gi供給。例如，η級(jí)Sfoi的OUT信號(hào)經(jīng)由緩存器向掃描信號(hào)線(xiàn)供給。在顯示部DAR中，掃描信號(hào)線(xiàn)連接于與PDCn內(nèi)的像素電極連接的晶體管的柵極，在PDCn內(nèi)的像素電極與保持電容配線(xiàn)CSn之間形成有保持電容(輔助電容)。另外，對(duì)應(yīng)一根數(shù)據(jù)信號(hào)線(xiàn)設(shè)置一個(gè)模擬開(kāi)關(guān)asw和反相器，該反相器的輸入與 AON信號(hào)線(xiàn)連接，數(shù)據(jù)信號(hào)線(xiàn)的端部與模擬開(kāi)關(guān)asw的一個(gè)導(dǎo)通端子連接，模擬開(kāi)關(guān)asw的另一個(gè)導(dǎo)通端子與Vcom(共用電極電位)電源連接，模擬開(kāi)關(guān)asw的P溝道側(cè)柵極與反相器的輸出連接，模擬開(kāi)關(guān)asw的N溝道側(cè)柵極與AON信號(hào)線(xiàn)連接。圖2是表示移位寄存器SR的一部分的具體結(jié)構(gòu)的電路圖。如該圖所示，在移位寄存器的各級(jí)中包括具有SB端子、R端子和INIT端子的置位復(fù)位型觸發(fā)器FF、兩個(gè)模擬開(kāi)關(guān)ASW1、ASW2、反相器、CK端子、ON端子、OUT端子、OUTB端子，觸發(fā)器FF的INIT端子與ON 端子連接，F(xiàn)F的Q端子與模擬開(kāi)關(guān)ASWl的P溝道側(cè)柵極和模擬開(kāi)關(guān)ASW2的N溝道側(cè)柵極連接，F(xiàn)F的QB端子與模擬開(kāi)關(guān)ASWl的N溝道側(cè)柵極和模擬開(kāi)關(guān)ASW2的P溝道側(cè)柵極連接，模擬開(kāi)關(guān)ASWl的一導(dǎo)通電極與ON端子連接，并且，模擬開(kāi)關(guān)ASW2的一導(dǎo)通電極與CK 端子連接，模擬開(kāi)關(guān)ASWl的另一導(dǎo)通電極、模擬開(kāi)關(guān)ASW2的另一導(dǎo)通電極和作為該級(jí)的輸出端子的OUT端子相連接，且OUT端子經(jīng)由反相器與OUTB端子連接。在移位寄存器SR中，本級(jí)的OUTB端子與下一級(jí)的SB端子連接，下一級(jí)的OUT端子與本級(jí)的R端子連接。例如，η級(jí)Sfoi的OUTB端子與(η+1)級(jí)Sfoi+Ι的SB端子連接，(n+1) 級(jí)Sfoi+Ι的OUT端子與η級(jí)Sfoi的R端子連接。另外，向移位寄存器SR的初始級(jí)SRl的SB 端子輸入GSPB信號(hào)。另外，在柵極驅(qū)動(dòng)器GD中，各級(jí)的ON端子與AON信號(hào)線(xiàn)連接，奇數(shù)級(jí)的CK端子和偶數(shù)級(jí)的CK端子與不同的GCK線(xiàn)(供給GCK的線(xiàn))連接。例如，η級(jí)Sfoi的 CK端子與GCK2信號(hào)線(xiàn)連接，(η+1)級(jí)Sfoi+Ι的CK端子與GCKl信號(hào)線(xiàn)連接。作為圖2的觸發(fā)器FF，使用圖3所示的FFl。如該圖所示，觸發(fā)器FFl如下構(gòu)成， 其包括構(gòu)成CMOS電路的P溝道晶體管p84和N溝道晶體管π84、構(gòu)成CMOS電路的P溝道晶體管p85和N溝道晶體管n85、P溝道晶體管P81、P82、P83、N溝道晶體管n82、n83、n99、
7SB端子、R端子、Q端子、QB端子，其中，P84的柵極、n84的柵極、Ρ85的漏極、η85的漏極和 QB端子相連接，并且，ρ84的漏極、η84的漏極、p81的漏極、n82的漏極、ρ85的柵極、η85的柵極、η99的漏極和Q端子相連接，η84的源極和η83的漏極相連接，ρ84的源極和ρ83的漏極相連接，Ρ81的源極和p82的漏極相連接，INIT端子與n99的柵極連接，SB端子與Ρ81的柵極和η83的柵極連接，R端子與π82的柵極、ρ82的柵極、ρ83的柵極連接，η85的源極與 VSS連接，ρ82、ρ83和ρ85的源極與VDD連接，η82、η99和η83的源極與VSS連接。在此， ρ84、η84、ρ85和η85構(gòu)成鎖存電路LC，p81作為置位晶體管ST發(fā)揮作用，n82作為復(fù)位晶體管RT發(fā)揮作用，p83和n83分別作為鎖存解除晶體管LRT發(fā)揮作用，p82作為優(yōu)先決定晶體管PDT發(fā)揮作用。圖3(b)為FFl的真值表。如圖3(b)所示，F(xiàn)Fl的Q信號(hào)在SB信號(hào)為High(無(wú)效)且R信號(hào)為High (有效)的期間為L(zhǎng)ow (無(wú)效)；在SB信號(hào)為High (無(wú)效)且R信號(hào)為 Low (無(wú)效)的期間為保持狀態(tài)；在SB信號(hào)為L(zhǎng)ow (有效)且R信號(hào)為High (有效)的期間為L(zhǎng)ow(無(wú)效)；在SB信號(hào)為L(zhǎng)ow(有效)且R信號(hào)為L(zhǎng)ow(無(wú)效)的期間為High (有效)。 另外，在觸發(fā)器FFl中，在INIT端子為High(有效)的期間，SB信號(hào)和R信號(hào)均為有效的情況下，n82、n99、p85為ON, Q信號(hào)為L(zhǎng)ow, QB信號(hào)為High (無(wú)效)。圖4 圖6是分別表示液晶顯示裝置3a的、電源ON時(shí)、電源OFF時(shí)和強(qiáng)制截?cái)鄷r(shí)各自的驅(qū)動(dòng)方法的時(shí)序圖。另外，各圖中，AON是指AON信號(hào)(同時(shí)選擇信號(hào))、GSPB是指反轉(zhuǎn)柵極啟動(dòng)脈沖信號(hào)、GCKl是指GCKl信號(hào)、GCK2是指GCK2信號(hào)，SBi、Ri, Qi和OUTi (i = n-l,n,n+l)分別指i級(jí)SRi的SB信號(hào)(SB端子的電位)、R信號(hào)(R端子的電位)、Q信號(hào)⑴端子的電位)和OUT信號(hào)(OUT端子的電位)。在液晶顯示裝置3a中，在電源0N、0FF時(shí)進(jìn)行以下的準(zhǔn)備動(dòng)作。具體而言，AON信號(hào)被設(shè)定為規(guī)定期間有效(High)。由于在移位寄存器SR的各級(jí)中ASWl均置于0N，因此， 全級(jí)的OUT信號(hào)為有效(High)，選擇全掃描信號(hào)線(xiàn)。另外，此時(shí)，與各數(shù)據(jù)信號(hào)線(xiàn)對(duì)應(yīng)的模擬開(kāi)關(guān)asw為0N，因此，向全數(shù)據(jù)信號(hào)線(xiàn)供給Vcom。另外，在各級(jí)的觸發(fā)器中，被輸入AON 信號(hào)的INIT端子成為有效(High)，因此Q信號(hào)為L(zhǎng)ow (無(wú)效)、QB信號(hào)成為High (無(wú)效)。 以上的準(zhǔn)備動(dòng)作結(jié)束后(Α0Ν信號(hào)成為無(wú)效后)，成為向顯示部DAR的全PIX寫(xiě)入Vcom，且移位寄存器SR被初始化的(各級(jí)的觸發(fā)器的輸出為無(wú)效的)狀態(tài)。另外，在液晶顯示裝置3a的移位寄存器SR中，在各垂直掃描期間(各幀顯示時(shí)) 進(jìn)行下面的動(dòng)作。即，當(dāng)輸入本級(jí)的SB信號(hào)成為有效( = Low)時(shí)，本級(jí)的FF被置位，Q信號(hào)變?yōu)镠igh (有效)，GCK信號(hào)經(jīng)由模擬開(kāi)關(guān)ASW2被取入本級(jí)。當(dāng)本級(jí)的GCK信號(hào)變?yōu)橛行?High)時(shí)，本級(jí)的OUT信號(hào)變?yōu)橛行?High)，并且下一級(jí)的SB信號(hào)變?yōu)橛行?。由此，下一?jí)的FF的OUT信號(hào)變?yōu)橛行В珿CK信號(hào)被取入下一級(jí)。當(dāng)下一級(jí)的GCK信號(hào)變?yōu)橛行?(High)時(shí)，本級(jí)的FF被復(fù)位而Q信號(hào)成為L(zhǎng)ow(無(wú)效)，模擬開(kāi)關(guān)ASWl為ON。此時(shí)，由于 AON信號(hào)為L(zhǎng)ow，因此，本級(jí)的OUT信號(hào)也成為L(zhǎng)ow (無(wú)效)。在液晶顯示裝置3a中，由于在電源ON、OFF時(shí)同時(shí)選擇全掃描信號(hào)線(xiàn)并向全像素寫(xiě)入同電位(例如Vcom)，因此，能夠避免電源0N、0FF時(shí)的畫(huà)面紊亂。在此，與現(xiàn)有技術(shù)的結(jié)構(gòu)(參照?qǐng)D34)進(jìn)行比較，通過(guò)將AON信號(hào)輸入ASW1，從而不需要圖34中被輸入各級(jí)的輸出信號(hào)的NAND，進(jìn)而，通過(guò)向FF的INIT端子輸入AON信號(hào)，從而也不需要移位寄存器的初始化用信號(hào)的生成、發(fā)送結(jié)構(gòu)，從而能夠?qū)崿F(xiàn)柵極驅(qū)動(dòng)器的小型化。另外，由于在全掃描信號(hào)線(xiàn)的同時(shí)選擇時(shí)也執(zhí)行移位寄存器的初始化(各級(jí)的觸發(fā)器的初始化)，因此，與分開(kāi)進(jìn)行全掃描信號(hào)線(xiàn)的同時(shí)選擇和移位寄存器的初始化的現(xiàn)有技術(shù)的結(jié)構(gòu)相比，能夠迅速地完成準(zhǔn)備動(dòng)作。圖7是表示將圖1的移位寄存器SR用于源極驅(qū)動(dòng)器側(cè)的液晶顯示裝置北的結(jié)構(gòu)的電路圖。在該結(jié)構(gòu)中，向移位寄存器SR的初始級(jí)輸入源極啟動(dòng)脈沖SSP，并且，向各級(jí)的 CK端子輸入源極時(shí)鐘反轉(zhuǎn)信號(hào)SCKl或者SCK2。另外，從i級(jí)SRi輸出的OUT信號(hào)被供向采樣電路SAC,利用該OUT信號(hào)采樣而得的數(shù)據(jù)經(jīng)由DAC向顯示部DAR的數(shù)據(jù)信號(hào)線(xiàn)SLi供給。例如，η級(jí)Sfoi的OUT信號(hào)向采樣電路SAC供給，利用該OUT信號(hào)采樣的數(shù)據(jù)經(jīng)由DAC 向顯示部DAR的數(shù)據(jù)信號(hào)線(xiàn)SLn供給。在顯示部DAR中，數(shù)據(jù)信號(hào)線(xiàn)SLn連接于與PMn內(nèi)的像素電極連接的晶體管的源極。也可以如圖8所示構(gòu)成液晶顯示裝置3a的各級(jí)。作為圖8的觸發(fā)器FF使用圖9 所示的FF2。如圖9所示，觸發(fā)器FF2如下構(gòu)成，其包括構(gòu)成CMOS電路的P溝道晶體管p84 和N溝道晶體管π84、構(gòu)成CMOS電路的P溝道晶體管p85和N溝道晶體管n85、P溝道晶體管 ρ82、ρ83、ρ86、ρ87、N 溝道晶體管 η81、η82、η83、η88、SB 端子、R 端子、Q 端子、QB 端子， 其中，Ρ84的柵極、η84的柵極、ρ85的漏極、η85的漏極和QB端子相連接，并且，ρ84的漏極、 η84的漏極、ρ82的漏極、n81的漏極、ρ85的柵極、η85的柵極、η88的漏極和Q端子相連接， η84的源極和π83的漏極相連接，ρ84的源極和ρ83的漏極相連接，ρ83的源極和ρ87的漏極相連接，Ρ82的源極和ρ86的漏極相連接，n81的源極和p82的漏極相連接，INIT端子與 π88、p86和p87各自的柵極連接，SB端子與p82的柵極、n81的柵極、n83的柵極連接，R端子與n82的柵極和p83的柵極連接，n85的源極與VSS連接，p86、p87和p85的源極與VDD 連接，n82、n88和n83的源極與VSS連接。圖9(b)為FF2的真值表。如圖9 (b)所示，F(xiàn)F2的Q信號(hào)在SB信號(hào)為High (無(wú)效)且R信號(hào)為High (有效)的期間為L(zhǎng)ow(無(wú)效)；在SB信號(hào)為High (無(wú)效)且R信號(hào)為L(zhǎng)ow (無(wú)效)的期間為保持狀態(tài)；在SB信號(hào)為L(zhǎng)ow (有效)且R信號(hào)為High (有效)的期間為High (有效)；在SB信號(hào)Low (有效)且R信號(hào)為L(zhǎng)ow (無(wú)效)的期間為High (有效)。 另外，在觸發(fā)器FF2中，在INIT端子為High(有效)的期間，SB信號(hào)和R信號(hào)均變?yōu)橛行У那闆r下，P86、p87為OFF, n88、p85為ON, Q信號(hào)為L(zhǎng)ow, QB信號(hào)成為High (無(wú)效)。在圖8的結(jié)構(gòu)中，在電源ON、OFF時(shí)進(jìn)行下面的準(zhǔn)備動(dòng)作。具體而言，AON信號(hào)被設(shè)定為規(guī)定期間有效(High)。由于在移位寄存器SR的各級(jí)，ASffl為0N，由此，全級(jí)的OUT 信號(hào)均為有效(High)，選擇全掃描信號(hào)線(xiàn)。另外，此時(shí)，由于與各數(shù)據(jù)信號(hào)線(xiàn)對(duì)應(yīng)的模擬開(kāi)關(guān)asw置于0N，因此，向全數(shù)據(jù)信號(hào)線(xiàn)供給Vcom。另外，在各級(jí)的觸發(fā)器中，由于被輸入AON 信號(hào)的INIT端子成為有效(High)，因此，Q信號(hào)為L(zhǎng)ow (無(wú)效)、QB信號(hào)成為High (無(wú)效)。 以上的準(zhǔn)備動(dòng)作結(jié)束后(Α0ΝΒ信號(hào)為無(wú)效后)，成為向顯示部DAR的全PIX寫(xiě)入Vcom，且移位寄存器SR被初始化的(各級(jí)的觸發(fā)器的輸出為無(wú)效的)狀態(tài)。在圖8的結(jié)構(gòu)中，由于觸發(fā)器FF為置位比復(fù)位優(yōu)先的結(jié)構(gòu)，因此，從同時(shí)選擇恢復(fù)時(shí)(Α0Ν信號(hào)從有效回到無(wú)效時(shí))，SB信號(hào)比R信號(hào)更容易先成為無(wú)效。從而，能夠防止由于R信號(hào)比SB信號(hào)更先成為無(wú)效而在初始化后再次進(jìn)行置位的誤動(dòng)作。圖10是表示本液晶顯示裝置3x的結(jié)構(gòu)的電路圖。液晶顯示裝置3x包括顯示部 DAR、柵極驅(qū)動(dòng)器⑶、源極驅(qū)動(dòng)器SD和顯示控制電路DCC。顯示控制電路DCC向柵極驅(qū)動(dòng)器GD供給AONB信號(hào)(同時(shí)選擇信號(hào))、柵極啟動(dòng)脈沖GSP、柵極導(dǎo)通使能信號(hào)GOE和柵極時(shí)鐘信號(hào)GCK1、GCK2。另外，顯示控制電路DCC向源極驅(qū)動(dòng)器SD供給源極啟動(dòng)脈沖SSP、數(shù)字?jǐn)?shù)據(jù)DAT、極性信號(hào)POL和源極時(shí)鐘信號(hào)SCK。在柵極驅(qū)動(dòng)器GD中包括移位寄存器SR，該移位寄存器SR包括多級(jí)。下面將移位寄存器的i級(jí)(i = 1，……，n-l，n，n+l，……)適宜地簡(jiǎn)記為i級(jí)SRi。來(lái)自移位寄存器的i級(jí)SRi的輸出信號(hào)(OUT信號(hào))經(jīng)由緩存器向顯示部DAR的掃描信號(hào)線(xiàn)Gi供給。例如，η級(jí)Sfoi的OUT信號(hào)經(jīng)由緩存器向掃描信號(hào)線(xiàn)供給。在顯示部DAR中，掃描信號(hào)線(xiàn)連接于與PDCn內(nèi)的像素電極連接的晶體管的柵極，在PMn內(nèi)的像素電極與保持電容配線(xiàn)CSn之間形成有保持電容(輔助電容)。另外，對(duì)應(yīng)一根數(shù)據(jù)信號(hào)線(xiàn)設(shè)置一個(gè)模擬開(kāi)關(guān)asw和反相器，該反相器的輸入與 AON信號(hào)線(xiàn)連接，數(shù)據(jù)信號(hào)線(xiàn)的端部與模擬開(kāi)關(guān)asw的一個(gè)導(dǎo)通端子連接，模擬開(kāi)關(guān)asw的另一導(dǎo)通端子與Vcom(共用電極電位)電源連接，模擬開(kāi)關(guān)asw的N溝道側(cè)柵極與反相器的輸出連接，模擬開(kāi)關(guān)asw的P溝道側(cè)柵極與AONB信號(hào)線(xiàn)連接。圖11是表示移位寄存器SR的一部分的具體結(jié)構(gòu)的電路圖。如該圖所示，在移位寄存器的各級(jí)中包括具有SB端子、R端子和INITB端子的置位復(fù)位型觸發(fā)器FF、兩個(gè)模擬開(kāi)關(guān)ASW13、ASW14、反相器、CKB端子、ONB端子、OUT端子、OUTB端子，觸發(fā)器FF的INITB 端子與ONB端子連接，F(xiàn)F的Q端子與模擬開(kāi)關(guān)ASW13的P溝道側(cè)柵極和模擬開(kāi)關(guān)ASW14的 N溝道側(cè)柵極連接，F(xiàn)F的QB端子與模擬開(kāi)關(guān)ASW13的N溝道側(cè)柵極和模擬開(kāi)關(guān)ASW14的P 溝道側(cè)柵極連接，模擬開(kāi)關(guān)ASW13的一個(gè)導(dǎo)通電極與ONB端子連接，并且，模擬開(kāi)關(guān)ASW14 的一個(gè)導(dǎo)通電極與CKB端子連接，模擬開(kāi)關(guān)ASW13的另一導(dǎo)通電極、模擬開(kāi)關(guān)ASW14的另一導(dǎo)通電極和作為該級(jí)的輸出端子的OUTB端子相連接，OUTB端子經(jīng)由反相器與OUT端子連接。在移位寄存器SR中，本級(jí)的OUTB端子與下一級(jí)的SB端子連接，下一級(jí)的OUT端子與本級(jí)的R端子連接。例如，η級(jí)Sfoi的OUTB端子與(η+1)級(jí)Sfoi+Ι的SB端子連接，(n+1) 級(jí)Sfoi+Ι的OUT端子與η級(jí)Sfoi的R端子連接。另外，向移位寄存器SR的初始級(jí)SRl的SB 端子輸入GSPB信號(hào)。另外，在柵極驅(qū)動(dòng)器GD中，各級(jí)的ONB端子與AONB信號(hào)線(xiàn)連接，奇數(shù)級(jí)的CKB端子和偶數(shù)級(jí)的CKB端子與不同的GCK線(xiàn)(供給GCK的線(xiàn))連接。例如，η級(jí)Sfoi 的CKB端子與GCK2B信號(hào)線(xiàn)連接，(η+1)級(jí)Sfoi+Ι的CKB端子與GCKlB信號(hào)線(xiàn)連接。作為圖11的觸發(fā)器FF使用圖12所示的FF3。如該圖所示，觸發(fā)器FF3如下構(gòu)成， 其包括構(gòu)成CMOS電路的P溝道晶體管p84和N溝道晶體管π84、構(gòu)成CMOS電路的P溝道晶體管p85和N溝道晶體管n85、P溝道晶體管p82、p83、N溝道晶體管n81、n82、n83、SB端子、R端子、Q端子、QB端子，其中，p84的柵極、n84的柵極、ρ85的漏極、η85的漏極和QB端子相連接，并且，Ρ84的漏極、η84的漏極、ρ82的漏極、n81的漏極、ρ85的柵極、η85的柵極和Q端子相連接，η84的源極和π83的漏極相連接，η84的源極和η83的漏極相連接，n81的源極和n82的漏極相連接，INITB端子與p82的源極連接，SB端子與p82的柵極、n81的柵極、n83的柵極連接，R端子與π82的柵極、ρ83的柵極連接，η85的源極與VSS連接，ρ83和 Ρ85的源極與VDD連接，π82、η83和η85的源極與VSS連接。圖12(b)是FF3的真值表。如圖12(b)所示，F(xiàn)F3的Q信號(hào)在SB信號(hào)為High(無(wú)效)且R信號(hào)為High (有效)的期間為L(zhǎng)ow〔無(wú)效〕；在SB信號(hào)為High (無(wú)效)且R信號(hào)為L(zhǎng)ow (無(wú)效)的期間為保持狀態(tài)；在SB信號(hào)為L(zhǎng)ow (有效)且R信號(hào)為High (有效)的期間為High (有效)；在SB信號(hào)為L(zhǎng)ow (有效)且R信號(hào)為L(zhǎng)ow (無(wú)效)的期間為High (有效)。 另外，在觸發(fā)器FF3中，在INITB端子為L(zhǎng)ow (有效)的期間，SB信號(hào)和R信號(hào)均為有效的情況下，P85為ON，Q信號(hào)成為L(zhǎng)ow，QB信號(hào)成為High(無(wú)效)。另外，在同時(shí)選擇期間(1NITB 信號(hào)為L(zhǎng)ow，SB信號(hào)為L(zhǎng)ow，R信號(hào)為High的期間)，Q信號(hào)為Vss+Vth(p82的閾值電壓)， QB 信號(hào)為 Vdd(High)。圖13是表示液晶顯示裝置3x的電源ON時(shí)的驅(qū)動(dòng)方法的時(shí)序圖。另外，各圖中， AONB是指AONB信號(hào)(同時(shí)選擇信號(hào))、GSPB是指柵極啟動(dòng)脈沖反轉(zhuǎn)信號(hào)、GCKlB是指GCKlB 信號(hào)、GCK2B 是指 GCK2B 信號(hào)，SBi、Ri. Qi 和 OUTi (i = η_1，η, η+1)分別指 i 級(jí) SRi 的 SB 信號(hào)(SB端子的電位)、R信號(hào)(R端子的電位)、Q信號(hào)⑴端子的電位)和OUT信號(hào)(OUT 端子的電位)。在液晶顯示裝置3x中，在電源ON時(shí)進(jìn)行下面的準(zhǔn)備動(dòng)作。具體而言，AONB信號(hào)被設(shè)定為規(guī)定期間有效(Low)。由于在移位寄存器SR的各級(jí)，ASW13置于0N，由此，全級(jí)的 OUT信號(hào)為有效(High)，選擇全掃描信號(hào)線(xiàn)。另外，此時(shí)，由于與各數(shù)據(jù)信號(hào)線(xiàn)對(duì)應(yīng)的模擬開(kāi)關(guān)asw為0N，因此，向全數(shù)據(jù)信號(hào)線(xiàn)供給Vcom。另外，由于在各級(jí)的觸發(fā)器中，被輸入AONB 信號(hào)的INITB端子為有效(Low)，因此，Q信號(hào)成為L(zhǎng)ow (無(wú)效)、QB信號(hào)成為High (無(wú)效)。 以上的準(zhǔn)備動(dòng)作結(jié)束后(Α0ΝΒ信號(hào)為無(wú)效后)，成為向顯示部DAR的全PIX寫(xiě)入Vcom，且移位寄存器SR被初始化的(各級(jí)的觸發(fā)器的輸出為無(wú)效的)狀態(tài)。在液晶顯示裝置3x中，電源ON、OFF時(shí)同時(shí)選擇全掃描信號(hào)線(xiàn)并向全像素寫(xiě)入同電位(例如Vcom)，因此，能夠消除在電源0N、0FF時(shí)的畫(huà)面紊亂。在此，與現(xiàn)有技術(shù)的結(jié)構(gòu) (參照?qǐng)D34)進(jìn)行比較，通過(guò)將AONB信號(hào)輸入ASW13，從而不需要圖34中被輸入各級(jí)的輸出信號(hào)的NAND，進(jìn)而，通過(guò)向FF的INITB端子輸入AONB信號(hào)，從而也不需要移位寄存器的初始化用信號(hào)的生成、發(fā)送結(jié)構(gòu)，從而能夠?qū)崿F(xiàn)柵極驅(qū)動(dòng)器的小型化。另外，由于在全掃描信號(hào)線(xiàn)的同時(shí)選擇時(shí)也執(zhí)行移位寄存器的初始化(各級(jí)的觸發(fā)器的初始化)，因此，與分開(kāi)進(jìn)行全掃描信號(hào)線(xiàn)的同時(shí)選擇和移位寄存器的初始化的現(xiàn)有技術(shù)的結(jié)構(gòu)相比，能夠快速地完成準(zhǔn)備動(dòng)作。進(jìn)而，由于觸發(fā)器FF為置位比復(fù)位優(yōu)先的結(jié)構(gòu)，因此，在從同時(shí)選擇恢復(fù)時(shí) (Α0ΝΒ信號(hào)從有效回到無(wú)效時(shí))，SB信號(hào)容易比R信號(hào)更先成為無(wú)效。從而，能夠防止由于 R信號(hào)比SB信號(hào)更先成為無(wú)效而在初始化后再次進(jìn)行置位的誤動(dòng)作。圖14是表示使液晶顯示裝置3x變形后的液晶顯示裝置3c的結(jié)構(gòu)的電路圖。圖15是表示液晶顯示裝置3c的移位寄存器SR的一部分的電路圖。如該圖所示， 在移位寄存器的各級(jí)中包括具有SB端子、RB端子和INITB端子的置位復(fù)位型觸發(fā)器FF、 兩個(gè)模擬開(kāi)關(guān)ASW3、ASW4、反相器、CKB端子、ONB端子、OUT端子、OUTB端子，觸發(fā)器FF的 INITB端子與ONB端子連接，F(xiàn)F的Q端子與模擬開(kāi)關(guān)ASW3的P溝道側(cè)柵極和模擬開(kāi)關(guān)ASW4 的N溝道側(cè)柵極連接，F(xiàn)F的QB端子與模擬開(kāi)關(guān)ASW3的N溝道側(cè)柵極和模擬開(kāi)關(guān)ASW4的P 溝道側(cè)柵極連接，模擬開(kāi)關(guān)ASW3的一個(gè)導(dǎo)通電極與ONB端子連接，并且，模擬開(kāi)關(guān)ASW4的一個(gè)導(dǎo)通電極與CKB端子連接，模擬開(kāi)關(guān)ASW3的另一導(dǎo)通電極、模擬開(kāi)關(guān)ASW4的另一導(dǎo)通電極和作為該級(jí)的輸出端子的OUTB端子相連接，OUTB端子經(jīng)由反相器與OUT端子連接。在移位寄存器SR中，本級(jí)的OUTB端子與下一級(jí)的SB端子連接，下一級(jí)的OUTB端子與本級(jí)的RB端子連接。例如，η級(jí)Sfoi的OUTB端子與(η+1)級(jí)Sfoi+Ι的SB端子連接，
11(n+1)級(jí)Sfoi+1的OUTB端子與η級(jí)Sfoi的RB端子連接。另外，向移位寄存器SR的初始級(jí) SRl的SB端子輸入GSPB信號(hào)。另外，在柵極驅(qū)動(dòng)器⑶中，各級(jí)的ONB端子與AONB信號(hào)線(xiàn)連接，奇數(shù)級(jí)的CKB端子和偶數(shù)級(jí)的CKB端子與不同的GCKB線(xiàn)(供給GCK的線(xiàn))連接。例如，η級(jí)Sfoi的CKB端子與GCK2B信號(hào)線(xiàn)連接，(n+1)級(jí)Sfoi+l的CKB端子與GCKlB信號(hào)線(xiàn)連接。作為圖15的觸發(fā)器FF使用圖16所示的FF4。如該圖所示，觸發(fā)器如下構(gòu)成，其包括構(gòu)成CMOS電路的P溝道晶體管p6和N溝道晶體管n5、構(gòu)成CMOS電路的P溝道晶體管 p8和N溝道晶體管n7、P溝道晶體管p5、p7、N溝道晶體管n6、n8、INITB端子、SB端子、RB 端子、Q端子、QB端子，其中，ρ6的柵極、η5的柵極、ρ7的漏極、ρ8的漏極、η7的漏極和QB 端子相連接，并且，Ρ6的漏極、η5的漏極、ρ5的漏極、ρ8的柵極、η7的柵極和Q端子相連接， η5的源極和η6的漏極相連接，η7的源極和η8的漏極相連接，SB端子與ρ5的柵極、η6的柵極連接，RB端子與ρ5的源極、ρ7的柵極、η8的柵極連接，INITB端子與ρ6的源極連接， ρ7和ρ8的源極與VDD連接，η6和η8的源極與VSS連接。在此，ρ6、η5、ρ8和η7構(gòu)成鎖存電路LC，ρ5作為置位晶體管ST發(fā)揮作用，ρ7作為復(fù)位晶體管RT發(fā)揮作用，η6和η8各自作為鎖存解除晶體管(釋放晶體管)LRT發(fā)揮作用。圖16(b)為表示FF4的動(dòng)作的時(shí)序圖，圖16(c)為FF4的真值表。如圖16(b)、(c) 所示，F(xiàn)F4的Q信號(hào)在SB信號(hào)為L(zhǎng)ow(有效)且RB信號(hào)為L(zhǎng)ow(有效)的期間為L(zhǎng)ow(無(wú)效)；在SB信號(hào)為L(zhǎng)ow (有效)且RB信號(hào)為High (無(wú)效)的期間為High (有效)；在SB信號(hào)為High (無(wú)效)且RB信號(hào)為L(zhǎng)ow(有效)的期間為L(zhǎng)ow(無(wú)效)；在SB信號(hào)為High (無(wú)效)且RB信號(hào)為High (無(wú)效)的期間為保持狀態(tài)。例如，在圖16(b)的tl中，向Q端子輸出RB端子的Vdd，n7為0N，向QB端子輸出 Vss (Low)。在t2中，SB信號(hào)為High，p5為OFF，n6為0N，因此維持tl的狀態(tài)。在t3中， RB信號(hào)成為L(zhǎng)ow，因此p7為0N，向QB端子輸出Vdd(High)，進(jìn)而，n5為ON并向Q端子輸出 Vss0另外，在INITB端子為L(zhǎng)ow(有效)的期間，SB信號(hào)及RB信號(hào)均為L(zhǎng)ow(有效)的情況下，P7為ON并向QB端子輸出Vdd(High)，經(jīng)由p5向Q端子輸出Vss+Vth(p5的閾值電壓)。液晶顯示裝置3c的電源ON時(shí)的驅(qū)動(dòng)方法如圖17所示。另外，在圖15的結(jié)構(gòu)中，在同時(shí)選擇期間(INITB端子為L(zhǎng)ow、SB信號(hào)和RB信號(hào)也為L(zhǎng)ow的期間)，Q信號(hào)為Vss+Vth， QB信號(hào)為Vdd (High)。因此，作為觸發(fā)器的輸出僅使用QB信號(hào)，即優(yōu)選如圖18所示那樣構(gòu)成。即，將QB信號(hào)和通過(guò)反相器使QB信號(hào)反轉(zhuǎn)后的信號(hào)，輸入模擬開(kāi)關(guān)ASW3、ASW4?！矊?shí)施方式2〕圖19是表示本發(fā)明的液晶顯示裝置3d的結(jié)構(gòu)的電路圖。液晶顯示裝置3d包括 顯示部DAR、柵極驅(qū)動(dòng)器⑶、源極驅(qū)動(dòng)器SD和顯示控制電路DCC。顯示控制電路DCC向柵極驅(qū)動(dòng)器GD供給AONB信號(hào)(同時(shí)選擇信號(hào))、柵極啟動(dòng)脈沖GSP、柵極導(dǎo)通使能信號(hào)GOE 和柵極時(shí)鐘信號(hào)GCK1B、GCK2B。另外，顯示控制電路DCC向源極驅(qū)動(dòng)器SD供給源極啟動(dòng)脈沖SSP、數(shù)字?jǐn)?shù)據(jù)DAT、極性信號(hào)POL和源極時(shí)鐘信號(hào)SCK。在柵極驅(qū)動(dòng)器GD中包括移位寄存器SR，該移位寄存器SR包括多級(jí)。下面，將移位寄存器的i級(jí)(i = 1，……，n-l，n， n+1,……)適宜地簡(jiǎn)記為i級(jí)SRi。來(lái)自移位寄存器的i級(jí)SRi的輸出信號(hào)(OUT信號(hào))經(jīng)由緩存器向顯示部DAR的掃描信號(hào)線(xiàn)Gi供給。例如，η級(jí)Sfoi的OUTB信號(hào)經(jīng)由緩存器向掃描信號(hào)線(xiàn)供給。在顯示部DAR中，掃描信號(hào)線(xiàn)&ι連接于與PDCn內(nèi)的像素電極連接的晶體管的柵極，在PDCn內(nèi)的像素電極與保持電容配線(xiàn)CSn之間形成有保持電容(輔助電容)。另外，對(duì)應(yīng)一根數(shù)據(jù)信號(hào)線(xiàn)設(shè)置一個(gè)模擬開(kāi)關(guān)asw和反相器，該反相器的輸入與 AONB信號(hào)線(xiàn)連接，數(shù)據(jù)信號(hào)線(xiàn)的端部與模擬開(kāi)關(guān)asw的一個(gè)導(dǎo)通端子連接，模擬開(kāi)關(guān)asw的另一導(dǎo)通端子與Vcom(共用電極電位)電源連接，模擬開(kāi)關(guān)asw的N溝道側(cè)柵極與反相器的輸出連接，模擬開(kāi)關(guān)asw的P溝道側(cè)柵極與AONB信號(hào)線(xiàn)連接。圖20是表示移位寄存器SR的一部分的具體結(jié)構(gòu)的電路圖。如該圖所示，在移位寄存器的各級(jí)包括具有INITB端子、SB端子和RB端子的觸發(fā)器FF、兩個(gè)模擬開(kāi)關(guān)ASW5、 ASW6 (柵極電路)、NAND (邏輯電路)、反相器、CKB端子、ONB端子、OUTB端子，其中，觸發(fā)器 FF的INITB端子與ONB端子連接，F(xiàn)F的QB端子與NAND的一方的輸入連接，NAND的輸出與反相器的輸入、模擬開(kāi)關(guān)ASW5的P溝道側(cè)柵極、模擬開(kāi)關(guān)ASW6的N溝道側(cè)柵極連接，反相器的輸出與模擬開(kāi)關(guān)ASW5的N溝道側(cè)柵極、模擬開(kāi)關(guān)ASW6的P溝道側(cè)柵極連接，模擬開(kāi)關(guān) ASW5的一個(gè)導(dǎo)通電極與ONB端子連接，并且，模擬開(kāi)關(guān)ASW6的一個(gè)導(dǎo)通電極與CKB端子連接，模擬開(kāi)關(guān)ASW5的另一導(dǎo)通電極、模擬開(kāi)關(guān)ASW6的另一導(dǎo)通電極、作為該級(jí)的輸出端子的OUTB端子、NAND的另一輸入和FF的RB端子相連接。在此，由模擬開(kāi)關(guān)ASW5、ASW6 (柵極電路)、NAND (邏輯電路)構(gòu)成生成OUTB信號(hào)的信號(hào)生成電路。在移位寄存器SR中，本級(jí)的OUTB端子與下一級(jí)的SB端子連接。例如，η級(jí)Sfoi的 OUTB端子與(η+1)級(jí)Sfoi+l的SB端子連接，(n+1)級(jí)Sfoi+l的OUTB端子與(n+2)級(jí)Sfoi+2 的SB端子連接。另外，向移位寄存器SR的初始級(jí)SRl的SB端子輸入GSPB信號(hào)。另外，在柵極驅(qū)動(dòng)器GD中，各級(jí)的ONB端子與AONB信號(hào)線(xiàn)連接，奇數(shù)級(jí)的CKB端子和偶數(shù)級(jí)的CKB 端子與不同的GCKB線(xiàn)(供給GCKB的線(xiàn))連接。例如，η級(jí)Sfoi的CKB端子與GCK2B信號(hào)線(xiàn)連接，(η+1)級(jí)Sfoi+Ι的CKB端子與GCKlB信號(hào)線(xiàn)連接。圖21是表示液晶顯示裝置3d的電源ON時(shí)的驅(qū)動(dòng)方法的時(shí)序圖。在液晶顯示裝置3d中，在顯示映像的最初的幀(垂直掃描期間)之前，進(jìn)行下面的準(zhǔn)備動(dòng)作。具體而言， AONB信號(hào)被設(shè)定為規(guī)定期間有效(Low)，在AONB信號(hào)為有效的期間，各GCKB信號(hào)被固定為有效(Low)。當(dāng)AONB信號(hào)為有效(Low)時(shí)，ASW5為0N，因此，OUTB信號(hào)為有效(Low)，選擇全掃描信號(hào)線(xiàn)。此時(shí)，由于與各數(shù)據(jù)信號(hào)線(xiàn)對(duì)應(yīng)的模擬開(kāi)關(guān)asw為0N，因此，向全數(shù)據(jù)信號(hào)線(xiàn)供給Vcom。進(jìn)而，在各級(jí)的觸發(fā)器中，由于SB信號(hào)和RB信號(hào)為有效，因此，QB信號(hào)為 High (無(wú)效)。另外，一旦移位寄存器的各級(jí)的OUTB信號(hào)為有效，則向NAND的反饋信號(hào)為 Low,因此，ASW5為0FF，ASW6為ON(在各級(jí)中GCKlB或者GCK2B被取入)。以上的準(zhǔn)備動(dòng)作結(jié)束后(Α0ΝΒ信號(hào)為無(wú)效后)，成為向顯示部DAR的全PIX寫(xiě)入Vcom，且移位寄存器SR被初始化的(各級(jí)的觸發(fā)器的輸出為無(wú)效的)狀態(tài)。另外，在液晶顯示裝置3d中，在各垂直掃描期間(各幀顯示時(shí))進(jìn)行下面的動(dòng)作。 艮口，當(dāng)向移位寄存器SR的本級(jí)輸入的SB信號(hào)為有效( = Low)時(shí)，本級(jí)的FF的輸出被置位而變?yōu)橛行?，本?jí)獲取GCKB信號(hào)。當(dāng)本級(jí)的GCKB信號(hào)變?yōu)橛行?=Low)時(shí)，本級(jí)的OUTB 信號(hào)變?yōu)橛行?=Low)，并且，下一級(jí)的SB信號(hào)變?yōu)橛行В冶炯?jí)的FF被復(fù)位，QB信號(hào)為 High(無(wú)效)。此時(shí)，由于本級(jí)的OUTB信號(hào)為L(zhǎng)ow( S卩，NAND的輸出為High)，因此，繼續(xù)向本級(jí)取入GCKB信號(hào)，在GCKB信號(hào)成為High (無(wú)效)時(shí)，本級(jí)的OUTB信號(hào)變?yōu)镠igh，并且， NAND的輸出成為L(zhǎng)ow，之后從OUTB端子輸出AONB信號(hào)，OUTB信號(hào)成為High (無(wú)效)。
在液晶顯示裝置3d中，在電源ON、OFF時(shí)同時(shí)選擇全掃描信號(hào)線(xiàn)并向全像素寫(xiě)入同電位(例如Vcom)，因此能夠消除電源ON、OFF時(shí)的畫(huà)面紊亂。在此，與現(xiàn)有技術(shù)的結(jié)構(gòu) (參照?qǐng)D34)進(jìn)行比較，通過(guò)將AONB信號(hào)輸入ASW5，從而不需要圖34中被輸入各級(jí)的輸出信號(hào)的NAND，能夠?qū)崿F(xiàn)柵極驅(qū)動(dòng)器的小型化。另外，通過(guò)在全掃描信號(hào)線(xiàn)的同時(shí)選擇時(shí)也執(zhí)行移位寄存器的初始化(各級(jí)的觸發(fā)器的初始化)，與分開(kāi)地進(jìn)行全掃描信號(hào)線(xiàn)的同時(shí)選擇和移位寄存器的初始化的現(xiàn)有技術(shù)的結(jié)構(gòu)相比，能夠快速地完成準(zhǔn)備動(dòng)作。另外，由于能夠在各級(jí)中進(jìn)行自我復(fù)位，因此能夠簡(jiǎn)化級(jí)間的連接關(guān)系。另外，在圖20的結(jié)構(gòu)(將FF設(shè)為復(fù)位優(yōu)先，將移位寄存器的各級(jí)設(shè)為自我復(fù)位型的結(jié)構(gòu))中，擔(dān)心OUTB信號(hào)向觸發(fā)器的RB端子的反饋有可能先于向NAND的反饋。于是， 優(yōu)選如圖22所示那樣地構(gòu)成圖20的NAND。S卩，將P溝道晶體管p40的源極與VDD連接， 將柵極設(shè)為NAND的輸入X，將漏極設(shè)為NAND的輸出M，將P溝道晶體管p41的源極與VDD 連接，將柵極設(shè)為NAND的輸入Y，將漏極與N溝道晶體管n40的源極連接，將N溝道晶體管 η40的柵極與輸入Y連接，將漏極與N溝道晶體管n41的源極連接，將N溝道晶體管n41的柵極與輸入X連接，將漏極與VSS連接，使P溝道晶體管ρ40、41的驅(qū)動(dòng)能力高于N溝道晶體管η40、41。據(jù)此，在QB信號(hào)完全地成為無(wú)效(High)之前，OUTB信號(hào)一直保持為有效(= Low)，能夠防止向FF的RB端子的反饋先于向NAND的反饋的情況?！矊?shí)施方式3〕圖23是表示本發(fā)明的液晶顯示裝置!Be的結(jié)構(gòu)的電路圖。液晶顯示裝置；^為所謂的CC (charge coupled,電荷耦合)驅(qū)動(dòng)的液晶顯示裝置，其包括顯示部DAR、柵極-Cs驅(qū)動(dòng)器G-CsD、源極驅(qū)動(dòng)器SD和顯示控制電路DCC。顯示控制電路DCC向柵極驅(qū)動(dòng)器⑶供給柵極啟動(dòng)脈沖GSP、柵極導(dǎo)通使能信號(hào)G0E、A0NB信號(hào)(同全選擇信號(hào))、CS反轉(zhuǎn)信號(hào)CMI1、 CMI2和柵極時(shí)鐘信號(hào)GCK1B、GCK2B。另外，顯示控制電路DCC向源極驅(qū)動(dòng)器SD供給源極啟動(dòng)脈沖SSP、數(shù)字?jǐn)?shù)據(jù)DAT、極性信號(hào)POL和源極時(shí)鐘信號(hào)SCK。在柵極-Cs驅(qū)動(dòng)器G-CsD 中包括移位寄存器SR和多個(gè)D鎖存電路CSL，該移位寄存器SR包括多級(jí)，與移位寄存器的一級(jí)對(duì)應(yīng)地設(shè)置有一個(gè)OR電路和一個(gè)D鎖存電路CSL。下面，將移位寄存器的i級(jí)(i = 1，……，n-l，n，n+l，……)適宜地簡(jiǎn)記為i級(jí)SRi。另外，與移位寄存器的i級(jí)SRi對(duì)應(yīng)地設(shè)置有D鎖存電路CSLi。來(lái)自移位寄存器的i級(jí)SRi的輸出信號(hào)(OUT信號(hào))經(jīng)由緩存器向顯示部DAR的掃描信號(hào)線(xiàn)Gi供給。另外，來(lái)自與i級(jí)SRi對(duì)應(yīng)的D鎖存電路CSLi的輸出信號(hào)(out信號(hào)、 CS信號(hào))向顯示部DAR的保持電容配線(xiàn)CSi供給。例如，η級(jí)Sfoi的OUT信號(hào)經(jīng)由緩存器向掃描信號(hào)線(xiàn)供給，來(lái)自與η級(jí)Sfoi對(duì)應(yīng)的D鎖存電路CSLn的輸出信號(hào)(out信號(hào)、CS 信號(hào))向顯示部DAR的保持電容配線(xiàn)CSn供給。在顯示部DAR中，掃描信號(hào)線(xiàn)連接于與 PMn內(nèi)的像素電極連接的晶體管的柵極，在PMn內(nèi)的像素電極與保持電容配線(xiàn)CSn之間形成有保持電容(輔助電容)。另外，與一根數(shù)據(jù)信號(hào)線(xiàn)對(duì)應(yīng)地設(shè)置一個(gè)模擬開(kāi)關(guān)asw和反相器，該反相器的輸入與AONB信號(hào)線(xiàn)連接，數(shù)據(jù)信號(hào)線(xiàn)的端部與模擬開(kāi)關(guān)asw的一個(gè)導(dǎo)通端子連接，模擬開(kāi)關(guān) asw的另一導(dǎo)通端子與Vcom(共用電極電位)電源連接，模擬開(kāi)關(guān)asw的N溝道側(cè)柵極與反相器的輸出連接，模擬開(kāi)關(guān)asw的P溝道側(cè)柵極與AONB信號(hào)線(xiàn)連接。圖M是表示圖23所示的移位寄存器SR的i級(jí)SRi的結(jié)構(gòu)的電路圖。如該圖所示，在移位寄存器的各級(jí)中包括具有SB端子和R端子的觸發(fā)器FF (上述的觸發(fā)器FFl FF4)、兩個(gè)模擬開(kāi)關(guān)ASW7、ASW8、NAND、反相器、CKB端子、ONB端子，其中，觸發(fā)器FF的QB 端子與NAND的一個(gè)輸入連接，NAND的輸出(M)與反相器的輸入、模擬開(kāi)關(guān)ASW7的P溝道側(cè)柵極、模擬開(kāi)關(guān)ASW8的N溝道側(cè)柵極連接，反相器的輸出與模擬開(kāi)關(guān)ASW7的N溝道側(cè)柵極、模擬開(kāi)關(guān)ASW8的P溝道側(cè)柵極連接，模擬開(kāi)關(guān)ASW7的一個(gè)導(dǎo)通電極與ONB端子連接， 并且，模擬開(kāi)關(guān)ASW8的一個(gè)導(dǎo)通電極與CKB端子連接，模擬開(kāi)關(guān)ASW7的另一導(dǎo)通電極、模擬開(kāi)關(guān)ASW8的另一導(dǎo)通電極、作為該級(jí)的輸出端子的OUTB端子、NAND的另一輸入和FF的 R端子相連接。另外，OUTB端子經(jīng)由反相器與OUT端子連接。在i級(jí)SRi中，觸發(fā)器FF的QB信號(hào)(NAND的一個(gè)輸入X)為High (無(wú)效)的期間，如果OUTB信號(hào)(NAND的另一輸入Y)為High (無(wú)效)，則NAND的輸出(M)成為L(zhǎng)ow (模擬開(kāi)關(guān)ASW7為ON，ASW8為OFF)，向OUTB端子輸出AONB信號(hào)(無(wú)效，Vdd)，另一方面，如果OUTB信號(hào)(NAND的另一輸入Y)為L(zhǎng)ow(有效)，則NAND的輸出(M)成為High(模擬開(kāi)關(guān)ASW7為OFF，ASW8置于0N)，獲取GCKB信號(hào)并從OUTB端子輸出。另外，觸發(fā)器FF的QB 信號(hào)為L(zhǎng)ow (有效)的期間，NAND的一個(gè)輸入X為L(zhǎng)ow且NAND的另一輸入Y為L(zhǎng)ow，因此， NAND的輸出(M)成為High (模擬開(kāi)關(guān)ASW7為OFF，ASW8為0N)，獲取GCKB信號(hào)并從OUTB 端子輸出。即，NAND、反相器和模擬開(kāi)關(guān)ASW1、ASW2(柵極電路)構(gòu)成生成OUTB信號(hào)的信號(hào)生成電路，特別的是，模擬開(kāi)關(guān)ASW7、ASW8構(gòu)成根據(jù)NAND的輸出M而獲取AONB信號(hào)或者時(shí)鐘信號(hào)的柵極電路。圖25是表示與圖23所示的移位寄存器SR的i級(jí)SRi對(duì)應(yīng)的D鎖存電路CSLi的結(jié)構(gòu)的電路圖。如該圖所示，D鎖存電路CSLi包括三個(gè)CMOS電路5 7、模擬開(kāi)關(guān)ASW15、 ASW16、反相器、CK端子、D端子、out端子。CMOS電路5、6分別構(gòu)成為，一個(gè)P溝道晶體管和一個(gè)N溝道晶體管的柵極彼此連接，并且，漏極彼此連接，且P溝道晶體管的源極與VDD連接，N溝道晶體管的源極與VSS連接。CMOS電路7構(gòu)成為，一個(gè)P溝道晶體管和一個(gè)N溝道晶體管的柵極彼此連接，并且漏極彼此連接，且P溝道晶體管的源極與電源VCSH連接，N溝道晶體管的源極與電源VCSL連接。而且，ck端子、反相器的輸入、模擬開(kāi)關(guān)ASWI6的N溝道側(cè)柵極和模擬開(kāi)關(guān)ASW15的P溝道側(cè)柵極相連接，反相器的輸出、模擬開(kāi)關(guān)ASW16的P溝道側(cè)柵極和模擬開(kāi)關(guān)ASW15的N溝道側(cè)柵極相連接，CMOS電路5的漏極側(cè)和模擬開(kāi)關(guān)ASW15 的一個(gè)導(dǎo)通端子相連接，模擬開(kāi)關(guān)ASW16的一個(gè)導(dǎo)通端子和D端子相連接，模擬開(kāi)關(guān)ASW15 的另一導(dǎo)通端子、模擬開(kāi)關(guān)ASW16的另一導(dǎo)通端子和CMOS電路6的柵極相連接，CMOS電路 5的柵極側(cè)和CMOS電路6的漏極側(cè)相連接，CMOS電路6的漏極側(cè)和CMOS電路7的柵極側(cè)相連接，CMOS電路7的漏極側(cè)和out端子相連接。D鎖存電路CSLi在ck信號(hào)(向ck端子輸入的信號(hào))為有效(High)的期間，獲取D信號(hào)(向D端子輸入的信號(hào))，并將其鎖存。即，如果在ck信號(hào)為有效的期間，D信號(hào)從Low變?yōu)镠igh，則out信號(hào)(從out端子輸出的信號(hào))從電源VCSL的電位上升至電源 VCSH的電位，之后維持電源VCSH的電位，如果在ck信號(hào)為有效的期間，D信號(hào)從High變?yōu)?Low，則out信號(hào)(從out端子輸出的信號(hào))從電源VCSH的電位下降至電源VCSL的電位， 之后維持電源VCSL的電位。在液晶顯示裝置;3e的G-CsD中，本級(jí)的OUTB端子與下一級(jí)的SB端子連接。另外， 本級(jí)的OUT端子連接于與本級(jí)對(duì)應(yīng)的OR電路的一個(gè)輸入端子，并且，下一級(jí)的OUT端子連
15CN 102460558 A說(shuō)明書(shū)12/21 頁(yè)
接于與上述本級(jí)對(duì)應(yīng)的OR電路的另一輸入端子，與該本級(jí)對(duì)應(yīng)的OR電路的輸出連接于與本級(jí)對(duì)應(yīng)的D鎖存電路的ck端子。例如，η級(jí)Sfoi的OUTB端子與(η+1)級(jí)Sfoi+l的SB端子連接，η級(jí)Sfoi的OUT端子連接于與η級(jí)Sfoi對(duì)應(yīng)的OR電路的一個(gè)輸入端子，并且，(η+1) 級(jí)Sfoi+Ι的OUT端子連接于與η級(jí)Sfoi級(jí)對(duì)應(yīng)的OR電路的另一輸入端子，與η級(jí)Sfoi對(duì)應(yīng)的OR電路的輸出連接于與η級(jí)Sfoi對(duì)應(yīng)的D鎖存電路CSLn的ck端子。另外，向移位寄存器SR的初始級(jí)的SB端子輸入GSPB信號(hào)。另外，在液晶顯示裝置!Be的G-CsD中，奇數(shù)級(jí)的CKB端子和偶數(shù)級(jí)的CKB端子與不同的GCK線(xiàn)(供給GCK的線(xiàn))連接，各級(jí)的ONB端子與共用的AONB線(xiàn)(供給AON信號(hào)的線(xiàn))連接。例如，η級(jí)Sfoi的CKB端子與GCK2B信號(hào)線(xiàn)連接，(η+1)級(jí)Sfoi+Ι的CKB端子與GCKlB信號(hào)線(xiàn)連接，η級(jí)Sfoi和(η+1)級(jí)Sfoi+Ι各自的ONB端子與共用的AONB信號(hào)線(xiàn)連接。進(jìn)而，按每與連續(xù)的兩級(jí)對(duì)應(yīng)的兩個(gè)D鎖存電路，D端子與不同的CMI線(xiàn)(供給CMI信號(hào)的線(xiàn))連接。例如，與η級(jí)Sfoi對(duì)應(yīng)的D鎖存電路CSLn的D端子與CMI2信號(hào)線(xiàn)連接，與 (η+1)級(jí)Sfoi+l對(duì)應(yīng)的D鎖存電路CSLn+Ι的D端子與CMI2信號(hào)線(xiàn)連接，與(n+2)級(jí)Sfoi+2 對(duì)應(yīng)的D鎖存電路CSLn+2的D端子與CMIl信號(hào)線(xiàn)連接，與(n+3)級(jí)Sfoi+3對(duì)應(yīng)的D鎖存電路CSLn+3的D端子與CMIl信號(hào)線(xiàn)連接。圖沈是表示液晶顯示裝置!Be的驅(qū)動(dòng)方法的時(shí)序圖。另外，在本圖中，將極性信號(hào) POL的周期設(shè)為一水平掃描期間1H( BP,向同一數(shù)據(jù)信號(hào)線(xiàn)供給的數(shù)據(jù)信號(hào)的極性按每IH 進(jìn)行反轉(zhuǎn))，將CMI1、CMI2分別設(shè)為同相位。在液晶顯示裝置3e中，在顯示視頻的最初的幀(垂直掃描期間)之前，進(jìn)行下面的顯示準(zhǔn)備動(dòng)作。具體而言，AONB信號(hào)被設(shè)定為規(guī)定期間有效(Low)，AONB信號(hào)為有效的期間，各GCKB信號(hào)被固定為有效(Low)，并且各CMI信號(hào)被固定為High (或者Low)。由此， 由于在移位寄存器SR的各級(jí)，AONB信號(hào)經(jīng)由ASW7從OUTB端子輸出，因此全級(jí)的OUTB信號(hào)成為有效(Low)，選擇全掃描信號(hào)線(xiàn)。此時(shí)，由于與各數(shù)據(jù)信號(hào)線(xiàn)對(duì)應(yīng)的模擬開(kāi)關(guān)asw為0N， 因此向全數(shù)據(jù)信號(hào)線(xiàn)供給Vcom。另外，由于在各級(jí)的觸發(fā)器中被輸入AONB信號(hào)的INITB端子為有效(Low)，因此Q信號(hào)為L(zhǎng)ow (無(wú)效)，QB信號(hào)為High (無(wú)效)。另外，一旦移位寄存器的各級(jí)的OUTB信號(hào)變?yōu)橛行?，則向NAND的反饋信號(hào)成為L(zhǎng)ow，因此ASW7為0FF，ASW8為 ON(獲取GCKlB或者GCK2B)。另外，由于與各級(jí)對(duì)應(yīng)的OR電路的輸出也成為有效(High)， 因此，各D鎖存電路鎖存CMIl信號(hào)(Low)或者CMI2信號(hào)(Low)，向保持電容配線(xiàn)供給的out 信號(hào)(CS信號(hào))成為電源VCSL的電位。以上的顯示準(zhǔn)備動(dòng)作結(jié)束后，成為如下?tīng)顟B(tài)向顯示部DAR的全PIX寫(xiě)入Vcom，在移位寄存器的各級(jí)設(shè)置的FF的QB輸出成為無(wú)效(High)， 各D鎖存電路的out信號(hào)(保持電容配線(xiàn)的電位)成為電源VCSL的電位。在液晶顯示裝置!Be中，在最初的幀顯示時(shí)(最初的垂直掃描期間)進(jìn)行下面的動(dòng)作。即，當(dāng)被輸入移位寄存器SR的本級(jí)的SB信號(hào)變?yōu)橛行?=Low)時(shí)，本級(jí)的FF的輸出被置位而變?yōu)橛行?，本?jí)獲取GCKB信號(hào)。當(dāng)本級(jí)的GCKB信號(hào)變?yōu)橛行? = Low)時(shí)，本級(jí)的 OUTB信號(hào)變?yōu)橛行?=Low)，并且，下一級(jí)的SB信號(hào)變?yōu)橛行В冶炯?jí)的FF被復(fù)位而成為 High(無(wú)效)。此時(shí)，由于本級(jí)的OUTB信號(hào)為L(zhǎng)ow( S卩，NAND的輸出為High)，因此，繼續(xù)向本級(jí)取入GCKB信號(hào)，在GCKB信號(hào)成為High (無(wú)效)時(shí)，本級(jí)的OUTB信號(hào)變?yōu)镠igh，并且， NAND的輸出成為L(zhǎng)ow，之后從OUTB端子輸出AONB信號(hào)，OUTB信號(hào)成為High (無(wú)效)。另外，當(dāng)本級(jí)的OUTB信號(hào)變?yōu)橛行?因?yàn)榕c本級(jí)對(duì)應(yīng)的OR電路的輸出變?yōu)橛行?時(shí)，與本級(jí)對(duì)應(yīng)的D鎖存電路鎖存CMIl信號(hào)或者CMI2信號(hào)，進(jìn)而，當(dāng)下一級(jí)的OUTB信號(hào)變?yōu)橛行?因?yàn)榕c本級(jí)對(duì)應(yīng)的OR電路的輸出變?yōu)橛行?時(shí)，與上述本級(jí)對(duì)應(yīng)的D鎖存電路再次鎖存CMIl信號(hào)或者CMI2信號(hào)。由此，與本級(jí)對(duì)應(yīng)的D鎖存電路的out信號(hào)(與本級(jí)對(duì)應(yīng)的保持電容配線(xiàn)的電位)，在本級(jí)的OUTB信號(hào)成為無(wú)效(與本級(jí)對(duì)應(yīng)的掃描信號(hào)線(xiàn)為OFF) 后，從電源VCSL的電位向電源VCSH的電位上升(向與本級(jí)對(duì)應(yīng)的像素寫(xiě)入正極性的數(shù)據(jù)信號(hào)的情況)，或者從電源VCSH的電位向電源VCSL的電位下降(向與本級(jí)對(duì)應(yīng)的像素寫(xiě)入負(fù)極性的數(shù)據(jù)信號(hào)的情況)。例如，當(dāng)η級(jí)Sfoi的OUTB信號(hào)變?yōu)橛行?因?yàn)榕cη級(jí)Sfoi對(duì)應(yīng)的OR電路的輸出變?yōu)橛行?時(shí)，與η級(jí)Sfoi對(duì)應(yīng)的D鎖存電路CSLn鎖存CMI2信號(hào)，進(jìn)而，當(dāng)(η+1)級(jí)Sfoi+1 的OUTB信號(hào)變?yōu)橛行?因?yàn)榕cη級(jí)Sfoi對(duì)應(yīng)的OR電路的輸出變?yōu)橛行?時(shí)，D鎖存電路 CSLn再次鎖存CMI2信號(hào)。由此，與η級(jí)Sfoi對(duì)應(yīng)的D鎖存電路CSLn的out信號(hào)(與η級(jí) SRn對(duì)應(yīng)的保持電容配線(xiàn)CSn的電位)，在η級(jí)Sfoi的OUTB信號(hào)成為無(wú)效(與η級(jí)Sfoi對(duì)應(yīng)的掃描信號(hào)線(xiàn)為ON、OFF)后，從電源VCSH的電位下降至電源VCSL的電位。在此，在與η級(jí)Sfoi對(duì)應(yīng)的像素ΡΜη，如POL所示寫(xiě)入負(fù)極性的數(shù)據(jù)信號(hào)，通過(guò)保持電容配線(xiàn)CSn的下降，能夠使有效電位低于數(shù)據(jù)信號(hào)的電位(提高像素PMn的亮度)。另外，當(dāng)(η+1)級(jí)Sfoi+Ι的OUTB信號(hào)變?yōu)橛行r(shí)，與(η+1)級(jí)Sfoi+Ι對(duì)應(yīng)的D鎖存電路CSLn+Ι鎖存CMI2信號(hào)，進(jìn)而，當(dāng)(n+2)級(jí)Sfoi+2的OUTB信號(hào)變?yōu)橛行r(shí)，D鎖存電路CSLn+Ι再次鎖存CMI2信號(hào)。由此，與(η+1)級(jí)Sfoi+l對(duì)應(yīng)的D鎖存電路CSLn+Ι的out 信號(hào)(保持電容配線(xiàn)CSn+Ι的電位)在(η+1)級(jí)Sfoi+Ι的OUTB信號(hào)成為無(wú)效(掃描信號(hào)線(xiàn)Gn+Ι為ON、OFF)后，從電源VCSL的電位上升至電源VCSH的電位。在此，在與(η+1)級(jí) SRn+Ι對(duì)應(yīng)的像素PMn+l，如POL所示寫(xiě)入正極性的數(shù)據(jù)信號(hào)，通過(guò)保持電容配線(xiàn)CSn+Ι的上升，能夠使有效電位高于數(shù)據(jù)信號(hào)的電位(提高像素PMn+l的亮度)。另外，當(dāng)(n+2)級(jí)Sfoi+2的OUTB信號(hào)變?yōu)橛行r(shí)，與(n+2)級(jí)Sfoi+2對(duì)應(yīng)的D鎖存電路CSLn+2鎖存CMIl信號(hào)，進(jìn)而，當(dāng)(n+3)級(jí)Sfoi+3的OUTB信號(hào)變?yōu)橛行r(shí)，D鎖存電路CSLn+2再次鎖存CMIl信號(hào)。由此，與(n+幻級(jí)Sfoi+2對(duì)應(yīng)的D鎖存電路CSLn+2的out 信號(hào)(保持電容配線(xiàn)CSn+2的電位)，在(n+2)級(jí)Sfoi+2的OUTB信號(hào)成為無(wú)效(掃描信號(hào)線(xiàn)Gn+2為ON、OFF)后，從電源VCSH的電位下降至電源VCSL的電位。在此，在與(n+2)級(jí) SRn+2對(duì)應(yīng)的像素PMn+2，如POL所示寫(xiě)入負(fù)極性的數(shù)據(jù)信號(hào)，通過(guò)保持電容配線(xiàn)CSn+2的下降，能夠使有效電位高于數(shù)據(jù)信號(hào)的電位(提高像素PMn+2的亮度)。另外，第二幀以后，也進(jìn)行與最初的幀相同的顯示。但是，由于按每一幀POL的相位偏離半周期，因此向同一像素供給的數(shù)據(jù)信號(hào)的極性按每一幀進(jìn)行反轉(zhuǎn)。與此相配合，D 鎖存電路CSLi的out信號(hào)(保持電容配線(xiàn)CSi的電位)的上升及下降也按每一幀進(jìn)行交替。在液晶顯示裝置:3e中，在電源0N、0FF時(shí)，同時(shí)選擇全掃描信號(hào)線(xiàn)并向全像素寫(xiě)入同電位(例如Vcom)，因此，能夠消除電源0N、0FF時(shí)的畫(huà)面紊亂。在此，與現(xiàn)有技術(shù)的結(jié)構(gòu) (參照?qǐng)D34)進(jìn)行比較，通過(guò)將AON信號(hào)輸入ASW7，從而不需要圖34中被輸入各級(jí)的輸出信號(hào)的NAND，進(jìn)而，通過(guò)向FF的INITB端子輸入AONB信號(hào)，從而也不需要移位寄存器的初始化用信號(hào)的生成、發(fā)送結(jié)構(gòu)，從而能夠?qū)崿F(xiàn)柵極驅(qū)動(dòng)器的小型化。另外，由于觸發(fā)器FF為置位比復(fù)位優(yōu)先的結(jié)構(gòu)，在從同時(shí)選擇恢復(fù)時(shí)(Α0ΝΒ信號(hào)從有效回到無(wú)效時(shí))，SB信號(hào)容易比R信號(hào)更先變?yōu)闊o(wú)效。因此，能夠防止由于R信號(hào)比SB信號(hào)更先變?yōu)闊o(wú)效而在初始化后再次進(jìn)行置位的誤動(dòng)作。另外，由于在全掃描信號(hào)線(xiàn)的同時(shí)選擇時(shí)也執(zhí)行移位寄存器的初始化(各級(jí)的觸發(fā)器的初始化)，因此，與分開(kāi)地進(jìn)行全掃描信號(hào)線(xiàn)的同時(shí)選擇和移位寄存器的初始化的現(xiàn)有技術(shù)的結(jié)構(gòu)相比，能夠快速地完成準(zhǔn)備動(dòng)作。另外，由于在各級(jí)能夠自我復(fù)位，因此能夠簡(jiǎn)化級(jí)間的連接關(guān)系。另外，由于能夠從最初的幀開(kāi)始對(duì)各像素行適宜地進(jìn)行CC驅(qū)動(dòng)，因此，也能夠消除在現(xiàn)有技術(shù)的CC驅(qū)動(dòng)中存在的最初的幀的畫(huà)面紊亂(橫紋狀的不均)的問(wèn)題。還應(yīng)該注意到的是，在液晶顯示裝置!Be中，如圖27所示，僅通過(guò)使CMI2信號(hào)的相位偏離(從圖26)半周期，就能夠?qū)O性信號(hào)POL的周期替換為2H(供給同一數(shù)據(jù)信號(hào)線(xiàn)的數(shù)據(jù)信號(hào)的極性按每2H進(jìn)行反轉(zhuǎn))，且能夠從最初的幀開(kāi)始對(duì)各像素行適宜地進(jìn)行CC驅(qū)動(dòng)。即，在液晶顯示裝置:3e中，僅通過(guò)控制CS反轉(zhuǎn)信號(hào)CMIl和CMI2信號(hào)各自的相位，就能夠使極性信號(hào)POL的周期從IH切換為2H，還能夠大幅降低此時(shí)的畫(huà)面紊亂?！矊?shí)施方式4〕圖洲是表示本發(fā)明的液晶顯示裝置3f的結(jié)構(gòu)的電路圖。液晶顯示裝置3f為所謂的CC (charge coupled)驅(qū)動(dòng)的液晶顯示裝置，其包括顯示部DAR、柵極-Cs驅(qū)動(dòng)器G-CsD、 源極驅(qū)動(dòng)器SD和顯示控制電路DCC。顯示控制電路DCC向柵極驅(qū)動(dòng)器GD供給柵極啟動(dòng)脈沖GSP、柵極導(dǎo)通使能信號(hào)GOE、AONB信號(hào)(同時(shí)選擇信號(hào))、CS反轉(zhuǎn)信號(hào)CMI1、CMI2和柵極時(shí)鐘信號(hào)GCK1B、GCK2B。另外，顯示控制電路DCC向源極驅(qū)動(dòng)器SD供給源極啟動(dòng)脈沖 SSP、數(shù)字?jǐn)?shù)據(jù)DAT、極性信號(hào)POL和源極時(shí)鐘信號(hào)SCK。在柵極-Cs驅(qū)動(dòng)器G-CsD中包括移位寄存器SR和多個(gè)D鎖存電路CSL，該移位寄存器SR包括多級(jí)，與移位寄存器的一級(jí)對(duì)應(yīng)地設(shè)置有一個(gè)反相器、一個(gè)D鎖存電路CSL、一個(gè)緩存器。下面，將移位寄存器的i級(jí)(i = 1，……，n-l，n，n+l，……)適宜地簡(jiǎn)記為i級(jí)SRi。另外，與移位寄存器的i級(jí)SRi對(duì)應(yīng)地設(shè)置有D鎖存電路CSLi。來(lái)自移位寄存器的i級(jí)SRi的輸出信號(hào)(OUT信號(hào))經(jīng)由緩存器向顯示部DAR的掃描信號(hào)線(xiàn)Gi供給。另外，來(lái)自與i級(jí)SRi對(duì)應(yīng)的D鎖存電路CSLi的輸出信號(hào)(out信號(hào)、 CS信號(hào))向顯示部DAR的保持電容配線(xiàn)CSi-I供給。例如，η級(jí)Sfoi的OUT信號(hào)經(jīng)由緩存器向掃描信號(hào)線(xiàn)供給，來(lái)自與η級(jí)Sfoi對(duì)應(yīng)的D鎖存電路CSLn的輸出信號(hào)(out信號(hào)、 CS信號(hào))向顯示部DAR的保持電容配線(xiàn)CSn-I供給。在顯示部DAR中，掃描信號(hào)線(xiàn)&ι連接于與PMn內(nèi)的像素電極連接的晶體管的柵極，并且，在PMn內(nèi)的像素電極與保持電容配線(xiàn) CSn之間形成有保持電容(輔助電容)，另外，掃描信號(hào)線(xiàn)&1-1連接于與PDCn-I內(nèi)的像素電極連接的晶體管的柵極，并且，在PMn-I內(nèi)的像素電極與保持電容配線(xiàn)CSn-I之間形成有保持電容(輔助電容)。另外，與一根數(shù)據(jù)信號(hào)線(xiàn)對(duì)應(yīng)地設(shè)置一個(gè)模擬開(kāi)關(guān)asw和反相器，該反相器的輸入與AONB信號(hào)線(xiàn)連接，數(shù)據(jù)信號(hào)線(xiàn)的端部與模擬開(kāi)關(guān)asw的一個(gè)導(dǎo)通端子連接，模擬開(kāi)關(guān) asw的另一導(dǎo)通端子與Vcom(共用電極電位)電源連接，模擬開(kāi)關(guān)asw的N溝道側(cè)柵極與反相器的輸出連接，模擬開(kāi)關(guān)asw的P溝道側(cè)柵極與AONB信號(hào)線(xiàn)連接。另外，圖觀所示的移位寄存器SR的i級(jí)SRi的結(jié)構(gòu)如圖M所示，D鎖存電路CSLi 的結(jié)構(gòu)如圖25所示。在液晶顯示裝置3f的G-CsD的移位寄存器SR中，本級(jí)的OUTB端子與下一級(jí)的SB端子連接。另外，本級(jí)的M端子連接于與本級(jí)對(duì)應(yīng)的D鎖存電路的ck端子。例如，η級(jí)Sfoi 的OUTB端子與(η+1)級(jí)Sfoi+l的SB端子連接，η級(jí)Sfoi的M端子連接于與η級(jí)Sfoi對(duì)應(yīng)的 D鎖存電路CSLn的ck端子。另外，向移位寄存器SR的初始級(jí)的SB端子輸入GSPB信號(hào)。另外，在G-CsD中，奇數(shù)級(jí)的CKB端子和偶數(shù)級(jí)的CKB端子與不同的GCK線(xiàn)(供給GCK的線(xiàn))連接，各級(jí)的ONB端子與公用的AONB線(xiàn)(供給AON信號(hào)的線(xiàn))連接。例如，η 級(jí)Sfoi的CKB端子與GCK2B信號(hào)線(xiàn)連接，(η+1)級(jí)Sfoi+Ι的CKB端子與GCKlB信號(hào)線(xiàn)連接， η級(jí)Sfoi和(η+1)級(jí)Sfoi+Ι各自的ONB端子與共用的AONB信號(hào)線(xiàn)連接。進(jìn)而，按每與連續(xù)的兩級(jí)對(duì)應(yīng)的兩個(gè)D鎖存電路，D端子與不同的CMI線(xiàn)(供給CMI信號(hào)的線(xiàn))連接。例如， 與(η-l)級(jí)Sfoi-I對(duì)應(yīng)的D鎖存電路CSLn-I的D端子與CMIl信號(hào)線(xiàn)連接，與η級(jí)Sfoi對(duì)應(yīng)的D鎖存電路CSLn的D端子與CMIl信號(hào)線(xiàn)連接，與(η+1)級(jí)Sfoi+Ι對(duì)應(yīng)的D鎖存電路 CSLn+1的D端子與CMI2信號(hào)線(xiàn)連接，與(n+2)級(jí)Sfoi+2對(duì)應(yīng)的D鎖存電路CSLn+2的D端子與CMI2信號(hào)線(xiàn)連接，與(n+3)級(jí)Sfoi+3對(duì)應(yīng)的D鎖存電路CSLn+3的D端子與CMIl信號(hào)線(xiàn)連接。圖四是表示液晶顯示裝置3f的驅(qū)動(dòng)方法的時(shí)序圖。另外，在本圖中，將極性信號(hào) POL的周期設(shè)為一水平掃描期間1H(即，供給同一數(shù)據(jù)信號(hào)線(xiàn)的數(shù)據(jù)信號(hào)的極性按每IH進(jìn)行反轉(zhuǎn))，將CMII、CMI2分別設(shè)為同相位。在液晶顯示裝置3f中，在顯示視頻的最初的幀(垂直掃描期間)之前，進(jìn)行下面的顯示準(zhǔn)備動(dòng)作。具體而言，AONB信號(hào)被設(shè)定為規(guī)定期間有效(Low)，AONB信號(hào)為有效的期間，各GCKB信號(hào)被固定為有效(Low)，并且，各CMI信號(hào)被固定為High(或者Low)。由此，由于在移位寄存器SR的各級(jí)中，AONB信號(hào)經(jīng)由ASW7(參照?qǐng)D24)從OUTB端子輸出，因此全級(jí)的OUTB信號(hào)成為有效(Low)，選擇全掃描信號(hào)線(xiàn)。另外，此時(shí)，由于與各數(shù)據(jù)信號(hào)線(xiàn)對(duì)應(yīng)的模擬開(kāi)關(guān)asw為0N，因此，向全數(shù)據(jù)信號(hào)線(xiàn)供給Vcom。另外，由于在各級(jí)的觸發(fā)器中，被輸入AONB信號(hào)的INITB端子成為有效(Low)，因此，Q信號(hào)為L(zhǎng)ow(無(wú)效)，QB信號(hào)為 High (無(wú)效)。另外，一旦移位寄存器的各級(jí)的OUTB信號(hào)變?yōu)橛行?，則由于向NAND的反饋信號(hào)為L(zhǎng)ow，因此ASW7為OFF，ASW8為ON (獲取GCKlB或者GCK2B)。另外，由于各級(jí)的M信號(hào)(從M端子輸出的信號(hào))也成為有效(High)，因此，各D鎖存電路鎖存CMIl信號(hào)(Low) 或者CMI2信號(hào)(Low)，供給保持電容配線(xiàn)的out信號(hào)(CS信號(hào))成為電源VCSL的電位。以上的顯示準(zhǔn)備動(dòng)作結(jié)束后，成為如下的狀態(tài)向顯示部DAR的全PIX寫(xiě)入Vcom，在移位寄存器的各級(jí)設(shè)置的觸發(fā)器的QB輸出成為無(wú)效(High)，各D鎖存電路的out信號(hào)(保持電容配線(xiàn)的電位)成為電源VCSL的電位。在液晶顯示裝置3f中，在最初的幀顯示時(shí)(最初的垂直掃描期間)進(jìn)行下面的動(dòng)作。即，當(dāng)輸入移位寄存器SR的本級(jí)的SB信號(hào)變?yōu)橛行?=Low)時(shí)，本級(jí)的FF的輸出被置位而變?yōu)橛行?，本?jí)獲取GCKB信號(hào)。當(dāng)本級(jí)的GCKB信號(hào)變?yōu)橛行? = Low)時(shí)，本級(jí)的 OUTB信號(hào)變?yōu)橛行?=Low)，并且下一級(jí)的SB信號(hào)變?yōu)橛行?，且本?jí)的FF被復(fù)位而成為 High(無(wú)效)。此時(shí)，由于本級(jí)的OUTB信號(hào)為L(zhǎng)ow( S卩，NAND的輸出為High)，因此，繼續(xù)向本級(jí)取入GCKB信號(hào)，在GCKB信號(hào)成為High (無(wú)效)時(shí)，本級(jí)的OUTB信號(hào)成為High，并且 NAND的輸出成為L(zhǎng)ow，之后從OUTB端子輸出AONB信號(hào)，OUTB信號(hào)成為High (無(wú)效)。另外，當(dāng)下一級(jí)的M信號(hào)變?yōu)橛行r(shí)，與下一級(jí)對(duì)應(yīng)的D鎖存電路鎖存CMIl信號(hào)或者CMI2信號(hào)。由此，與本級(jí)對(duì)應(yīng)的D鎖存電路的out信號(hào)(與本級(jí)對(duì)應(yīng)的保持電容配線(xiàn)
19的電位)，在本級(jí)的OUTB信號(hào)成為無(wú)效(與本級(jí)對(duì)應(yīng)的掃描信號(hào)線(xiàn)為OFF)后，從電源VCSL 的電位向電源VCSH的電位上升(向與本級(jí)對(duì)應(yīng)的像素寫(xiě)入正極性的數(shù)據(jù)信號(hào)的情況)，或者從電源VCSH的電位向電源VCSL的電位下降(向與本級(jí)對(duì)應(yīng)的像素寫(xiě)入負(fù)極性的數(shù)據(jù)信號(hào)的情況)。例如，當(dāng)η級(jí)Sfoi的M信號(hào)變?yōu)橛行r(shí)，與η級(jí)Sfoi對(duì)應(yīng)的D鎖存電路CSLn鎖存 CMIl信號(hào)。由此，D鎖存電路CSLn的out信號(hào)(保持電容配線(xiàn)CSn-I的電位)在(n_l)級(jí) SRn-I的OUT信號(hào)成為無(wú)效(掃描信號(hào)線(xiàn)&1-1為ON、OFF)后，從電源VCSL的電位上升至電源VCSH的電位。在此，在與(n-1)級(jí)Sfoi-I對(duì)應(yīng)的像素PMn-I，如POL所示寫(xiě)入正極性的數(shù)據(jù)信號(hào)，通過(guò)保持電容配線(xiàn)CSn-I的上升，能夠使有效電位高于數(shù)據(jù)信號(hào)的電位(提高像素PMn-I的亮度)。另外，當(dāng)(n+1)級(jí)Sfoi+Ι的M信號(hào)變?yōu)橛行r(shí)，與(n+1)級(jí)Sfoi+Ι對(duì)應(yīng)的D鎖存電路CSLn+Ι鎖存CMI2信號(hào)。由此，D鎖存電路CSLn+Ι的out信號(hào)(保持電容配線(xiàn)CSn的電位)在η級(jí)Sfoi的OUT信號(hào)成為無(wú)效(與η級(jí)Sfoi對(duì)應(yīng)的掃描信號(hào)線(xiàn)&ι為0N、0FF)后，從電源VCSH的電位下降至電源VCSL的電位。在此，在與η級(jí)Sfoi對(duì)應(yīng)的像素ΡΜη，如POL所示寫(xiě)入負(fù)極性的數(shù)據(jù)信號(hào)，通過(guò)保持電容配線(xiàn)CSn的下降，能夠使有效電位低于數(shù)據(jù)信號(hào)的電位(提高像素PMn的亮度)。另外，當(dāng)(η+2)級(jí)Sfoi+2的M信號(hào)變?yōu)橛行r(shí)，與(n+2)級(jí)Sfoi+2對(duì)應(yīng)的D鎖存電路CSLn+2鎖存CMI2信號(hào)。由此，D鎖存電路CSLn+2的out信號(hào)(保持電容配線(xiàn)CSn+Ι的電位)在(n+1)級(jí)Sfoi+Ι的OUT信號(hào)成為無(wú)效(掃描信號(hào)線(xiàn)&1+1為ON、OFF)后，從電源 VCSL的電位上升至電源VCSH的電位。在此，在與(n+1)級(jí)SI n+l對(duì)應(yīng)的像素PMn+l，如 POL所示寫(xiě)入正極性的數(shù)據(jù)信號(hào)，通過(guò)保持電容配線(xiàn)CSn+Ι的上升，能夠使有效電位高于數(shù)據(jù)信號(hào)的電位(提高像素PMn+l的亮度)。另外，在第二幀以后也進(jìn)行與最初的幀同樣的顯示。但是，由于按每一幀POL的相位偏離半周期，因此供給同一像素電極PIXi的數(shù)據(jù)信號(hào)的極性按每一幀進(jìn)行反轉(zhuǎn)。與之相配合，D鎖存電路CSLi的out信號(hào)(保持電容配線(xiàn)CSi的電位)的上升和下降也按每一幀進(jìn)行交替。在液晶顯示裝置3f中，電源ON、OFF時(shí)，同時(shí)選擇全掃描信號(hào)線(xiàn)并向全像素寫(xiě)入同電位(例如Vcom)，因此，能夠消除電源0N、0FF時(shí)的畫(huà)面紊亂。在此，與現(xiàn)有技術(shù)的結(jié)構(gòu) (參照?qǐng)D34)進(jìn)行比較，通過(guò)將AONB信號(hào)輸入ASW7，從而不需要圖34中被輸入各級(jí)的輸出信號(hào)的NAND，進(jìn)而，通過(guò)向FF的INITB端子輸入AONB信號(hào)，從而也不需要移位寄存器的初始化用信號(hào)的生成、發(fā)送結(jié)構(gòu)，從而能夠?qū)崿F(xiàn)柵極驅(qū)動(dòng)器的小型化。另外，由于觸發(fā)器FF為置位比復(fù)位優(yōu)先的結(jié)構(gòu)，因此，從同時(shí)選擇恢復(fù)時(shí)(Α0Ν信號(hào)從有效回到無(wú)效時(shí))，SB信號(hào)容易比R信號(hào)更先變?yōu)闊o(wú)效。因此，能夠防止由于R信號(hào)比SB信號(hào)更先變?yōu)闊o(wú)效而在初始化后再次進(jìn)行置位的誤動(dòng)作。另外，由于在各級(jí)能夠自我復(fù)位，因此能夠簡(jiǎn)化級(jí)間的連接關(guān)系。另外，通過(guò)將移位寄存器的內(nèi)部信號(hào)(M信號(hào))輸入D鎖存電路的ck端子，從而在G-Cs 驅(qū)動(dòng)器內(nèi)不需要NOR電路、OR電路，能夠進(jìn)一步小型化。另外，由于能夠從最初的幀開(kāi)始對(duì)各像素行適宜地進(jìn)行CC驅(qū)動(dòng)，因此能夠消除在現(xiàn)有技術(shù)的CC驅(qū)動(dòng)中存在的最初的幀的畫(huà)面紊亂(橫紋狀的不均)的問(wèn)題。還應(yīng)該注意到的是，在液晶顯示裝置3f中，如圖30所示，僅通過(guò)使CMI2信號(hào)的相位偏離(從圖29)半周期，就能夠?qū)O性信號(hào)POL的周期切換為2H(向同一數(shù)據(jù)信號(hào)線(xiàn)供給的數(shù)據(jù)信號(hào)的極性按每2H進(jìn)行反轉(zhuǎn))，且能夠從最初的幀開(kāi)始對(duì)各像素行適當(dāng)?shù)剡M(jìn)行CC 驅(qū)動(dòng)。即，在液晶顯示裝置3f中，僅通過(guò)控制CS反轉(zhuǎn)信號(hào)CMIl和CMI2信號(hào)各自的相位， 就能夠?qū)O性信號(hào)POL的周期從IH切換為2H，也能夠大幅降低此時(shí)的畫(huà)面紊亂。另外，也可以如圖31所示的那樣對(duì)液晶顯示裝置:3e、3f的移位寄存器的各級(jí)的結(jié)構(gòu)(參照?qǐng)D24)進(jìn)行變更。即，使圖對(duì)的々517為單溝道(P溝道)晶體管TR。據(jù)此，能夠?qū)崿F(xiàn)移位寄存器的進(jìn)一步小型化?！矊?shí)施方式5〕圖32是表示本發(fā)明的液晶顯示裝置3g的結(jié)構(gòu)的電路圖。液晶顯示裝置3g包括 顯示部DAR、柵極驅(qū)動(dòng)器⑶、源極驅(qū)動(dòng)器SD和顯示控制電路DCC。顯示控制電路DCC向柵極驅(qū)動(dòng)器GD供給INITB信號(hào)(初始化信號(hào))、AONB信號(hào)(同時(shí)選擇信號(hào))、柵極啟動(dòng)脈沖 GSP、柵極導(dǎo)通使能信號(hào)GOE和柵極時(shí)鐘信號(hào)GCKB1、GCKB2。另外，顯示控制電路DCC向源極驅(qū)動(dòng)器SD供給源極啟動(dòng)脈沖SSP、數(shù)字?jǐn)?shù)據(jù)DAT、極性信號(hào)POL和源極時(shí)鐘信號(hào)SCK。在柵極驅(qū)動(dòng)器GD中包括移位寄存器SR，該移位寄存器SR包括多級(jí)。下面，將移位寄存器的i 級(jí)(i = 1，……，n-l，n，n+l，……)適宜地簡(jiǎn)記為i級(jí)SRi。來(lái)自移位寄存器的i級(jí)SRi的輸出信號(hào)(OUT信號(hào))經(jīng)由緩存器向顯示部DAR的掃描信號(hào)線(xiàn)Gi供給。例如，η級(jí)Sfoi的OUT信號(hào)經(jīng)由緩存器向掃描信號(hào)線(xiàn)供給。在顯示部DAR中，掃描信號(hào)線(xiàn)連接于與PDCn內(nèi)的像素電極連接的晶體管的柵極，在PMn內(nèi)的像素電極與保持電容配線(xiàn)CSn之間形成有保持電容(輔助電容)。另外，與一根數(shù)據(jù)信號(hào)線(xiàn)對(duì)應(yīng)地設(shè)置一個(gè)模擬開(kāi)關(guān)asw和反相器，該反相器的輸入與AONB信號(hào)線(xiàn)連接，數(shù)據(jù)信號(hào)線(xiàn)的端部與模擬開(kāi)關(guān)asw的一個(gè)導(dǎo)通端子連接，模擬開(kāi)關(guān) asw的另一導(dǎo)通端子與Vcom(共用電極電位)電源連接，模擬開(kāi)關(guān)asw的N溝道柵極與反相器的輸出連接，模擬開(kāi)關(guān)asw的P溝道側(cè)柵極與AONB信號(hào)線(xiàn)連接。圖33是表示移位寄存器SR的一部分的具體結(jié)構(gòu)的電路圖。如該圖所示，在移位寄存器的各級(jí)包括具有SB端子、R端子和INITB端子的置位復(fù)位型觸發(fā)器FF(如圖12所示的FF3)、兩個(gè)模擬開(kāi)關(guān)ASW9、ASW10、反相器、CKB端子、ONB端子、OUTB端子、OUT端子，觸發(fā)器FF的Q端子與模擬開(kāi)關(guān)ASW9的P溝道側(cè)柵極和模擬開(kāi)關(guān)ASWlO的N溝道側(cè)柵極連接， FF的QB端子與模擬開(kāi)關(guān)ASW9的N溝道側(cè)柵極和模擬開(kāi)關(guān)ASWlO的P溝道側(cè)柵極連接，模擬開(kāi)關(guān)ASW9的一個(gè)導(dǎo)通電極與ONB端子連接，并且模擬開(kāi)關(guān)ASWlO的一個(gè)導(dǎo)通電極與CKB 端子連接，模擬開(kāi)關(guān)ASW9的另一導(dǎo)通電極、模擬開(kāi)關(guān)ASWlO的另一導(dǎo)通電極和作為該級(jí)的輸出端子的OUTB端子相連接，OUTB端子經(jīng)由反相器與OUT端子連接。在移位寄存器SR中，本級(jí)的OUTB端子與下一級(jí)的SB端子連接，下一級(jí)的OUT端子與本級(jí)的R端子連接。例如，η級(jí)Sfoi的OUTB端子與(η+1)級(jí)Sfoi+Ι的SB端子連接， (n+1)級(jí)Sfoi+Ι的OUT端子與η級(jí)Sfoi的R端子連接。另外，向移位寄存器SR的初始級(jí)SRl 的SB端子輸入GSPB信號(hào)。另外，在柵極驅(qū)動(dòng)器GD中，各級(jí)的觸發(fā)器的INITB端子與INITB 信號(hào)線(xiàn)連接，各級(jí)的ONB端子與AONB信號(hào)線(xiàn)連接，奇數(shù)級(jí)的CKB端子和偶數(shù)級(jí)的CKB端子與不同的GCKB線(xiàn)(供給GCKB的線(xiàn))連接。例如，η級(jí)Sfoi的CKB端子與GCK2B信號(hào)線(xiàn)連接，(η+1)級(jí)Sfoi+Ι的CKB端子與GCKlB信號(hào)線(xiàn)連接。在液晶顯示裝置3g中，在電源ON、OFF時(shí)進(jìn)行下面的準(zhǔn)備動(dòng)作。具體而言，AONB信號(hào)和INITB信號(hào)同時(shí)被設(shè)定為規(guī)定期間有效(Low)。由于在移位寄存器SR的各級(jí)，ASW9 均為0N，由此，全級(jí)的OUT信號(hào)成為有效(High)，選擇全掃描信號(hào)線(xiàn)。另外，此時(shí)，由于與各數(shù)據(jù)信號(hào)線(xiàn)對(duì)應(yīng)的模擬開(kāi)關(guān)asw為0N，因此，向全數(shù)據(jù)信號(hào)線(xiàn)供給Vcom。另外，在各級(jí)的觸發(fā)器中，INITB信號(hào)成為有效(Low)，因此，Q信號(hào)為L(zhǎng)ow (無(wú)效)，QB信號(hào)為High (無(wú)效)。 以上的準(zhǔn)備動(dòng)作結(jié)束后(Α0ΝΒ信號(hào)成為無(wú)效后)，成為向顯示部DAR的全PIX寫(xiě)入Vcom，且移位寄存器SR被初始化的(各級(jí)的觸發(fā)器的輸出為無(wú)效的)狀態(tài)。另外，在液晶顯示裝置3g的移位寄存器SR中，在各垂直掃描期間(各幀顯示時(shí)) 進(jìn)行下面的動(dòng)作。即，當(dāng)輸入本級(jí)的SB信號(hào)變?yōu)橛行? = Low)時(shí)，本級(jí)的FF被置位，Q信號(hào)變?yōu)镠igh (有效)，經(jīng)由模擬開(kāi)關(guān)ASWlO向本級(jí)取入GCKB信號(hào)。當(dāng)本級(jí)的GCKB信號(hào)變?yōu)橛行?Low)時(shí)，本級(jí)的OUTB信號(hào)變?yōu)橛行?Low)，并且，下一級(jí)的SB信號(hào)變?yōu)橛行?。由此?下級(jí)的FF的OUTB信號(hào)變?yōu)橛行Р⑾蛳乱患?jí)取入GCKB信號(hào)。當(dāng)下一級(jí)的GCKB信號(hào)變?yōu)橛行?Low)時(shí)，本級(jí)的FF被復(fù)位，Q信號(hào)成為L(zhǎng)ow(無(wú)效)，模擬開(kāi)關(guān)ASW9為0N。此時(shí)，由于 AONB信號(hào)為High，因此本級(jí)的OUTB信號(hào)也成為High (無(wú)效)。在液晶顯示裝置3g中，由于在電源ON、OFF時(shí)同時(shí)選擇全掃描信號(hào)線(xiàn)并向全像素寫(xiě)入同電位(例如Vcom)，因此，能夠消除電源0N、0FF時(shí)的畫(huà)面紊亂。在此，與現(xiàn)有技術(shù)的結(jié)構(gòu)(參照?qǐng)D34)進(jìn)行比較，通過(guò)將AONB信號(hào)輸入ASW9，從而不需要圖34中被輸入各級(jí)的輸出信號(hào)的NAND，從而能夠?qū)崿F(xiàn)柵極驅(qū)動(dòng)器的小型化。另外，由于觸發(fā)器FF為置位比復(fù)位優(yōu)先的結(jié)構(gòu)，因此，在從同時(shí)選擇恢復(fù)時(shí)(Α0ΝΒ信號(hào)從有效回到無(wú)效時(shí))，SB信號(hào)容易比 R信號(hào)更先變?yōu)闊o(wú)效。由此，能夠防止由于R信號(hào)比SB信號(hào)更先變?yōu)闊o(wú)效而在初始化后再次進(jìn)行置位的誤動(dòng)作。另外，由于在全掃描信號(hào)線(xiàn)的同時(shí)選擇時(shí)也執(zhí)行移位寄存器的初始化(各級(jí)的觸發(fā)器的初始化)，因此，與分開(kāi)地進(jìn)行全掃描信號(hào)線(xiàn)的同時(shí)選擇和移位寄存器的初始化的現(xiàn)有技術(shù)的結(jié)構(gòu)相比，能夠快速地完成準(zhǔn)備動(dòng)作。另外，上述柵極驅(qū)動(dòng)器、源極驅(qū)動(dòng)器或者柵極-CS驅(qū)動(dòng)器、顯示部的像素電路也可以單片地形成(同一基板上)。另外，在本申請(qǐng)中，將晶體管(P溝道或者N溝道)所具有的兩個(gè)導(dǎo)通電極中的輸出側(cè)稱(chēng)為漏極端子。本發(fā)明的移位寄存器的特征在于，其是在例如以規(guī)定的定時(shí)進(jìn)行多個(gè)信號(hào)線(xiàn)的同時(shí)選擇的顯示驅(qū)動(dòng)電路中使用的移位寄存器，該移位寄存器在各級(jí)中包括具有初始化用端子的觸發(fā)器；和被輸入同時(shí)選擇信號(hào)并使用上述觸發(fā)器的輸出來(lái)生成本級(jí)的輸出信號(hào)的信號(hào)生成電路，各級(jí)的輸出信號(hào)通過(guò)上述同時(shí)選擇信號(hào)的有效化而成為有效并在進(jìn)行上述同時(shí)選擇的期間為有效，觸發(fā)器的初始化用端子為有效的期間，無(wú)論(該觸發(fā)器的)其它的輸入端子的狀態(tài)如何，該觸發(fā)器的輸出都成為無(wú)效，向上述初始化用端子輸入同時(shí)選擇信號(hào)。根據(jù)上述結(jié)構(gòu)，能夠?qū)⑼瑫r(shí)選擇信號(hào)作為用于移位寄存器的初始化的信號(hào)使用， 因此，無(wú)需另外生成用于對(duì)移位寄存器進(jìn)行初始化的信號(hào)并向各級(jí)輸入。由此，能夠?qū)崿F(xiàn)使用移位寄存器的顯示驅(qū)動(dòng)電路(各種顯示驅(qū)動(dòng)器)的小型化。本發(fā)明的移位寄存器的結(jié)構(gòu)也能夠是，上述觸發(fā)器為置位復(fù)位型，在初始化用端子、置位用端子和復(fù)位用端子成為有效時(shí)，該觸發(fā)器的輸出成為無(wú)效。本發(fā)明的移位寄存器的結(jié)構(gòu)也能夠是，上述信號(hào)生成電路具有柵極電路，該柵極電路選擇性地獲取與輸入的切換信號(hào)對(duì)應(yīng)的信號(hào)并將其作為本級(jí)的輸出信號(hào)。本發(fā)明的移位寄存器的結(jié)構(gòu)也能夠是，上述觸發(fā)器的輸出作為切換信號(hào)輸入柵極電路。本發(fā)明的移位寄存器的結(jié)構(gòu)也能夠是，上述信號(hào)生成電路還具備邏輯電路，上述觸發(fā)器的輸出被輸入邏輯電路，該邏輯電路的輸出作為上述切換信號(hào)輸入柵極電路，本級(jí)的輸出信號(hào)向該邏輯電路和上述觸發(fā)器的復(fù)位用端子反饋。本發(fā)明的移位寄存器的結(jié)構(gòu)也能夠是，上述柵極電路選擇性地獲取上述同時(shí)選擇信號(hào)或者時(shí)鐘信號(hào)。本發(fā)明的移位寄存器的特征在于，其是在進(jìn)行多個(gè)信號(hào)線(xiàn)的同時(shí)選擇的顯示驅(qū)動(dòng)電路中使用的移位寄存器，該移位寄存器在各級(jí)中包括置位復(fù)位型的觸發(fā)器；和被輸入同時(shí)選擇信號(hào)，并使用上述觸發(fā)器的輸出來(lái)生成本級(jí)的輸出信號(hào)的信號(hào)生成電路，上述信號(hào)生成電路具有柵極電路，該柵極電路根據(jù)輸入的切換信號(hào)選擇性地獲取上述同時(shí)選擇信號(hào)或者時(shí)鐘作為本級(jí)的輸出信號(hào)。根據(jù)上述結(jié)構(gòu)，通過(guò)使同時(shí)選擇信號(hào)為有效，能夠使各級(jí)的移位寄存器的輸出信號(hào)成為有效。由此，不需要像現(xiàn)有技術(shù)那樣的輸入各級(jí)的輸出信號(hào)的邏輯電路，能夠使得使用移位寄存器的顯示驅(qū)動(dòng)電路(各種顯示驅(qū)動(dòng)器)小型化。本發(fā)明的移位寄存器的結(jié)構(gòu)也能夠是，上述柵極電路根據(jù)觸發(fā)器的輸出選擇性地獲取上述同時(shí)選擇信號(hào)或者時(shí)鐘來(lái)作為本級(jí)的輸出信號(hào)。本發(fā)明的移位寄存器的結(jié)構(gòu)也能夠是，上述信號(hào)生成電路還具有邏輯電路，上述觸發(fā)器的輸出輸入邏輯電路，本級(jí)的輸出信號(hào)向該邏輯電路和上述觸發(fā)器反饋，上述柵極電路根據(jù)該邏輯電路的輸出選擇性地獲取上述同時(shí)選擇信號(hào)或者時(shí)鐘信號(hào)來(lái)作為本級(jí)的輸出。本發(fā)明的移位寄存器的結(jié)構(gòu)也能夠是，在上述邏輯電路中包括NAND。本發(fā)明的移位寄存器的結(jié)構(gòu)也能夠是，上述NAND包括多個(gè)P溝道的晶體管和多個(gè) N溝道的晶體管，在該NAND中，P溝道的各晶體管的驅(qū)動(dòng)能力高于N溝道的各晶體管的驅(qū)動(dòng)能力。本發(fā)明的移位寄存器的結(jié)構(gòu)也能夠是，上述同時(shí)選擇結(jié)束前，被輸入各級(jí)的觸發(fā)器的置位用信號(hào)和復(fù)位用信號(hào)均為有效，在同時(shí)選擇結(jié)束時(shí)，置位用信號(hào)先于上述復(fù)位用信號(hào)無(wú)效化。本發(fā)明的移位寄存器的結(jié)構(gòu)也能夠是，上述觸發(fā)器包括P溝道的第一晶體管和N 溝道的第二晶體管的柵極端子彼此連接且漏極端子彼此連接的第一 CMOS電路；P溝道的第三晶體管和N溝道的第四晶體管的柵極端子彼此連接且漏極端子彼此連接的第二 CMOS電路；輸入晶體管；多個(gè)輸入端子；和第一輸出端子和第二輸出端子，其中，第一 CMOS電路的柵極側(cè)、第二 CMOS電路的漏極側(cè)和第一輸出端子相連接，并且，第二 CMOS電路的柵極側(cè)、第一 CMOS電路的漏極側(cè)和第二輸出端子相連接，上述輸入晶體管中，柵極端子和源極端子分別與不同的輸入端子連接，并且，漏極端子與輸出端子連接。本發(fā)明的移位寄存器的結(jié)構(gòu)也能夠是，上述輸入晶體管為P溝道晶體管，該輸入晶體管的源極端子與在無(wú)效時(shí)為第一電位而在有效時(shí)為低于第一電位的第二電位的信號(hào)的輸入端子連接。
本發(fā)明的移位寄存器的結(jié)構(gòu)也能夠是，上述輸入晶體管為N溝道晶體管，該輸入晶體管的源極端子與在有效時(shí)為第一電位而在無(wú)效時(shí)為低于第一電位的第二電位的信號(hào)的輸入端子連接。本發(fā)明的顯示驅(qū)動(dòng)電路的特征在于，包括上述移位寄存器。本發(fā)明的顯示驅(qū)動(dòng)電路的特征在于，包括上述移位寄存器(自我復(fù)位型)，在進(jìn)行同時(shí)選擇的期間，將上述時(shí)鐘信號(hào)固定為有效。本發(fā)明的顯示面板的特征在于，單片地形成上述顯示驅(qū)動(dòng)電路和像素電路。本發(fā)明的顯示裝置的特征在于，包括上述移位寄存器。本發(fā)明的顯示驅(qū)動(dòng)電路的特征在于，其是在顯示裝置中使用的顯示驅(qū)動(dòng)電路，該顯示裝置向與像素所包含的像素電極形成電容的保持電容配線(xiàn)，供給與寫(xiě)入該像素電極的信號(hào)電位的極性相對(duì)應(yīng)的調(diào)制信號(hào)，該顯示驅(qū)動(dòng)電路包括上述移位寄存器，與移位寄存器的各級(jí)對(duì)應(yīng)地各設(shè)置一個(gè)保持電路，并且，向各保持電路輸入保持對(duì)象信號(hào)，當(dāng)在本級(jí)生成的控制信號(hào)變?yōu)橛行r(shí)，與本級(jí)對(duì)應(yīng)的保持電路獲取上述保持對(duì)象信號(hào)并對(duì)其進(jìn)行保持， 將本級(jí)的輸出信號(hào)向連接于與本級(jí)對(duì)應(yīng)的像素的掃描信號(hào)線(xiàn)供給，并且，將與本級(jí)對(duì)應(yīng)的保持電路的輸出，作為上述調(diào)制信號(hào)，向和與本級(jí)的前一級(jí)對(duì)應(yīng)的像素的像素電極形成電容的保持電容配線(xiàn)供給。本發(fā)明的顯示驅(qū)動(dòng)電路的特征在于，其是在顯示裝置中使用的顯示驅(qū)動(dòng)電路，該顯示裝置向與像素所包含的像素電極形成電容的保持電容配線(xiàn)，供給與寫(xiě)入該像素電極的信號(hào)電位的極性相對(duì)應(yīng)的調(diào)制信號(hào)，該顯示驅(qū)動(dòng)電路包括上述移位寄存器，與移位寄存器的各級(jí)對(duì)應(yīng)地各設(shè)置一個(gè)保持電路，并且，向各保持電路輸入保持對(duì)象信號(hào)，當(dāng)在一個(gè)級(jí)生成的控制信號(hào)變?yōu)橛行r(shí)，與該級(jí)對(duì)應(yīng)的保持電路獲取上述保持對(duì)象信號(hào)并對(duì)其進(jìn)行保持，將一個(gè)保持電路的輸出作為上述調(diào)制信號(hào)向保持電容配線(xiàn)供給，在各級(jí)生成的控制信號(hào)在顯示視頻的最初的垂直掃描期間之前成為有效。本發(fā)明的顯示驅(qū)動(dòng)電路的特征在于，其是在顯示裝置中使用的顯示驅(qū)動(dòng)電路，該顯示裝置向與像素所包含的像素電極形成電容的保持電容配線(xiàn)，供給與寫(xiě)入該像素電極的信號(hào)電位的極性相對(duì)應(yīng)的調(diào)制信號(hào)，該顯示驅(qū)動(dòng)電路包括上述移位寄存器，與移位寄存器的各級(jí)對(duì)應(yīng)地各設(shè)置一個(gè)保持電路，并且，向各保持電路輸入保持對(duì)象信號(hào)，本級(jí)的輸出信號(hào)和本級(jí)的后一級(jí)的輸出信號(hào)被輸入邏輯電路，并且，當(dāng)該邏輯電路的輸出變?yōu)橛行r(shí)，與本級(jí)對(duì)應(yīng)的保持電路獲取上述保持對(duì)象信號(hào)并對(duì)其進(jìn)行保持，將本級(jí)的輸出信號(hào)向連接于與本級(jí)對(duì)應(yīng)的像素的掃描信號(hào)線(xiàn)供給，并且，將與本級(jí)對(duì)應(yīng)的保持電路的輸出，作為上述調(diào)制信號(hào)，向和與本級(jí)對(duì)應(yīng)的像素的像素電極形成電容的保持電容配線(xiàn)供給，使輸入多個(gè)保持電路的保持對(duì)象信號(hào)的相位與輸入其它多個(gè)保持電路的保持對(duì)象信號(hào)的相位不同。本發(fā)明的顯示驅(qū)動(dòng)電路的特征在于，其是在顯示裝置中使用的顯示驅(qū)動(dòng)電路，該顯示裝置包括經(jīng)由開(kāi)關(guān)元件與數(shù)據(jù)信號(hào)線(xiàn)和掃描信號(hào)線(xiàn)連接的像素電極，并且向與該像素電極形成電容的保持電容配線(xiàn)，供給與寫(xiě)入該像素電極的信號(hào)電位的極性相對(duì)應(yīng)的調(diào)制信號(hào)，該顯示驅(qū)動(dòng)電路包括上述移位寄存器，并在下述模式間切換使供給數(shù)據(jù)信號(hào)線(xiàn)的信號(hào)電位的極性按每η個(gè)水平掃描期間(η為自然數(shù))進(jìn)行反轉(zhuǎn)的模式；和使供給數(shù)據(jù)信號(hào)線(xiàn)的信號(hào)電位的極性按每m個(gè)水平掃描期間(m為與η不同的自然數(shù))進(jìn)行反轉(zhuǎn)的模式。本發(fā)明不限定于上述實(shí)施方式，將所述實(shí)施方式基于公知技術(shù)或技術(shù)常識(shí)進(jìn)行適
24當(dāng)變更或?qū)⑺鼈兘M合而獲得的方式也包含于本發(fā)明的實(shí)施方式中。另外，在各實(shí)施方式中所述的作用效果等也僅僅為例示。工業(yè)上的可利用性本發(fā)明的移位寄存器適用于各種驅(qū)動(dòng)器，特別適用于液晶顯示裝置的驅(qū)動(dòng)器。附圖標(biāo)記說(shuō)明3a 3g:液晶顯示裝置ASWl、ASW2、asw 模擬開(kāi)關(guān)SR移位寄存器SRi 移位寄存器的i級(jí)DCC 顯示控制電路⑶柵極驅(qū)動(dòng)器SD:源極驅(qū)動(dòng)器G-CsD 柵極-Cs驅(qū)動(dòng)器DAR 顯示部Gn掃描信號(hào)線(xiàn)CSn 保持電容配線(xiàn)PIXn 像素CSLi 與SR的i級(jí)對(duì)應(yīng)的D鎖存電路FF觸發(fā)器ST 置位晶體管(輸入晶體管)RT 復(fù)位晶體管(輸入晶體管)LRT 鎖存解除晶體管LC:鎖存電路POL(數(shù)據(jù))極性信號(hào)CMI1、CMI2:CS 反轉(zhuǎn)信號(hào)
權(quán)利要求
1.一種移位寄存器，其特征在于該移位寄存器在進(jìn)行多個(gè)信號(hào)線(xiàn)的同時(shí)選擇的顯示驅(qū)動(dòng)電路中使用， 該移位寄存器在各級(jí)中包括具有初始化用端子的觸發(fā)器；和被輸入同時(shí)選擇信號(hào)并使用所述觸發(fā)器的輸出以生成本級(jí)的輸出信號(hào)的信號(hào)生成電路，各級(jí)的輸出信號(hào)通過(guò)所述同時(shí)選擇信號(hào)的有效化而成為有效并在進(jìn)行所述同時(shí)選擇的期間為有效，觸發(fā)器的初始化用端子為有效的期間，不論其它的輸入端子的狀態(tài)如何，該觸發(fā)器的輸出都成為無(wú)效，向所述初始化用端子輸入所述同時(shí)選擇信號(hào)。
2.如權(quán)利要求1所述的移位寄存器，其特征在于所述觸發(fā)器為置位復(fù)位型，在初始化用端子、置位用端子和復(fù)位用端子成為有效時(shí)，該觸發(fā)器的輸出成為無(wú)效。
3.如權(quán)利要求2所述的移位寄存器，其特征在于所述信號(hào)生成電路具有柵極電路，該柵極電路選擇性地獲取與輸入的切換信號(hào)對(duì)應(yīng)的信號(hào)并將其作為本級(jí)的輸出信號(hào)。
4.如權(quán)利要求3所述的移位寄存器，其特征在于 所述觸發(fā)器的輸出作為切換信號(hào)輸入柵極電路。
5.如權(quán)利要求3所述的移位寄存器，其特征在于 所述信號(hào)生成電路還包括邏輯電路，所述觸發(fā)器的輸出被輸入邏輯電路，該邏輯電路的輸出作為所述切換信號(hào)輸入柵極電路，本級(jí)的輸出信號(hào)向該邏輯電路和所述觸發(fā)器的復(fù)位用端子反饋。
6.如權(quán)利要求3所述的移位寄存器，其特征在于所述柵極電路選擇性地獲取所述同時(shí)選擇信號(hào)或者時(shí)鐘信號(hào)。
7.—種移位寄存器，其特征在于該移位寄存器在進(jìn)行多個(gè)信號(hào)線(xiàn)的同時(shí)選擇的顯示驅(qū)動(dòng)電路中使用， 該移位寄存器在各級(jí)中包括置位復(fù)位型的觸發(fā)器；和被輸入同時(shí)選擇信號(hào)，并使用所述觸發(fā)器的輸出以生成本級(jí)的輸出信號(hào)的信號(hào)生成電路，所述信號(hào)生成電路具有柵極電路，該柵極電路根據(jù)輸入的切換信號(hào)選擇性地獲取所述同時(shí)選擇信號(hào)或者時(shí)鐘信號(hào)作為本級(jí)的輸出信號(hào)。
8.如權(quán)利要求7所述的移位寄存器，其特征在于所述柵極電路根據(jù)觸發(fā)器的輸出選擇性地獲取同時(shí)選擇信號(hào)或者時(shí)鐘信號(hào)作為本級(jí)的輸出信號(hào)。
9.如權(quán)利要求7所述的移位寄存器，其特征在于 所述信號(hào)生成電路還包括邏輯電路，所述觸發(fā)器的輸出被輸入邏輯電路，本級(jí)的輸出信號(hào)向該邏輯電路和所述觸發(fā)器反饋，所述柵極電路根據(jù)該邏輯電路的輸出選擇性地獲取所述同時(shí)選擇信號(hào)或者時(shí)鐘信號(hào)作為本級(jí)的輸出。
10.如權(quán)利要求5或者9所述的移位寄存器，其特征在于 在所述邏輯電路中包括NAND。
11.如權(quán)利要求10所述的移位寄存器，其特征在于所述NAND包括多個(gè)P溝道的晶體管和多個(gè)N溝道的晶體管，在該NAND中，P溝道的各晶體管的驅(qū)動(dòng)能力高于N溝道的各晶體管的驅(qū)動(dòng)能力。
12.如權(quán)利要求2或7所述的移位寄存器，其特征在于所述同時(shí)選擇結(jié)束前，被輸入各級(jí)的觸發(fā)器的置位用信號(hào)和復(fù)位用信號(hào)均為有效，在同時(shí)選擇結(jié)束時(shí)，所述置位用信號(hào)先于所述復(fù)位用信號(hào)無(wú)效化。
13.如權(quán)利要求1或7所述的移位寄存器，其特征在于所述觸發(fā)器包括P溝道的第一晶體管和N溝道的第二晶體管的柵極端子彼此連接且漏極端子彼此連接的第一 CMOS電路；P溝道的第三晶體管和N溝道的第四晶體管的柵極端子彼此連接且漏極端子彼此連接的第二 CMOS電路；輸入晶體管；多個(gè)輸入端子；和第一輸出端子和第二輸出端子，其中，第一 CMOS電路的柵極側(cè)、第二 CMOS電路的漏極側(cè)和第一輸出端子相連接，并且，第二 CMOS電路的柵極側(cè)、第一 CMOS電路的漏極側(cè)和第二輸出端子相連接，所述輸入晶體管中，柵極端子和源極端子分別與不同的輸入端子連接，并且，漏極端子與輸出端子連接。
14.如權(quán)利要求13所述的移位寄存器，其特征在于所述輸入晶體管為P溝道晶體管，該輸入晶體管的源極端子與在無(wú)效時(shí)為第一電位而在有效時(shí)為低于第一電位的第二電位的信號(hào)的輸入端子連接。
15.如權(quán)利要求13所述的移位寄存器，其特征在于所述輸入晶體管為N溝道晶體管，該輸入晶體管的源極端子與在有效時(shí)為第一電位而在無(wú)效時(shí)為低于第一電位的第二電位的信號(hào)的輸入端子連接。
16.一種顯示驅(qū)動(dòng)電路，其特征在于包括權(quán)利要求1至15中任一項(xiàng)所述的移位寄存器。
17.—種顯示驅(qū)動(dòng)電路，其特征在于包括權(quán)利要求9所述的移位寄存器，在進(jìn)行同時(shí)選擇的期間將所述時(shí)鐘信號(hào)固定為有效。
18.—種顯示面板，其特征在于單片地形成權(quán)利要求16或17所述的顯示驅(qū)動(dòng)電路和像素電路。
19.一種顯示裝置，其特征在于包括權(quán)利要求1至15中任一項(xiàng)所述的移位寄存器。
20.一種顯示驅(qū)動(dòng)電路，其特征在于該顯示驅(qū)動(dòng)電路在顯示裝置中使用，該顯示裝置向與像素所包含的像素電極形成電容的保持電容配線(xiàn)，供給與寫(xiě)入該像素電極的信號(hào)電位的極性相對(duì)應(yīng)的調(diào)制信號(hào)，該顯示驅(qū)動(dòng)電路包括權(quán)利要求1或7所述的移位寄存器，與該移位寄存器的各級(jí)對(duì)應(yīng)地各設(shè)置一個(gè)保持電路，并且，向各保持電路輸入保持對(duì)象信號(hào)，當(dāng)在本級(jí)生成的控制信號(hào)變?yōu)橛行r(shí)，與本級(jí)對(duì)應(yīng)的保持電路獲取所述保持對(duì)象信號(hào)并對(duì)其進(jìn)行保持，將本級(jí)的輸出信號(hào)向連接于與本級(jí)對(duì)應(yīng)的像素的掃描信號(hào)線(xiàn)供給，并且，將與本級(jí)對(duì)應(yīng)的保持電路的輸出作為所述調(diào)制信號(hào)向保持電容配線(xiàn)供給，該保持電容配線(xiàn)和與本級(jí)的前一級(jí)對(duì)應(yīng)的像素的像素電極形成電容。
21.—種顯示驅(qū)動(dòng)電路，其特征在于該顯示驅(qū)動(dòng)電路在顯示裝置中使用，該顯示裝置向與像素所包含的像素電極形成電容的保持電容配線(xiàn)，供給與寫(xiě)入該像素電極的信號(hào)電位的極性相對(duì)應(yīng)的調(diào)制信號(hào)， 該顯示驅(qū)動(dòng)電路包括權(quán)利要求1或7所述的移位寄存器，與該移位寄存器的各級(jí)對(duì)應(yīng)地各設(shè)置一個(gè)保持電路，并且，向各保持電路輸入保持對(duì)象信號(hào)，當(dāng)在一個(gè)級(jí)生成的控制信號(hào)變?yōu)橛行r(shí)，與該級(jí)對(duì)應(yīng)的保持電路獲取所述保持對(duì)象信號(hào)并對(duì)其進(jìn)行保持，將一個(gè)保持電路的輸出作為所述調(diào)制信號(hào)向保持電容配線(xiàn)供給， 在各級(jí)生成的控制信號(hào)在顯示視頻的最初的垂直掃描期間之前成為有效。
22.—種顯示驅(qū)動(dòng)電路，其特征在于該顯示驅(qū)動(dòng)電路在顯示裝置中使用，該顯示裝置向與像素所包含的像素電極形成電容的保持電容配線(xiàn)，供給與寫(xiě)入該像素電極的信號(hào)電位的極性相對(duì)應(yīng)的調(diào)制信號(hào)， 該顯示驅(qū)動(dòng)電路包括權(quán)利要求1或7所述的移位寄存器，與該移位寄存器的各級(jí)對(duì)應(yīng)地各設(shè)置一個(gè)保持電路，并且，向各保持電路輸入保持對(duì)象信號(hào)，本級(jí)的輸出信號(hào)和本級(jí)的后一級(jí)的輸出信號(hào)被輸入邏輯電路，并且，當(dāng)該邏輯電路的輸出變?yōu)橛行r(shí)，與本級(jí)對(duì)應(yīng)的保持電路獲取所述保持對(duì)象信號(hào)并對(duì)其進(jìn)行保持，將本級(jí)的輸出信號(hào)向連接于與本級(jí)對(duì)應(yīng)的像素的掃描信號(hào)線(xiàn)供給，并且，將與本級(jí)對(duì)應(yīng)的保持電路的輸出作為所述調(diào)制信號(hào)向保持電容配線(xiàn)供給，該保持電容配線(xiàn)和與本級(jí)對(duì)應(yīng)的像素的像素電極形成電容，使輸入多個(gè)保持電路的保持對(duì)象信號(hào)的相位與輸入其它多個(gè)保持電路的保持對(duì)象信號(hào)的相位不同。
23.—種顯示驅(qū)動(dòng)電路，其特征在于該顯示驅(qū)動(dòng)電路在顯示裝置中使用，該顯示裝置包括經(jīng)由開(kāi)關(guān)元件與數(shù)據(jù)信號(hào)線(xiàn)和掃描信號(hào)線(xiàn)連接的像素電極，并且向與該像素電極形成電容的保持電容配線(xiàn)，供給與寫(xiě)入該像素電極的信號(hào)電位的極性相對(duì)應(yīng)的調(diào)制信號(hào)，該顯示驅(qū)動(dòng)電路包括權(quán)利要求1或7所述的移位寄存器，并在下述模式間切換使供給數(shù)據(jù)信號(hào)線(xiàn)的信號(hào)電位的極性按每η個(gè)水平掃描期間進(jìn)行反轉(zhuǎn)的模式；和使供給數(shù)據(jù)信號(hào)線(xiàn)的信號(hào)電位的極性按每m個(gè)水平掃描期間進(jìn)行反轉(zhuǎn)的模式，其中，η為自然數(shù)，m為與η不同的自然數(shù)。
全文摘要
一種移位寄存器，其在進(jìn)行多根信號(hào)線(xiàn)的同時(shí)選擇的顯示驅(qū)動(dòng)電路中使用，該移位寄存器在各級(jí)中包括具有初始化用端子(INITB)的觸發(fā)器(FF)；和被輸入同時(shí)選擇信號(hào)(AONB信號(hào))并使用上述觸發(fā)器的輸出(Q、QB)生成本級(jí)的輸出信號(hào)(OUTB)的信號(hào)生成電路，各級(jí)的輸出信號(hào)(OUTB)通過(guò)同時(shí)選擇信號(hào)(AONB)的有效化DMJ成為有效并在進(jìn)行同時(shí)選擇的期間為有效，觸發(fā)器的初始化用端子(INITB)、置位用端子(SB)和復(fù)位用端子(R)為有效的期間，該觸發(fā)器(FF)的輸出(Q、QB)成為無(wú)效，向該觸發(fā)器的初始化用端子(INITB)輸入同時(shí)選擇信號(hào)(AONB信號(hào))。由此能夠?qū)崿F(xiàn)能夠?qū)⒏鞣N驅(qū)動(dòng)器小型化的移位寄存器。
文檔編號(hào)G02F1/133GK102460558SQ20108002683
公開(kāi)日2012年5月16日 申請(qǐng)日期2010年3月18日 優(yōu)先權(quán)日2009年6月17日
發(fā)明者佐佐木寧, 古田成, 大河寬幸, 村上祐一郎, 橫山真 申請(qǐng)人:夏普株式會(huì)社