一種陣列基板及其制備方法和顯示裝置制造方法
【專利摘要】本發(fā)明提供了一種陣列基板及其制備方法和顯示裝置，用以解決現(xiàn)有技術(shù)中工藝復(fù)雜、成本高、耗時(shí)長的問題，同時(shí)達(dá)到增大存儲(chǔ)電容的目的，所述陣列基板上的數(shù)據(jù)線和公共電極線同層設(shè)置在襯底基板上，且位于有源層下方，數(shù)據(jù)線和共電極線相隔設(shè)置，公共電極上設(shè)置有連接區(qū)，連接區(qū)在正投影方向上至少部分與公共電極線重疊，公共電極與公共電極線通過連接區(qū)與公共電極線之間的第一過孔實(shí)現(xiàn)電連接。
【專利說明】一種陣列基板及其制備方法和顯示裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及液晶顯示【技術(shù)領(lǐng)域】，尤其涉及一種陣列基板及其制備方法和顯示裝置。
【背景技術(shù)】
[0002]由于非晶硅存在因本身自有的缺陷而導(dǎo)致的開態(tài)電流低、遷移率低、穩(wěn)定性差等問題，使它在很多領(lǐng)域受到了限制，為了彌補(bǔ)非晶硅本身缺陷，擴(kuò)大在相關(guān)領(lǐng)域的應(yīng)用，低溫多晶娃(Low Temperature Poly-Silicon, LTPS)技術(shù)應(yīng)運(yùn)而生。
[0003]隨著薄膜晶體管液晶顯示技術(shù)(Thin Film Transistor Liquid CrystalDisplay，TFT-1XD)技術(shù)的發(fā)展，基于低溫多晶硅的顯示技術(shù)逐漸成為主流。如圖1所示，現(xiàn)有技術(shù)中的低溫多晶硅薄膜晶體管陣列基板包括:襯底基板101、緩沖層102、有源區(qū)103、柵電極106、源電極105、漏電極104、數(shù)據(jù)線107、透明公共電極108、像素電極109、柵絕緣層111、中間介電層112、平坦層113和鈍化層114。
[0004]隨著像素技術(shù)開發(fā)的需求，如何增大存儲(chǔ)電容成為一個(gè)重要的關(guān)注點(diǎn)，現(xiàn)有技術(shù)中為達(dá)到增大存儲(chǔ)電容的目的，如圖2所示，在陣列基板中設(shè)置有公共電極線201，所述公共電極線201與柵電極106同層設(shè)置，并與位于其上方的像素電極109共同形成存儲(chǔ)電容。
[0005]圖2中所示的低溫多晶硅薄膜晶體管陣列基板的制作流程具體包括:
[0006]第一步，參見圖3，在襯底基板101上形成緩沖層102。
[0007]第二步，參見圖3，在完成緩沖層102制作的襯底基板上，通過構(gòu)圖工藝，形成有源區(qū) 103。
[0008]第三步，參見圖4，在完成有源區(qū)103制作的襯底基板上，沉積氧化硅或氮化硅層，形成柵絕緣層111。
[0009]第四步，參見圖4，在完成柵絕緣層111制作的襯底基板上，利用構(gòu)圖工藝，制作柵電極106和公共電極線201。
[0010]第五步，參見圖4，采用離子注射方式將高濃度的η型雜質(zhì)離子摻雜到有源層103的兩側(cè)，在有源層103的相對兩側(cè)分別形成源電極105、漏電極104。
[0011]第六步，參見圖5，在完成第五步的襯底基板上，沉積氧化硅或氮化硅層，形成中間介電層112 ;并通過構(gòu)圖工藝，形成貫穿所述柵絕緣層111和中間介電層112的過孔VI。
[0012]第七步，參見圖6，在完成中間介電層112制作的襯底基板上形成數(shù)據(jù)線107，且所述源電極105通過所述過孔Vl與數(shù)據(jù)線107電連接。
[0013]第八步，參見圖7，在完成數(shù)據(jù)線107、源電極105和漏電極104制作的襯底基板上，形成平坦層113，并通過構(gòu)圖工藝，形成貫穿該絕緣層113的過孔V2。
[0014]第九步，參見圖8，在完成平坦層113制作的襯底基板上，使用磁控濺射法在平坦層113上沉積一層透明導(dǎo)電薄膜，然后利用構(gòu)圖工藝，形成透明公共電極108。
[0015]第十步，參見圖9，在完成透明公共電極108制作的襯底基板上，形成鈍化層114，并通過構(gòu)圖工藝，形成貫穿該鈍化層114的過孔V3。[0016]第十一步，參見圖10，在完成絕緣層114制作的襯底基板上，使用磁控濺射法在絕緣層113上沉積一層氧化銦錫ITO透明導(dǎo)電薄膜，然后利用構(gòu)圖工藝，形成像素電極109，使得所述像素電極109通過過孔V1、過孔V2和過孔V3與漏電極104電連接。
[0017]通過上述對現(xiàn)有技術(shù)中的低溫多晶硅薄膜晶體管陣列基板制作方法的具體論述可知，在該陣列基板中，雖然所述公共電極線201與柵電極106是經(jīng)過一次曝光工藝形成，但制作過程中至少需要通過八次曝光刻蝕等構(gòu)圖工藝，該陣列基板的制作過程中仍存在制造工藝流程復(fù)雜，制造流程繁多，成本高，耗時(shí)長等問題。

【發(fā)明內(nèi)容】

[0018]本發(fā)明實(shí)施例提供了一種陣列基板及其制備方法和顯示面板，用以解決現(xiàn)有技術(shù)中工藝復(fù)雜、成本高、耗時(shí)長的問題，同時(shí)達(dá)到增大存儲(chǔ)電容的目的。
[0019]本發(fā)明實(shí)施例提供的陣列基板包括:襯底基板以及設(shè)置在所述襯底基板上的數(shù)據(jù)線和掃描線，所述數(shù)據(jù)線和所述掃描線圍成多個(gè)像素區(qū)域，所述像素區(qū)域內(nèi)設(shè)置有薄膜晶體管、公共電極及公共電極線，所述薄膜晶體管包括柵電極、源電極、漏電極和有源層，所述柵電極設(shè)置在所述有源層的上方，所述源電極和所述漏電極分別設(shè)在所述有源層的相對兩側(cè)，其中，所述數(shù)據(jù)線和所述公共電極線同層設(shè)置在所述襯底基板上，且位于所述有源層下方，所述數(shù)據(jù)線和所述公共電極線相隔設(shè)置，所述公共電極上設(shè)置有連接區(qū)，所述連接區(qū)在正投影方向上至少部分與公共電極線重疊，所述公共電極與公共電極線通過連接區(qū)與公共電極線之間的第一過孔實(shí)現(xiàn)電連接。所述陣列基板中，所述公共電極線與位于其上方的像素電極共同形成存儲(chǔ)電容，達(dá)到增大存儲(chǔ)電容的目的；并且，由于所述公共電極線與數(shù)據(jù)線同層設(shè)置，使得經(jīng)過一次曝光工藝即可形成所述公共電極線與數(shù)據(jù)線，減少了制作流程，簡化了制作工藝，同時(shí)還達(dá)到了節(jié)省制作成本、縮短了制作時(shí)間的目的。
[0020]較佳的，所述數(shù)據(jù)線和所述公共電極線采用相同的導(dǎo)電材料，使得通過一道工藝就可以制得所述數(shù)據(jù)線和所述公共電極線，同時(shí)能夠節(jié)省制作成本。
[0021]較佳的，所述有源層采用低溫多晶硅材料，所述源電極和所述漏電極采用離子注入的方式形成在所述有源層的相對兩側(cè)，以便在源電極和漏電極之間形成導(dǎo)電溝道，所述公共電極線形成在漏電極的下方。
[0022]較佳的，所述陣列基板還包括緩沖層，所述緩沖層設(shè)置在所述有源層的下方以及所述襯底基板的上方，所述數(shù)據(jù)線和所述公共電極線被所述緩沖層覆蓋；所述緩沖層，用于阻擋后續(xù)工藝中基板中所含的雜質(zhì)擴(kuò)散進(jìn)入薄膜晶體管的有源層，防止對薄膜晶體管的閾值電壓和漏電流等特性產(chǎn)生影響，提高薄膜晶體管的質(zhì)量。
[0023]較佳的，所述陣列基板還包括柵絕緣層，所述柵絕緣層設(shè)置在所述有源層的上方以及所述柵電極的下方，用于將所述有源層和所述柵電極隔離。
[0024]較佳的，所述陣列基板還包括設(shè)置在所述柵電極上方的中間介電層，用于將所述柵電極和位于該中間介電層上的其它電極隔離。
[0025]較佳的，所述緩沖層、所述柵絕緣層和所述中間介電層在對應(yīng)著所述數(shù)據(jù)線的位置開設(shè)有第二過孔，所述柵絕緣層和所述中間介電層在對應(yīng)著所述源電極的位置開設(shè)有第三過孔，所述數(shù)據(jù)線和所述源電極通過所述第二過孔以及所述第三過孔電連接。
[0026]較佳的，所述陣列基板還包括設(shè)置在中間介電層上方的像素電極，以及設(shè)置在所述像素電極和所述公共電極之間的鈍化層；所述像素電極與所述公共電極在正投影方向上至少部分重疊；
[0027]所述公共電極位于鈍化層的上方，所述像素電極位于鈍化層的下方，所述柵絕緣層、所述中間介電層在對應(yīng)著所述漏電極的位置開設(shè)有第四過孔，所述像素電極和所述漏電極通過所述第四過孔電連接，所述公共電極為狹縫狀，所述像素電極為板狀或狹縫狀，連接區(qū)與公共電極線之間的第一過孔貫穿緩沖層、柵絕緣層、中間介電層和鈍化層；或者，所述公共電極位于鈍化層的下方，所述像素電極位于鈍化層的上方，所述柵絕緣層、所述中間介電層在對應(yīng)著所述漏電極的位置開設(shè)有第四過孔，所述鈍化層在對應(yīng)著所述漏電極的位置開設(shè)有第五過孔，所述像素電極和所述漏電極通過所述第四過孔和第五過孔電連接，所述公共電極為板狀或狹縫狀，所述像素電極為狹縫狀，所述連接區(qū)與公共電極線之間的第一過孔貫穿緩沖層、柵絕緣層和中間介電層。
[0028]較佳的，所述陣列基板中還包括遮光金屬層，所述遮光金屬層與所述數(shù)據(jù)線和公共電極線同層設(shè)置在所述襯底基板上，所述遮光金屬層設(shè)置在所述有源層下方，且在正投影方向上與所述有源層至少部分重疊；
[0029]所述遮光金屬層設(shè)置在所述源電極和所述漏電極對應(yīng)的區(qū)域之間，且在正投影方向上與所述柵電極至少部分重疊，用于將照射到所述漏電極和所述源電極之間的區(qū)域的部分光線遮住，從而減小薄膜晶體管的漏電流。
[0030]較佳的，所述有源層中還設(shè)置有輕摻雜漏電極，所述輕摻雜漏電極設(shè)置在所述源電極和所述漏電極之間，且分布在所述柵電極對應(yīng)的區(qū)域的兩側(cè)；所述輕摻雜漏電極能夠同時(shí)起到降低薄膜晶體管的漏電流的作用。
[0031]本發(fā)明實(shí)施例提供了一種顯示面板，所述顯示面板包括上述的陣列基板。
[0032]本發(fā)明實(shí)施例提供了一種陣列基板的制備方法，所述方法包括形成數(shù)據(jù)線、掃描線、公共電極和公共電極線的步驟和形成薄膜晶體管的步驟，形成所述薄膜晶體管包括形成柵電極、源電極、漏電極和有源層的步驟，所述公共電極、公共電極線和薄膜晶體管均形成在由所述掃描線和所述數(shù)據(jù)線圍成的多個(gè)像素區(qū)域內(nèi)，其中，所述數(shù)據(jù)線和所述公共電極線同層形成在襯底基板上，且在所述有源層下方，所述公共電極上同層形成有連接區(qū)，所述連接區(qū)在正投影方向上至少部分與公共電極線重疊，所述公共電極與公共電極線通過形成在連接區(qū)與公共電極線之間的第一過孔實(shí)現(xiàn)電連接。
[0033]較佳的，所述制備方法具體包括:
[0034]第一步:在所述襯底基板上采用構(gòu)圖工藝同時(shí)形成包括所述數(shù)據(jù)線、公共電極線的圖形，所述數(shù)據(jù)線、所述遮光金屬層和所述公共電極線相隔設(shè)置；
[0035]第二步:在完成第一步的襯底基板上形成緩沖層和包括有源層的圖形；所述緩沖層覆蓋所述公共電極線和所述數(shù)據(jù)線，所述包括有源層的圖形形成在所述緩沖層上；
[0036]第三步:在完成第二步的襯底基板上形成柵絕緣層和包括所述柵電極的圖形；
[0037]第四步:在完成第三步的襯底基板上形成所述源電極和所述漏電極，所述源電極和所述漏電極采用離子注入方式形成在所述有源層的相對兩側(cè)；
[0038]第五步:在完成第四步的襯底基板上形成中間介電層以及包括第一過孔、第二過孔、第三過孔以及第四過孔的圖形，其中:所述第一過孔形成在所述連接區(qū)與所述公共電極線之間，貫穿所述緩沖層、柵絕緣層、中間介電層，所述第二過孔形成在對應(yīng)著所述數(shù)據(jù)線的位置并貫穿所述緩沖層、柵絕緣層和中間介電層，所述第三過孔形成在對應(yīng)著所述源電極的位置并貫穿所述柵絕緣層和中間介電層，所述第四過孔形成在對應(yīng)著所述漏電極的位置并貫穿所述柵絕緣層和中間介電層；
[0039]第六步:在完成第五步的襯底基板上形成包括所述公共電極和連接區(qū)的圖形，所述第一過孔、第二過孔、第三過孔和第四過孔中同時(shí)填充有用于形成所述公共電極的導(dǎo)電材料，所述數(shù)據(jù)線與所述源電極通過所述第二過孔和所述第三過孔電連接；
[0040]第七步:在完成第六步的襯底基板上形成所述鈍化層以及在所述鈍化層中形成包括第五過孔的圖形，所述第五過孔形成在對應(yīng)著所述漏電極的位置，且所述第五過孔的位置與所述第四過孔的位置相對應(yīng)；
[0041]第八步:在完成第七步的襯底基板上形成包括像素電極的圖形，所述第五過孔中填充有用于形成所述像素電極的導(dǎo)電材料，所述像素電極與所述漏電極通過所述第四過孔和所述第五過孔電連接。
[0042]上述第五步至第八步中所述的方法，適用于所述公共電極位于所述像素電極下方的陣列基板。而對于所述公共電極位于所述像素電極上方的陣列基板中，所述制備方法還包括形成公共電極、連接區(qū)和像素電極的步驟:
[0043]第五步:在完成第四步的襯底基板上形成中間介電層以及包括第二過孔、第三過孔以及第四過孔的圖形，其中:所述第二過孔形成在對應(yīng)著所述數(shù)據(jù)線的位置并貫穿所述緩沖層、所述柵絕緣層和所述中間介電層，所述第三過孔形成在對應(yīng)著所述源電極的位置并貫穿所述柵絕緣層和所述中間介電層，所述第四過孔形成在對應(yīng)著所述漏電極的位置并貫穿所述柵絕緣層和所述中間介電層；
[0044]第六步:在完成第五步的襯底基板上形成包括所述像素電極的圖形，所述第二過孔、第三過孔和第四過孔中同時(shí)填充有用于形成所述像素電極的導(dǎo)電材料，所述數(shù)據(jù)線與所述源電極通過所述第二過孔以及所述第三過孔電連接，所述像素電極與所述漏電極通過所述第四過孔電連接；
[0045]第七步:在完成第六步的襯底基板上形成所述鈍化層以及包括公共電極和連接區(qū)的圖形，所述鈍化層完全覆蓋所述像素電極，所述包括公共電極和連接區(qū)的圖形形成在所述鈍化層的上方，以及形成所述連接區(qū)與所述公共電極線之間的第一過孔，所述過第一孔貫穿所述緩沖層、柵絕緣層、中間介電層和鈍化層。
[0046]較佳的，所述第四步還進(jìn)一步包括:采用離子注入方式在所述有源層中形成輕摻雜漏電極，所述輕摻雜漏電極形成在所述源電極和所述漏電極之間，且分布在所述柵電極對應(yīng)的區(qū)域的兩側(cè)；所述輕摻雜漏電極同時(shí)起到降低薄膜晶體管的漏電流的作用。
[0047]較佳的，所述第一步還進(jìn)一步包括:在襯底基板上形成遮光金屬層，所述遮光金屬層與所述數(shù)據(jù)線和公共電極線同層形成，所述遮光金屬層形成在所述有源層下方，且在正投影方向上與所述有源層至少部分重疊。
[0048]較佳的，所述第一步中形成的所述遮光金屬層為至少一片，在第三步中形成的所述柵電極為至少一個(gè)；所述遮光金屬層與所述柵電極位置對應(yīng)形成，用于減少薄膜晶體管的漏電流。
【專利附圖】

【附圖說明】[0049]圖1為現(xiàn)有技術(shù)中的一種陣列基板的剖面結(jié)構(gòu)示意圖；
[0050]圖2為現(xiàn)有技術(shù)中的另一種陣列基板的剖面結(jié)構(gòu)示意圖；
[0051]圖3至圖10為圖2所示的陣列基板的制備方法流程圖；
[0052]圖11為本發(fā)明實(shí)施例提供的一種陣列基板的平面結(jié)構(gòu)示意圖；
[0053]圖12為沿圖11中A-Al方向的陣列基板的剖面結(jié)構(gòu)示意圖；
[0054]圖13為本發(fā)明實(shí)施例提供的另一種陣列基板的剖面結(jié)構(gòu)示意圖；
[0055]圖14至圖18為本發(fā)明實(shí)施例一提供的一種陣列基板的制備方法流程圖；
[0056]圖19為完成中間介電層制備的實(shí)施例二提供的陣列基板的剖面結(jié)構(gòu)示意圖；
[0057]圖20為完成像素電極制備的實(shí)施例二提供的陣列基板的剖面結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0058]本發(fā)明實(shí)施例提供了一種陣列基板及其制備方法和顯示面板，用以解決現(xiàn)有技術(shù)中工藝復(fù)雜、成本高、耗時(shí)長的問題，同時(shí)達(dá)到增大存儲(chǔ)電容的目的。
[0059]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0060]本發(fā)明提供了一種陣列基板，包括襯底基板以及設(shè)置在所述襯底基板上的數(shù)據(jù)線和掃描線，所述數(shù)據(jù)線和所述掃描線圍成多個(gè)像素區(qū)域，所述像素區(qū)域內(nèi)設(shè)置有薄膜晶體管、公共電極及公共電極線，所述薄膜晶體管包括柵電極、源電極、漏電極和有源層，所述柵電極設(shè)置在所述有源層的上方，所述源電極和所述漏電極分別設(shè)在所述有源層的相對兩側(cè)，所述數(shù)據(jù)線和所述公共電極線同層設(shè)置在所述襯底基板上，且位于所述有源層下方，所述數(shù)據(jù)線和所述公共電極線相隔設(shè)置，所述公共電極上設(shè)置有連接區(qū)，所述連接區(qū)在正投影方向上至少部分與公共電極線重疊，所述公共電極與公共電極線通過連接區(qū)與公共電極線之間的第一過孔實(shí)現(xiàn)電連接。
[0061]其中，同層設(shè)置的數(shù)據(jù)線和公共電極線可以采用相同的導(dǎo)電材料。
[0062]其中，所述有源層采用低溫多晶硅材料，所述源電極和所述漏電極采用離子注入的方式形成在所述有源層的相對兩側(cè)，所述公共電極線形成在漏電極的下方。
[0063]進(jìn)一步的，所述陣列基板還包括緩沖層，所述緩沖層設(shè)置在所述有源層的下方以及所述襯底基板的上方，所述數(shù)據(jù)線和所述公共電極線被所述緩沖層覆蓋。當(dāng)然，緩沖層的設(shè)置位置可以不限于此，例如設(shè)置在基板上方且數(shù)據(jù)線和公共電極線的下方。
[0064]進(jìn)一步的，所述陣列基板還包括柵絕緣層，所述柵絕緣層設(shè)置在所述
[0065]有源層的上方以及所述柵電極的下方。
[0066]進(jìn)一步的，所述陣列基板還包括設(shè)置在所述柵電極上方的中間介電層。
[0067]其中，所述緩沖層、所述柵絕緣層和所述中間介電層在對應(yīng)著所述數(shù)據(jù)線的位置開設(shè)有第二過孔，所述柵絕緣層和所述中間介電層在對應(yīng)著所述源電極的位置開設(shè)有第三過孔，所述數(shù)據(jù)線和所述源電極通過所述第二過孔以及所述第三過孔電連接。
[0068]進(jìn)一步的，所述陣列基板還包括設(shè)置在中間介電層上方的像素電極，以及設(shè)置在所述像素電極和所述公共電極之間的鈍化層；所述像素電極與所述公共電極在正投影方向上至少部分重疊；
[0069]當(dāng)所述公共電極位于鈍化層的上方，所述像素電極位于鈍化層的下方時(shí)，所述柵絕緣層、所述中間介電層在對應(yīng)著所述漏電極的位置開設(shè)有第四過孔，所述像素電極和所述漏電極通過所述第四過孔電連接，所述公共電極為狹縫狀，所述像素電極為板狀或狹縫狀，公共電極連接區(qū)與公共電極線之間的第一過孔貫穿緩沖層、柵絕緣層、中間介電層和鈍化層；
[0070]當(dāng)所述公共電極位于鈍化層的下方，所述像素電極位于鈍化層的上方時(shí)，所述柵絕緣層、所述中間介電層在對應(yīng)著所述漏電極的位置開設(shè)有第四過孔，所述鈍化層在對應(yīng)著所述漏電極的位置開設(shè)有第五過孔，所述像素電極和所述漏電極通過所述第四過孔和第五過孔電連接，所述公共電極為板狀或狹縫狀，所述像素電極為狹縫狀，所述公共電極連接區(qū)與公共電極線之間的第一過孔貫穿緩沖層、柵絕緣層和中間介電層。
[0071]進(jìn)一步的，所述陣列基板中還包括遮光金屬層，所述遮光金屬層與所述數(shù)據(jù)線和公共電極線同層設(shè)置在所述襯底基板上，所述遮光金屬層設(shè)置在所述有源層下方，且在正投影方向上與所述有源層至少部分重疊。
[0072]并且，所述遮光金屬層設(shè)置在所述源電極和所述漏電極對應(yīng)的區(qū)域之間，且在正投影方向上與所述柵電極至少部分重疊。
[0073]進(jìn)一步的，所述有源層中還設(shè)置有輕摻雜漏電極，所述輕摻雜漏電極設(shè)置在所述源電極和所述漏電極之間，且分布在所述柵電極對應(yīng)的區(qū)域的兩側(cè)。
[0074]本發(fā)明實(shí)施例一提供了一種陣列基板，參見圖11和圖12,圖11為本發(fā)明實(shí)施例一提供的陣列基板的剖面結(jié)構(gòu)示意圖，圖12為圖11所示陣列基板的平面結(jié)構(gòu)示意圖；結(jié)合圖11和圖12，可以看出所述陣列基板包括:襯底基板101、公共電極線201、數(shù)據(jù)線107、緩沖層102、有源層103、漏電極104、源電極105、柵電極106、公共電極108、像素電極109，與數(shù)據(jù)線107交叉設(shè)置的掃描線110，位于有源層103與柵電極106之間的柵絕緣層111，位于柵電極106與公共電極之間的中間介電層112，位于公共電極108與像素電極109之間的鈍化層114，以及設(shè)置在公共電極上的連接區(qū)115。
[0075]具體的，所述公共電極線201與數(shù)據(jù)線107同層設(shè)置，位于所述襯底基板101與緩沖層102之間；并且，所述公共電極線201與數(shù)據(jù)線107的材料相同；此外，所述公共電極線201與數(shù)據(jù)線107可以在同一次構(gòu)圖工藝形成。
[0076]所述緩沖層102位于公共電極線201與數(shù)據(jù)線107的上方、有源層103的下方，并且所述緩沖層102覆蓋位于其下方的所述數(shù)據(jù)線107和所述公共電極線201 ；
[0077]本實(shí)施例中，所述緩沖層102用于阻擋后續(xù)工藝中襯底基板中所含的雜質(zhì)擴(kuò)散進(jìn)入薄膜晶體管的有源層，防止對薄膜晶體管的閾值電壓和漏電流等特性產(chǎn)生影響，同時(shí)，由于所述有源層103采用低溫多晶硅材料，而低溫多晶硅通常是用準(zhǔn)分子激光退火的方法形成，因此，設(shè)置該緩沖層102能夠在后續(xù)制作有源層103的工藝中起到防止準(zhǔn)分子激光退火造成的雜質(zhì)的擴(kuò)散，提高低溫多晶硅形成薄膜晶體管的質(zhì)量。
[0078]所述有源層103位于所述緩沖層102的上方、所述柵絕緣層111的下方，所述有源層103米用低溫多晶娃材料。
[0079]所述漏電極104與源電極105分別位于所述有源層103的相對兩側(cè),所述漏電極104與所述源電極105采用離子注入的方式形成。[0080]所述柵電極106與掃描線110同層設(shè)置，位于柵絕緣層111與中間介電層112之間；并且，所述柵電極106的制作材料與掃描線110的制作材料相同，二者可以利用同一次構(gòu)圖工藝形成。
[0081]所述公共電極108位于中間介電層112的上方、鈍化層114的下方，所述公共電極108的制作材料可以為氧化銦錫等透明導(dǎo)電材料，且所述公共電極108為板狀或狹縫狀。
[0082]所述連接區(qū)115，與所述公共電極108同層設(shè)置，采用相同的透明導(dǎo)電材料，且其在正投影方向上至少部分與公共電極線201重疊。
[0083]所述像素電極109，位于鈍化層114的上方，其制作材料可以為氧化銦錫等透明導(dǎo)電材料，且所述像素電極109的形狀為狹縫狀。所述像素電極109與所述公共電極108在正投影方向上至少部分重疊。
[0084]所述陣列基板中還包括第一過孔401、第二過孔402、第三過孔403、第四過孔404和第五過孔405 ；
[0085]具體的，所述第一過孔401用于依次貫穿所述中間介電層112、柵絕緣層111和緩沖層102，使得公共電極線201與公共電極108電連接，并向公共電極108提供公共電壓信號(hào);
[0086]所述第二過孔402設(shè)置在所述緩沖層102、所述柵絕緣層111和所述中間介電層112與所述數(shù)據(jù)線107相對應(yīng)的位置；
[0087]所述第三過孔403設(shè)置在所述柵絕緣層111和所述中間介電層112與所述源電極105相對應(yīng)的位置，使得所述源電極105與所述數(shù)據(jù)線107通過所述第二過孔402和所述第三過孔403電連接；
[0088]所述第四過孔404設(shè)置在所述柵絕緣層111、所述中間介電層112與所述漏電極104相對應(yīng)的位置；
[0089]所述第五過孔405，設(shè)置在所述鈍化層114與所述漏電極104相對應(yīng)的位置，使得所述漏電極104與所述像素電極109通過所述第四過孔404和所述第五過孔405電連接。
[0090]所述第一過孔401、第二過孔402、第三過孔403和第四過孔404中填充有用于制作公共電極108的透明導(dǎo)電材料，所述第五過孔405中填充有用于制作像素電極109的透明導(dǎo)電材料。
[0091]本實(shí)施例中，所述陣列基板還包括遮光金屬層116，所述遮光金屬層116與所述數(shù)據(jù)線107和公共電極線201同層設(shè)置在所述襯底基板101的上方，所述遮光金屬層116設(shè)置在所述有源層103的下方，且在正投影方向上與所述有源層103至少部分重疊；并且，所述遮光金屬層116設(shè)置在所述源電極105和所述漏電極104對應(yīng)的區(qū)域之間，且在正投影方向上與所述柵電極106至少部分重疊。所述金屬遮光層116，用于遮住有源層103的溝道區(qū)域，使得照射到有源層103的部分光線能夠被遮住，進(jìn)而降低有源層103的漏電流；當(dāng)然，遮光金屬層116也可以與有源層103完全重疊，這樣，遮光金屬層就將有源層103完全遮住，從而使照射到有源層103的光線全部被遮住，能夠更進(jìn)一步地降低有源層的漏電流。
[0092]其中，遮光金屬層116、公共電極線201和數(shù)據(jù)線107采用相同的導(dǎo)電材料，使得設(shè)置在同一層中的遮光金屬層116、公共電極線201和數(shù)據(jù)線107可以通過一次構(gòu)圖工藝同時(shí)形成；且由于該導(dǎo)電材料為不透光導(dǎo)電材料，所以遮光金屬層116同時(shí)起到遮住照射到有源層103的部分光線，從而降低薄膜晶體管的漏電流的作用。[0093]本實(shí)施例提供的陣列基板中，還包括設(shè)置在有源層103中的輕摻雜漏極117，所述輕摻雜漏極117位于所述漏電極104和源電極105之間，且分布在柵電極106對應(yīng)的區(qū)域的兩側(cè)，本實(shí)施例中，輕摻雜漏極117能夠同時(shí)起到降低薄膜晶體管的漏電流的作用。
[0094]其中，所述柵電極106至少為一個(gè)，遮光金屬層116至少為一片；本實(shí)施例中，設(shè)置有兩個(gè)柵電極106，柵電極設(shè)置為兩個(gè)可以同時(shí)起到減少薄膜晶體管的漏電流的作用；遮光金屬層116為兩片。
[0095]需要說明的是，在中間介電層112以及公共電極108之間還可以設(shè)置平坦層，所述平坦層能使得中間介電層112保持平坦；當(dāng)然，所述中間介電層112以及公共電極108之間也可以不設(shè)置平坦層，如本實(shí)施例所述，使得陣列基板的厚度相對較薄。
[0096]本發(fā)明實(shí)施例二還提供了另一種陣列基板，其剖面結(jié)構(gòu)如圖13所示，從圖13中可以看出，該陣列基板和圖12所示的陣列基板的結(jié)構(gòu)基本相同，兩者的區(qū)別之處在于:一、圖12所示的陣列基板中，像素電極109位于鈍化層114的上方、公共電極108位于鈍化層114的下方，而圖13所示的陣列基板中，像素電極109位于鈍化層114的下方、公共電極108位于鈍化層114的上方；二、圖13所示的陣列基板中不需要設(shè)置第五過孔；三，在圖12所示的陣列基板中，用于連接公共電極和公共電極線的第一過孔依次貫穿中間介電層112、柵絕緣層111和緩沖層102，而在圖13所示的陣列基板中，用于連接公共電極和公共電極線的第一過孔401依次貫穿鈍化層114、中間介電層112、柵絕緣層111和緩沖層102，本發(fā)明實(shí)施例二提供的陣列基板中結(jié)構(gòu)更加簡單，進(jìn)一步簡化了制作流程，縮短了生產(chǎn)時(shí)間，降低了生產(chǎn)成本。
[0097]本發(fā)明實(shí)施例三提供的一種陣列基板的制備方法，該方法包括形成數(shù)據(jù)線、掃描線、公共電極和公共電極線的步驟和形成薄膜晶體管的步驟，形成所述薄膜晶體管包括形成柵電極、源電極、漏電極和有源層的步驟，所述公共電極、公共電極線和薄膜晶體管均形成在由所述掃描線和所述數(shù)據(jù)線圍成的多個(gè)像素區(qū)域內(nèi)，其中，所述數(shù)據(jù)線和所述公共電極線同層形成在襯底基板上，且在所述有源層下方，所述公共電極上同層形成有連接區(qū)，所述連接區(qū)在正投影方向上至少部分與公共電極線重疊，所述公共電極與公共電極線通過形成在連接區(qū)與公共電極線之間的第一過孔實(shí)現(xiàn)電連接。
[0098]實(shí)際制備工藝中，所述陣列基板的制備方法具體包括:
[0099]第一步:在所述襯底基板上采用構(gòu)圖工藝同時(shí)形成包括所述數(shù)據(jù)線、公共電極線的圖形，所述數(shù)據(jù)線和所述公共電極線相隔設(shè)置；
[0100]第二步:在完成第一步的襯底基板上形成緩沖層和包括有源層的圖形；所述緩沖層覆蓋所述公共電極線和所述數(shù)據(jù)線，所述包括有源層的圖形形成在所述緩沖層上；
[0101]第三步:在完成第二步的基板上形成柵絕緣層和包括所述柵電極的圖形；
[0102]第四步:在完成第三步的襯底基板上形成所述源電極和所述漏電極，所述源電極和所述漏電極采用離子注入方式形成在所述有源層的相對兩側(cè)；
[0103]第五步:在完成第四步的襯底基板上形成中間介電層以及包括第一過孔、第二過孔、第三過孔以及第四過孔的圖形，其中:所述第一過孔形成在所述連接區(qū)與所述公共電極線之間，貫穿所述緩沖層、柵絕緣層、中間介電層，所述第二過孔形成在對應(yīng)著所述數(shù)據(jù)線的位置并貫穿所述緩沖層、柵絕緣層和中間介電層，所述第三過孔形成在對應(yīng)著所述源電極的位置并貫穿所述柵絕緣層和中間介電層，所述第四過孔形成在對應(yīng)著所述漏電極的位置并貫穿所述柵絕緣層和中間介電層；
[0104]第六步:在完成第五步的襯底基板上形成包括所述公共電極和連接區(qū)的圖形，所述第一過孔、第二過孔、第三過孔和第四過孔中同時(shí)填充有用于形成所述公共電極的導(dǎo)電材料，所述連接區(qū)與所述公共電極線通過所述第一過孔電連接，所述數(shù)據(jù)線與所述源電極通過所述第二過孔和所述第三過孔電連接；
[0105]第七步:在完成第六步的襯底基板上形成所述鈍化層以及在所述鈍化層中形成包括第五過孔的圖形，所述第五過孔形成在對應(yīng)著所述漏電極的位置，且所述第五過孔的位置與所述第四過孔的位置相對應(yīng)；
[0106]第八步:在完成第七步的襯底基板上形成包括像素電極的圖形，所述第五過孔中填充有用于形成所述像素電極的導(dǎo)電材料，所述像素電極與所述漏電極通過所述第四過孔和所述第五過孔電連接。
[0107]上述第五步至第八步中所述的方法，適用于所述公共電極位于所述像素電極下方的陣列基板。而對于所述公共電極位于所述像素電極上方的陣列基板中，所述制備方法還包括形成公共電極、連接區(qū)和像素電極的步驟:
[0108]第五步:在完成第四步的襯底基板上形成中間介電層以及包括第二過孔、第三過孔以及第四過孔的圖形，其中:所述第二過孔形成在對應(yīng)著所述數(shù)據(jù)線的位置并貫穿所述緩沖層、所述柵絕緣層和所述中間介電層，所述第三過孔形成在對應(yīng)著所述源電極的位置并貫穿所述柵絕緣層和所述中間介電層，所述第四過孔形成在對應(yīng)著所述漏電極的位置并貫穿所述柵絕緣層和所述中間介電層；
[0109]第六步:在完成第五步的襯底基板上形成包括所述像素電極的圖形，所述第二過孔、第三過孔和第四過孔中同時(shí)填充有用于形成所述像素電極的導(dǎo)電材料，所述數(shù)據(jù)線與所述源電極通過所述第二過孔以及所述第三過孔電連接，所述像素電極與所述漏電極通過所述第四過孔電連接；
[0110]第七步:在完成第六步的襯底基板上形成所述鈍化層以及包括公共電極和連接區(qū)的圖形，所述鈍化層完全覆蓋所述像素電極，所述包括公共電極和連接區(qū)的圖形形成在所述鈍化層的上方，以及形成所述連接區(qū)與所述公共電極線之間的第一過孔，所述第一過孔貫穿所述緩沖層、柵絕緣層、中間介電層和鈍化層。
[0111]其中，所述第四步還進(jìn)一步包括:采用離子注入方式在所述有源層中形成輕摻雜漏電極，所述輕摻雜漏電極形成在所述源電極和所述漏電極之間，且分布在所述柵電極對應(yīng)的區(qū)域的兩側(cè)；所述輕摻雜漏電極同時(shí)起到降低薄膜晶體管的漏電流的作用。
[0112]進(jìn)一步的，所述第一步還進(jìn)一步包括:在襯底基板上形成遮光金屬層，所述遮光金屬層與所述數(shù)據(jù)線和公共電極線同層形成，所述遮光金屬層形成在所述有源層下方，且在正投影方向上與所述有源層至少部分重疊。
[0113]較佳的，所述第一步中形成的所述遮光金屬層為至少一片，在第三步中形成的所述柵電極為至少一個(gè)；所述遮光金屬層與所述柵電極位置對應(yīng)形成，用于減少薄膜晶體管的漏電流。
[0114]下面結(jié)合附圖，詳細(xì)介紹本發(fā)明實(shí)施例三提供的陣列基板的制備方法，以本發(fā)明實(shí)施例一提供的陣列基板的結(jié)構(gòu)為例，所述陣列基板的制備方法具體包括:
[0115]第一步，參見圖14，在襯底基板101上沉積一層金屬薄膜，然后通過第一次構(gòu)圖工藝處理，形成包含數(shù)據(jù)線107、遮光金屬層116和公共電極線201的圖形，所述數(shù)據(jù)線107、遮光金屬層116和公共電極線201相隔設(shè)置。
[0116]在本發(fā)明中，構(gòu)圖工藝，可只包括光刻工藝，或，包括光刻工藝以及刻蝕步驟，同時(shí)還可以包括打印、噴墨等其他用于形成預(yù)定圖形的工藝；光刻工藝，是指包括成膜、曝光、顯影等工藝過程的利用光刻膠、掩模板、曝光機(jī)等形成圖形的工藝。可根據(jù)本發(fā)明中所形成的結(jié)構(gòu)選擇相應(yīng)的構(gòu)圖工藝。
[0117]在本實(shí)施例中，所述構(gòu)圖工藝包括:首先，在襯底基板101上形成(如濺射或涂覆等)一層用于形成數(shù)據(jù)線107、遮光金屬層116和公共電極線201的金屬薄膜；接著，在金屬薄膜上涂覆一層光刻膠；然后，用設(shè)置有包括數(shù)據(jù)線、遮光金屬層和公共電極線的圖形的掩模板對光刻膠進(jìn)行曝光；最后經(jīng)顯影、刻蝕后形成包括數(shù)據(jù)線107、遮光金屬層116和公共電極線201的圖形。本實(shí)施例陣列基板的制備方法中，涉及到通過構(gòu)圖工藝形成的膜層的制備工藝與此相同，此后不再詳細(xì)贅述。
[0118]第二步，參見圖15，在完成第一步的襯底基板上通過等離子體增強(qiáng)化學(xué)氣相沉積法沉積二氧化硅或氮化硅層，形成緩沖層102，所述緩沖層102覆蓋數(shù)據(jù)線107、遮光金屬層116和公共電極線201。
[0119]第三步，參見圖15，在完成第二步的襯底基板上，通過等離子體增強(qiáng)化學(xué)氣相沉積法或其他類似方法，在緩沖層102的上方形成非晶硅薄膜層，然后通過激光退火工藝或固相結(jié)晶工藝等工藝過程，使得非晶硅結(jié)晶化，形成多晶硅薄膜層，并通過第二次構(gòu)圖工藝處理形成包含低溫多晶硅有源層103的圖形；所述有源層103的圖形形成在所述緩沖層102上，且所述有源層103的圖形在正投影方向上與所述公共電極201重疊。
[0120]第四步，參見圖16，在完成第三步的襯底基板上沉積氮化硅(SiNx)或氧化硅(SiOx)層，形成柵絕緣層111，所述柵絕緣層111設(shè)置在所述有源層103的上方以及柵電極的下方。
[0121]第五步，參見圖16，在完成第四步的襯底基板上沉積鑰(Mo)、鋁(Al)或鎘(Cr)等金屬層，然后通過第三次構(gòu)圖工藝處理，形成柵電極106和掃描線；
[0122]第六步，參見圖16，在完成第五步的襯底基板上，采用離子注入方式對有源層的相對兩側(cè)進(jìn)行重?fù)诫s，形成漏電極104和源電極105，并對位于源電極105和漏電極104之間的部分有源層區(qū)域進(jìn)行輕摻雜，形成輕摻雜漏極117，所述輕摻雜漏極117形成在漏電極104和源電極105之間，且分布在柵電極106對應(yīng)的區(qū)域的兩側(cè)。
[0123]第七步，參見圖17，在完成第六步的襯底基板上沉積氮化硅(SiNx)或氧化硅(SiOx)層，形成中間介電層112 ;并通過第四次構(gòu)圖工藝，形成第一過孔401、第二過孔402、第三過孔403和第四過孔404;
[0124]其中，所述第一過孔401形成在所述連接區(qū)115與所述公共電極線201之間，貫穿所述緩沖層102、柵絕緣層111、中間介電層112，所述第二過孔402設(shè)置在所述緩沖層102、所述柵絕緣層111和所述中間介電層112與所述數(shù)據(jù)線107相對應(yīng)的位置；所述第三過孔403設(shè)置在所述柵絕緣層111和所述中間介電層112與所述源電極105相對應(yīng)的位置，使得所述源電極105與所述數(shù)據(jù)線107通過所述第二過孔402和所述第三過孔403電連接；所述第四過孔404設(shè)置在所述柵絕緣層111和所述中間介電層112與所述漏電極104相對應(yīng)的位置。[0125]第八步，參見圖17，在完成第七步的襯底基板上，使用磁控濺射法在中間介電層112上沉積一層氧化銦錫ITO透明導(dǎo)電薄膜，并通過第五次構(gòu)圖工藝，形成公共電極108和連接區(qū)115 ;所述第一過孔401、第二過孔402、第三過孔403和第四過孔404中同時(shí)填充有用于形成所述公共電極108的導(dǎo)電材料，所述連接區(qū)115通過所述第一過孔401與公共電極線201電連接，所述數(shù)據(jù)線107與所述源電極105通過所述第二過孔402和所述第三過孔403電連接。
[0126]第九步，參見圖18，在完成第八步的襯底基板上形成鈍化層114，并通過第六次構(gòu)圖工藝形成第五過孔405，所述第五過孔405貫穿所述鈍化層114、與漏電極104相對應(yīng)，用于使得像素電極109與所述漏極104通過所述第四過孔404與所述第五過孔405電連接。
[0127]第十步，參見圖12，在完成第九步的襯底基板上，使用磁控濺射法在鈍化層114上沉積一層氧化銦錫ITO透明導(dǎo)電薄膜，通過第七次構(gòu)圖工藝，即經(jīng)涂覆光刻膠并曝光顯影后，再進(jìn)行濕刻、剝離后，形成包括像素電極109的圖形；所述第五過孔405中填充有用于形成所述像素電極的導(dǎo)電材料，所述像素電極109通過所述第四過孔404和第五過孔405與漏電極104電連接。
[0128]經(jīng)過上述步驟，即形成本發(fā)明實(shí)施例一提供的、結(jié)構(gòu)如圖12所示的陣列基板。
[0129]對于本發(fā)明實(shí)施例二提供的陣列基板，其制備方法具體包括:
[0130]第一步，參見圖14，在襯底基板101上沉積一層金屬薄膜，然后通過第一次構(gòu)圖工藝處理，形成包含數(shù)據(jù)線107、遮光金屬層116和公共電極線201的圖形，所述數(shù)據(jù)線107、遮光金屬層116和公共電極線201相隔設(shè)置。
[0131]第二步，參見圖15，在完成第一步的襯底基板上形成緩沖層102，所述緩沖層102完全覆蓋數(shù)據(jù)線107、遮光金屬層116和公共電極線201。
[0132]第三步，參見圖15，在完成第二步的襯底基板上，通過第二次構(gòu)圖工藝處理形成包含低溫多晶硅有源層103的圖形；所述有源層103的圖形形成在所述緩沖層102上，且所述有源層103的圖形在正投影方向上與所述公共電極201重疊。
[0133]第四步，參見圖16，在完成第三步的襯底基板上沉積氮化硅(SiNx)或氧化硅(SiOx)層，形成柵絕緣層111，所述柵絕緣層111設(shè)置在所述有源層103的上方以及所述柵電極的下方。
[0134]第五步，參見圖16，在完成第四步的襯底基板上沉積鑰(Mo)、鋁(Al)或鎘(Cr)等金屬層，然后通過第三次構(gòu)圖工藝處理，形成柵電極106和掃描線；
[0135]第六步，參見圖16，在完成第五步的襯底基板上，采用離子注入方式對有源層的相對兩側(cè)進(jìn)行重?fù)诫s，形成漏電極104和源電極105，并對位于源電極105和漏電極104之間的部分有源層區(qū)域進(jìn)行輕摻雜，形成輕摻雜漏極117，所述輕摻雜漏極117形成在漏電極104和源電極105之間，且分布在柵電極106對應(yīng)的區(qū)域的兩側(cè)。
[0136]第七步，參見圖19，在完成第六步的襯底基板上沉積氮化硅(SiNx)或氧化硅(SiOx)層，形成中間介電層112 ;并通過第四次構(gòu)圖工藝，形成第二過孔402、第三過孔403和第四過孔404;
[0137]其中，所述第二過孔402設(shè)置在所述緩沖層102、所述柵絕緣層111和所述中間介電層112與所述數(shù)據(jù)線107相對應(yīng)的位置；所述第三過孔403設(shè)置在所述柵絕緣層111和所述中間介電層112與所述源電極105相對應(yīng)的位置，使得所述源電極105與所述數(shù)據(jù)線107通過所述第二過孔402和所述第三過孔403電連接；所述第四過孔404設(shè)置在所述柵絕緣層111和所述中間介電層112與所述漏電極104相對應(yīng)的位置。
[0138]第八步，參見圖20，在完成第七步的襯底基板上，使用磁控濺射法在中間介電層112上沉積一層氧化銦錫(ITO)透明導(dǎo)電薄膜，并通過第五次構(gòu)圖工藝形成像素電極109，所述第二過孔402、第三過孔403和第四過孔404中同時(shí)填充有用于形成所述像素電極的透明導(dǎo)電材料，所述像素電極109通過所述第四過孔404與漏極104電連接。
[0139]第九步，參見圖13，在完成第八步的襯底基板上形成鈍化層114，并通過第六次構(gòu)圖工藝形成第一過孔401，所述第一過孔401貫穿所述鈍化層114、中間介電層112、柵絕緣層111和緩沖層102，用于通過所述第一過孔401使得公共電極的連接區(qū)115與公共電極線201電連接。
[0140]第十步，參見圖13，在完成第九步的襯底基板上，使用磁控濺射法在鈍化層114上沉積一層氧化銦錫ITO透明導(dǎo)電薄膜，通過第七次構(gòu)圖工藝，即經(jīng)涂覆光刻膠并曝光顯影后，再進(jìn)行濕刻、剝離后，形成包含公共電極108和連接區(qū)115的圖形，所述第一過孔401中填充有用于制作所述公共電極108的透明導(dǎo)電材料，公共電極108和公共電極線201通過所述第一過孔401電連接。
[0141]經(jīng)過上述步驟，即形成本發(fā)明實(shí)施例二提供的、結(jié)構(gòu)如圖13所示的陣列基板。
[0142]綜上所述，本發(fā)明實(shí)施例提供的陣列基板中，通過在緩沖層和襯底基板之間設(shè)置公共電極線，使得所述公共電極線與位于其上方的像素電極共同形成存儲(chǔ)電容，從而達(dá)到增大存儲(chǔ)電容的目的；并且，由于所述公共電極線與數(shù)據(jù)線和遮光金屬層同層設(shè)置，經(jīng)過一次曝光工藝即可形成所述公共電極線、數(shù)據(jù)線和遮光金屬層，減少了制作流程，簡化了制作工藝，同時(shí)還達(dá)到了節(jié)省制作成本、縮短了制作時(shí)間的目的。
[0143]顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
【權(quán)利要求】
1.一種陣列基板，包括襯底基板以及設(shè)置在所述襯底基板上的數(shù)據(jù)線和掃描線，所述數(shù)據(jù)線和所述掃描線圍成多個(gè)像素區(qū)域，所述像素區(qū)域內(nèi)設(shè)置有薄膜晶體管、公共電極及公共電極線，所述薄膜晶體管包括柵電極、源電極、漏電極和有源層，所述柵電極設(shè)置在所述有源層的上方，所述源電極和所述漏電極分別設(shè)在所述有源層的相對兩側(cè)，其特征在于，所述數(shù)據(jù)線和所述公共電極線同層設(shè)置在所述襯底基板上，且位于所述有源層下方，所述數(shù)據(jù)線和所述公共電極線相隔設(shè)置，所述公共電極上設(shè)置有連接區(qū)，所述連接區(qū)在正投影方向上至少部分與公共電極線重疊，所述公共電極與公共電極線通過連接區(qū)與公共電極線之間的第一過孔實(shí)現(xiàn)電連接。
2.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述數(shù)據(jù)線和所述公共電極線采用相同的導(dǎo)電材料。
3.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述有源層采用低溫多晶硅材料，所述源電極和所述漏電極采用離子注入的方式形成在所述有源層的相對兩側(cè)，所述公共電極線形成在漏電極的下方。
4.根據(jù)權(quán)利要求3所述的陣列基板，其特征在于，所述陣列基板還包括緩沖層，所述緩沖層設(shè)置在所述有源層的下方以及所述襯底基板的上方，所述數(shù)據(jù)線和所述公共電極線被所述緩沖層覆蓋。
5.根據(jù)權(quán)利要求4所述的陣列基板，其特征在于，所述陣列基板還包括柵絕緣層，所述柵絕緣層設(shè)置在所述有源層的上方以及所述柵電極的下方。
6.根據(jù)權(quán)利要求5所述的陣列基板，其特征在于，所述陣列基板還包括設(shè)置在所述柵電極上方的中間介電層。
7.根據(jù)權(quán)利要求6所述的陣列基板，其特征在于，所述緩沖層、所述柵絕緣層和所述中間介電層在對應(yīng)著所述數(shù)據(jù)線的位置開設(shè)有第二過孔，所述柵絕緣層和所述中間介電層在對應(yīng)著所述源電極的位置開設(shè)有第三過孔，所述數(shù)據(jù)線和所述源電極通過所述第二過孔以及所述第三過孔電連接。.
8.根據(jù)權(quán)利要求7所述的陣列基板，其特征在于，所述陣列基板還包括設(shè)置在中間介電層上方的像素電極，以及設(shè)置在所述像素電極和所述公共電極之間的鈍化層；所述像素電極與所述公共電極在正投影方向上至少部分重疊； 所述公共電極位于鈍化層的上方，所述像素電極位于鈍化層的下方，所述柵絕緣層、所述中間介電層在對應(yīng)著所述漏電極的位置開設(shè)有第四過孔，所述像素電極和所述漏電極通過所述第四過孔電連接，所述公共電極為狹縫狀，所述像素電極為板狀或狹縫狀，連接區(qū)與公共電極線之間的第一過孔貫穿緩沖層、柵絕緣層、中間介電層和鈍化層；或者，所述公共電極位于鈍化層的下方，所述像素電極位于鈍化層的上方，所述柵絕緣層、所述中間介電層在對應(yīng)著所述漏電極的位置開設(shè)有第四過孔，所述鈍化層在對應(yīng)著所述漏電極的位置開設(shè)有第五過孔，所述像素電極和所述漏電極通過所述第四過孔和第五過孔電連接，所述公共電極為板狀或狹縫狀，所述像素電極為狹縫狀，所述連接區(qū)與公共電極線之間的第一過孔貫穿緩沖層、柵絕緣層和中間介電層。
9.根據(jù)權(quán)利要求6所述的陣列基板，其特征在于，所述陣列基板中還包括遮光金屬層，所述遮光金屬層與所述數(shù)據(jù)線和公共電極線同層設(shè)置在所述襯底基板上，所述遮光金屬層設(shè)置在所述有源層下方，且在正投影方向上與所述有源層至少部分重疊。
10.根據(jù)權(quán)利要求9所述的陣列基板，其特征在于，所述遮光金屬層設(shè)置在所述源電極和所述漏電極對應(yīng)的區(qū)域之間，且在正投影方向上與所述柵電極至少部分重疊。
11.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述有源層中還設(shè)置有輕摻雜漏電極，所述輕摻雜漏電極設(shè)置在所述源電極和所述漏電極之間，且分布在所述柵電極對應(yīng)的區(qū)域的兩側(cè)。
12.—種顯示裝置，其特征在于，所述顯示裝置包括權(quán)利要求1~11任一權(quán)項(xiàng)所述的陣列基板。
13.一種陣列基板的制備方法，包括形成數(shù)據(jù)線、掃描線、公共電極和公共電極線的步驟和形成薄膜晶體管的步驟，形成所述薄膜晶體管包括形成柵電極、源電極、漏電極和有源層的步驟，所述公共電極、公共電極線和薄膜晶體管均形成在由所述掃描線和所述數(shù)據(jù)線圍成的多個(gè)像素區(qū)域內(nèi)，其特征在于，所述數(shù)據(jù)線和所述公共電極線同層形成在襯底基板上，且在所述有源層下方，所述公共電極上同層形成有連接區(qū)，所述連接區(qū)在正投影方向上至少部分與公共電極線重疊，所述公共電極與公共電極線通過形成在連接區(qū)與公共電極線之間的第一過孔實(shí)現(xiàn)電連接。
14.根據(jù)權(quán)利要求13所述的陣列基板的制備方法，其特征在于，所述制備方法具體包括: 第一步:在所述襯底基板上采用構(gòu)圖工藝同時(shí)形成包括所述數(shù)據(jù)線、公共電極線的圖形，所述數(shù)據(jù)線和所述公共電極線相隔設(shè)置； 第二步:在完成第一步的襯底基板上形成緩沖層和包括有源層的圖形；所述緩沖層覆蓋所述公共電極線和所述數(shù)據(jù)線，所述包括有源層的圖形形成在所述緩沖層上； 第三步:在完成第二步的基板上形成柵絕緣層和包括所述柵電極的圖形； 第四步:在完成第三步的襯底基板上形成所述源電極和所述漏電極，所述源電極和所述漏電極采用離子注入方式形成在所述有源層的相對兩側(cè)。
15.根據(jù)權(quán)利要求14所述的陣列基板的制備方法，其特征在于，所述制備方法還包括形成公共電極、連接區(qū)和像素電極的步驟: 第五步:在完成第四步的襯底基板上形成中間介電層以及包括第一過孔、第二過孔、第三過孔以及第四過孔的圖形，其中:所述第一過孔形成在所述連接區(qū)與所述公共電極線之間，貫穿所述緩沖層、柵絕緣層、中間介電層，所述第二過孔形成在對應(yīng)著所述數(shù)據(jù)線的位置并貫穿所述緩沖層、柵絕緣層和中間介電層，所述第三過孔形成在對應(yīng)著所述源電極的位置并貫穿所述柵絕緣層和中間介電層，所述第四過孔形成在對應(yīng)著所述漏電極的位置并貫穿所述柵絕緣層和中間介電層； 第六步:在完成第五步的襯底基板上形成包括所述公共電極和連接區(qū)的圖形，所述第一過孔、第二過孔、第三過孔和第四過孔中同時(shí)填充有用于形成所述公共電極的導(dǎo)電材料，所述連接區(qū)與所述公共電極線通過所述第一過孔電連接，所述數(shù)據(jù)線與所述源電極通過所述第二過孔和所述第三過孔電連接； 第七步:在完成第六步的襯底基板上形成所述鈍化層以及在所述鈍化層中形成包括第五過孔的圖形，所述第五過孔形成在對應(yīng)著所述漏電極的位置，且所述第五過孔的位置與所述第四過孔的位置相對應(yīng)； 第八步:在完成第七步的基板上形成包括像素電極的圖形，所述第五過孔中填充有用于形成所述像素電極的導(dǎo)電材料，所述像素電極與所述漏電極通過所述第四過孔和所述第五過孔電連接。
16.根據(jù)權(quán)利要求14所述的陣列基板的制備方法，其特征在于，所述制備方法還包括形成公共電極、連接區(qū)和像素電極的步驟: 第五步:在完成第四步的襯底基板上形成中間介電層以及包括第二過孔、第三過孔以及第四過孔的圖形，其中:所述第二過孔形成在對應(yīng)著所述數(shù)據(jù)線的位置并貫穿所述緩沖層、所述柵絕緣層和所述中間介電層，所述第三過孔形成在對應(yīng)著所述源電極的位置并貫穿所述柵絕緣層和所述中間介電層，所述第四過孔形成在對應(yīng)著所述漏電極的位置并貫穿所述柵絕緣層和所述中間介電層； 第六步:在完成第五步的襯底基板上形成包括所述像素電極的圖形，所述第二過孔、第三過孔和第四過孔中同時(shí)填充有用于形成所述像素電極的導(dǎo)電材料，所述數(shù)據(jù)線與所述源電極通過所述第二過孔以及所述第三過孔電連接，所述像素電極與所述漏電極通過所述第四過孔電連接； 第七步:在完成第六步的襯底基板上形成所述鈍化層以及包括所述公共電極和連接區(qū)的圖形，所述鈍化層覆蓋所述像素電極，包括所述公共電極和連接區(qū)的圖形形成在所述鈍化層的上方，以及形成所述連接區(qū)與所述公共電極線之間的第一過孔，所述第一過孔貫穿所述緩沖層、柵絕緣層、中間介電層和鈍化層。
17.根據(jù)權(quán)利要求14~16任一權(quán)項(xiàng)所述的陣列基板的制備方法，其特征在于，所述第四步還進(jìn)一步包括:采用離子注入方式在所述有源層中形成輕摻雜漏電極，所述輕摻雜漏電極形成在所述源電極和所述漏電極之間，且分布在所述柵電極對應(yīng)的區(qū)域的兩側(cè)。
18.根據(jù)權(quán)利要求14~16任一權(quán)項(xiàng)所述的陣列基板的制備方法，其特征在于，所述第一步還進(jìn)一步包.括:在襯底基板上形成遮光金屬層，所述遮光金屬層與所述數(shù)據(jù)線和公共電極線同層形成，所述遮光金屬層形成在所述有源層下方，且在正投影方向上與所述有源層至少部分重疊。
19.根據(jù)權(quán)利要求18所述的陣列基板的制備方法，其特征在于，所述第一步中形成的所述遮光金屬層為至少一片，在第三步中形成的所述柵電極為至少一個(gè)，所述遮光金屬層與所述柵電極位置對應(yīng)形成。
【文檔編號(hào)】G02F1/1368GK103472646SQ201310388775
【公開日】2013年12月25日 申請日期:2013年8月30日 優(yōu)先權(quán)日:2013年8月30日
【發(fā)明者】孫建, 李成, 安星俊, 柳奉烈 申請人:京東方科技集團(tuán)股份有限公司, 鄂爾多斯市源盛光電有限責(zé)任公司