互連結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明公開了一種互連結(jié)構(gòu)，包括：芯片，具有上表面和下表面；穿硅通孔（TSV），貫穿芯片的上下表面；TSV光纖通路，由光纖填充在TSV中形成，作為芯片間的互連介質(zhì)，至少與芯片一個(gè)表面中的半導(dǎo)體器件實(shí)現(xiàn)電接觸和/或電連接。依照本發(fā)明的互連結(jié)構(gòu)，在TSV結(jié)構(gòu)的3D封裝中使用光纖替代傳統(tǒng)的金屬互連，解決了在高速數(shù)據(jù)傳輸中電互連存在的延遲、功耗、帶寬等缺點(diǎn)，另外提出了在電信號(hào)的輸出端與光發(fā)送器之間根據(jù)需要增加可編程器件或數(shù)據(jù)分配器，極大的增加了封裝設(shè)計(jì)的靈活性。
【專利說明】互連結(jié)構(gòu)

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體器件，特別是涉及一種采用光纖填充半導(dǎo)體芯片間穿硅通孔的互連結(jié)構(gòu)。

【背景技術(shù)】
[0002]隨著制造技術(shù)受到物理極限的挑戰(zhàn)，3D封裝技術(shù)越來越成為行業(yè)關(guān)注的熱點(diǎn)。3D封裝將兩片或更多的集成電路垂直堆疊封裝在同一芯片中，從而可以減少占用的空間，在3D封裝中，常用的承載集成電路的襯底往往具有穿硅通孔結(jié)構(gòu)(TSV，Through-Silicon-Vias)。通過采用穿娃通孔結(jié)構(gòu)來取代傳統(tǒng)的邊緣連線來進(jìn)行3D封裝，可以在一個(gè)小的器件封裝(footprint)中集成更多的邏輯功能。此外，采用穿硅通孔結(jié)構(gòu)可以有效的縮短關(guān)鍵路徑(critical path)，減小延遲，提高器件速度。
[0003]穿硅通孔結(jié)構(gòu)的形成方法主要包括:在半導(dǎo)體基底上形成貫穿的通孔，并在其中填充形成連接釘(nail)，該連接釘與半導(dǎo)體基底中的互連線相連，之后通過連接釘與另一晶圓或另一芯片上的互連結(jié)構(gòu)相連，從而實(shí)現(xiàn)3D封裝。現(xiàn)有技術(shù)的穿硅通孔結(jié)構(gòu)主要是基于銅互連工藝形成的。圖1所示為TSV結(jié)構(gòu)的3D封裝示意圖，圖2及圖3為典型的兩種TSV連接方式--face-to-back方式(面對(duì)背方式)以及face-to-face方式(面對(duì)面方式)。
[0004]如圖4所示，上述現(xiàn)有技術(shù)的穿硅通孔結(jié)構(gòu)主要是基于銅互連工藝形成的，在納米工藝水平下，當(dāng)集成電路工作頻率迅速提高至幾GHz甚至更高時(shí)，基于金屬的常規(guī)互連將無法高效的傳輸信號(hào)，越來越難以滿足集成電路芯片在延遲、功耗、帶寬和延遲不確定性方面的要求，將成為限制集成電路快速發(fā)展的瓶頸。
[0005]另一方面，作為業(yè)界目前研究重點(diǎn)之一，光互連與電互連相比，具有高帶寬、并行性、高互連密度、無串?dāng)_等優(yōu)點(diǎn)。然而如何高效、低成本、高質(zhì)量地在封裝結(jié)構(gòu)之間形成光互連，成為目前提高IC整體性能的重大挑戰(zhàn)。


【發(fā)明內(nèi)容】

[0006]由上所述，本發(fā)明的目的在于克服上述技術(shù)困難，有效提高半導(dǎo)體集成電路芯片之間的互連效率，特別是提高芯片在延遲、功耗、帶寬和延遲不確定性方面的性能。
[0007]為此，本發(fā)明提供了一種互連結(jié)構(gòu)，包括:芯片，具有上表面和下表面；穿硅通孔(TSV)，貫穿芯片的上下表面；TSV光纖通路，由光纖填充在TSV中形成，作為芯片間的互連介質(zhì)，至少與芯片一個(gè)表面中的半導(dǎo)體器件實(shí)現(xiàn)電接觸和/或電連接。
[0008]其中，光纖為單束光纖、多束光纖或者光纜，包括高折射率的內(nèi)層以及低折射率的外層。
[0009]其中，芯片中還具有光發(fā)射器電路和/或光接收器電路。
[0010]其中,光發(fā)射器電路包括光源和光調(diào)制器，光調(diào)制器將電信號(hào)轉(zhuǎn)變?yōu)楣庑盘?hào)。
[0011]其中，在光發(fā)射器電路前端具有可編程器件與光發(fā)射器電路的片選信號(hào)相連，從而能夠通過對(duì)可編程器件的編程來實(shí)現(xiàn)TSV光纖通路的通或者斷。
[0012]其中，在光發(fā)射器電路與電信號(hào)的輸出端之間還增設(shè)有數(shù)據(jù)分配器，在實(shí)際應(yīng)用中根據(jù)地址信號(hào)的要求，將一路數(shù)據(jù)分配到指定的其它輸出通路上去。
[0013]其中，可編程器件包括電容、熔絲、反熔絲、帶浮柵的MOS晶體管及其組合。
[0014]其中，數(shù)據(jù)分配器包括2路數(shù)據(jù)分配器、4路數(shù)據(jù)分配器、或8路數(shù)據(jù)分配器。
[0015]其中，多個(gè)芯片上下層疊或者左右并列分布。
[0016]其中，具有多個(gè)芯片，每個(gè)芯片中的光發(fā)射器電路通過TSV光纖通路與另一芯片中的光接收器電路相連。
[0017]依照本發(fā)明的互連結(jié)構(gòu)，在TSV結(jié)構(gòu)的3D封裝中使用光纖替代傳統(tǒng)的金屬互連，解決了在高速數(shù)據(jù)傳輸中電互連存在的延遲、功耗、帶寬等缺點(diǎn)，另外提出了在電信號(hào)的輸出端與光發(fā)送器之間根據(jù)需要增加可編程器件或數(shù)據(jù)分配器，極大的增加了封裝設(shè)計(jì)的靈活性。

【專利附圖】

【附圖說明】
[0018]以下參照附圖來詳細(xì)說明本發(fā)明的技術(shù)方案，其中:
[0019]圖1為現(xiàn)有技術(shù)中TSV結(jié)構(gòu)的3D封裝示意圖；
[0020]圖2為現(xiàn)有技術(shù)中face-to-back連接方式；
[0021]圖3為現(xiàn)有技術(shù)中face-to-face連接方式；
[0022]圖4為現(xiàn)有技術(shù)中銅互連型TSV示意圖；
[0023]圖5為依照本發(fā)明的光纖互連型TSV示意圖；
[0024]圖6為依照本發(fā)明的芯片間光纖型TSV互連示意圖；
[0025]圖7為依照本發(fā)明的增加了可編程器件的邏輯結(jié)構(gòu)示意圖；
[0026]圖8為依照本發(fā)明的4路數(shù)據(jù)分配器的示意圖；以及
[0027]圖9為依照本發(fā)明的增加了數(shù)據(jù)分配電路的芯片間光纖型TSV互連示意圖。

【具體實(shí)施方式】
[0028]以下參照附圖并結(jié)合示意性的實(shí)施例來詳細(xì)說明本發(fā)明技術(shù)方案的特征及其技術(shù)效果。需要指出的是，類似的附圖標(biāo)記表示類似的結(jié)構(gòu)，本申請(qǐng)中所用的術(shù)語“第一”、“第二”、“上”、“下”等等可用于修飾各種器件結(jié)構(gòu)或制造工序。這些修飾除非特別說明并非暗示所修飾器件結(jié)構(gòu)或制造工序的空間、次序或?qū)蛹?jí)關(guān)系。
[0029]如圖5所示，本發(fā)明的互連結(jié)構(gòu)包括:襯底，由單晶體硅、絕緣體上硅(SOI)構(gòu)成；半導(dǎo)體器件(圖5中未示出)，形成在襯底的一個(gè)表面中(上表面和/或下表面)，通常是IC設(shè)計(jì)中常用的MOSFET以及相應(yīng)的內(nèi)互連器件(例如源漏引線、柵極引線以及層間介質(zhì)層ILD中的最底層互連金屬線MO);穿硅通孔(TSV)，貫穿襯底的上下表面；光纖，填充在TSV中，取代現(xiàn)有技術(shù)(圖4所示)的金屬(例如Cu)作為芯片間的互連介質(zhì)，至少與襯底一個(gè)表面中的半導(dǎo)體器件實(shí)現(xiàn)電接觸和電連接。
[0030]在本發(fā)明一個(gè)實(shí)施例中，如圖5所75,光纖結(jié)構(gòu)可以為單束光纖,其中心部分一般為高折射率的玻璃芯(低摻雜二氧化硅)，外層為低折射率的硅玻璃包層或者加強(qiáng)用的樹脂絕緣涂層。其形成工藝可以是先化學(xué)濕法腐蝕(通常選用TMAH腐蝕Si )或者等離子干法刻蝕(例如選用碳氟基刻蝕氣體)襯底形成TSV，然后通過LPCVD、PECVD, HDPCVD, MOCVD,ALD、MBE、熱氧化、化學(xué)氧化等方法，在TSV內(nèi)側(cè)壁(也即襯底Si中通孔的側(cè)壁)上形成低折射率的硅玻璃包層或者加強(qiáng)用的樹脂絕緣涂層，此時(shí)可以通過調(diào)整原料氣的配比、沉積溫度/氣壓等工藝參數(shù)以及摻雜劑濃度來調(diào)整外層的折射率。然后同樣通過LPCVD、PECVD,HDPCVD, MOCVD, ALD、MBE、熱氧化、化學(xué)氧化等方法，并且調(diào)整原料、摻雜劑配比以及調(diào)整工藝參數(shù)，沉積摻雜劑較少、晶格缺陷較小、折射率高的內(nèi)層。此外，當(dāng)芯片或者襯底尺寸較大、或者互連為總線等需要大規(guī)模傳輸信息的結(jié)構(gòu)時(shí)，可以增大光纖的直徑，由此也可以通過機(jī)械鉆孔、激光燒灼等方式在襯底芯片中形成TSV，然后通過機(jī)械方式或者化學(xué)方式將預(yù)先制備好的光纖插入TSV中以形成圖5所示互連結(jié)構(gòu)。
[0031]在本發(fā)明其他實(shí)施例中，光纖結(jié)構(gòu)為多束光纖或者光纜，在最外側(cè)絕緣層內(nèi)包含多個(gè)子光纖，每個(gè)子光纖均具有如圖5所示的單束光纖的結(jié)構(gòu)，也即每個(gè)子光纖均包括低折射率的外層以及高折射率的內(nèi)層，在多束光纖/光纜的最外側(cè)絕緣層與多個(gè)子光纖之間可以填充相同或者不同的絕緣材料。
[0032]由于用光纖取代金屬作為芯片間的互連介質(zhì)，因此在信號(hào)輸出端需要將電信號(hào)轉(zhuǎn)化為光信號(hào)，信號(hào)接收端則需要將光信號(hào)轉(zhuǎn)化為電信號(hào)。因此光傳輸系統(tǒng)由發(fā)送器(Transmitter)、光纖(Fiber)和接收器(Receiver)三個(gè)部分組成。下圖6所示為芯片間光纖型TSV互連示意圖。其中IC1、IC2表示第一芯片和第二芯片，其上除了光傳輸所用的收發(fā)器之外還具有其他的集成電路(未示出)，第一、第二芯片均具有如圖5所示的由光纖填充的TSV結(jié)構(gòu)，也即第一芯片和第二芯片通過光纖互連，封裝-互連形式是兩個(gè)芯片上下層疊而分布在不同平面內(nèi)，由此構(gòu)成了多個(gè)芯片的3D封裝。在本發(fā)明一個(gè)實(shí)施例中，第二芯片IC2上具有光發(fā)射器電路或者發(fā)送器，通常包括光源(激光器或者LED)和光調(diào)制器(OpticalModulator),光調(diào)制器將電信號(hào)轉(zhuǎn)變?yōu)楣庑盘?hào),利用光纖實(shí)現(xiàn)光信號(hào)的傳輸通路；而在第一芯片ICl上，具有光接收器電路，包括光檢測(cè)器(Photo Detector)以便完成光信號(hào)到電信號(hào)的轉(zhuǎn)變。此外，在本發(fā)明該實(shí)施例中，ICl上還可以具有光發(fā)射器電路，而IC2上可以相應(yīng)地具有光接收器電路。換言之，IC1、IC2上具有光發(fā)射器電路以及光接收器電路，并且其中一個(gè)IC上的光發(fā)射器電路通過TSV光纖通路而連接到另一個(gè)IC上的光接收器電路。以上收發(fā)器芯片可符合 10base-T、100base-TX、100base-FX、IEEE802.3、IEEE802.3u 等常用協(xié)議之一或者兼容多個(gè)，可采用市售各種常用芯片的設(shè)計(jì)方式(也即采用其電路基本結(jié)構(gòu)但是集成于與IC1、IC2相同的晶片wafer上)，也可以根據(jù)發(fā)射功率、接收靈敏度、芯片間厚度/距離等參數(shù)來合理調(diào)整(這些調(diào)整可以基于上述協(xié)議而采用已知的電路設(shè)計(jì))。
[0033]為增加封裝設(shè)計(jì)的靈活性，可在光發(fā)射器電路前端加入可編程器件與光發(fā)射器電路的片選信號(hào)相連，從而能夠通過對(duì)該可編程器件的編程來實(shí)現(xiàn)該條TSV光纖通路的通或者斷，有利于提高在實(shí)際應(yīng)用過程中的靈活度。可編程器件可以是電容、熔絲、反熔絲或帶浮柵的MOS晶體管等。圖7為在光發(fā)射器電路前端增加可編程器件的邏輯結(jié)構(gòu)示意圖，其中總線(bus lines)可以包括位線、字線以便實(shí)現(xiàn)對(duì)于發(fā)射器陣列中具體行或者列的選擇從而控制特定位置上發(fā)射器的開關(guān)，最終實(shí)現(xiàn)了發(fā)射器對(duì)應(yīng)的TSV光纖通路的通或者斷。值得注意的是，上述可編程器件可以是由DSP控制的FPGA，最佳是集成在IC1、IC2上的上述可編程器件，但是也可以通過其他互連裝置而連接到片外(可同在一個(gè)整體封裝之內(nèi)，例如采用堆疊模式)。
[0034]以上方法可在器件封裝完成后，實(shí)現(xiàn)TSV光纖通路的通或者斷，如果設(shè)計(jì)者在一些特殊通路希望有更大程度靈活度，可在電信號(hào)(例如光調(diào)制器的輸入電信號(hào))的輸出端與光發(fā)送器之間增加數(shù)據(jù)分配器，在實(shí)際應(yīng)用中根據(jù)地址信號(hào)的要求，將一路數(shù)據(jù)分配到指定的其它輸出通路上去。如圖8所示為一個(gè)4路數(shù)據(jù)分配器(由與門構(gòu)成，其設(shè)計(jì)可以參考74LS138等常用芯片)，由地址碼AO與Al決定將輸出數(shù)據(jù)D送給YO?Y3中的一路輸出。在實(shí)際應(yīng)用中可根據(jù)實(shí)際情況靈活選擇合適的數(shù)據(jù)分配器。這樣封裝完成后仍可根據(jù)實(shí)際需要調(diào)整數(shù)據(jù)的傳輸路徑，極大的增加了封裝的靈活性。
[0035]圖9示出了在圖6基礎(chǔ)上增加了圖8所示數(shù)據(jù)分配器電路而構(gòu)成的芯片間光纖型TSV互連結(jié)構(gòu)，其中在第一和第二芯片中的至少一個(gè)上具有光發(fā)射器電路，而另一個(gè)具有光接收器電路，兩者之間通過芯片襯底中TSV填充的光纖來實(shí)現(xiàn)電連接和通信，在光發(fā)射器電路前端可具有可編程器件與光發(fā)射器電路的片選信號(hào)相連，從而能夠通過對(duì)該可編程器件的編程來實(shí)現(xiàn)該條TSV光纖通路的通或者斷。此外，在某些光發(fā)射器與輸入電信號(hào)的輸出端之間還增設(shè)有數(shù)據(jù)分配器，在實(shí)際應(yīng)用中根據(jù)地址信號(hào)的要求，將一路數(shù)據(jù)分配到指定的其它輸出通路上去。
[0036]依照本發(fā)明的互連結(jié)構(gòu)，在TSV結(jié)構(gòu)的3D封裝中使用光纖替代傳統(tǒng)的金屬互連，解決了在高速數(shù)據(jù)傳輸中電互連存在的延遲、功耗、帶寬等缺點(diǎn)，另外提出了在電信號(hào)的輸出端與光發(fā)送器之間根據(jù)需要增加可編程器件或數(shù)據(jù)分配器，極大的增加了封裝設(shè)計(jì)的靈活性。
[0037]盡管已參照一個(gè)或多個(gè)示例性實(shí)施例說明本發(fā)明，本領(lǐng)域技術(shù)人員可以知曉無需脫離本發(fā)明范圍而對(duì)器件結(jié)構(gòu)做出各種合適的改變和等價(jià)方式。此外，由所公開的教導(dǎo)可做出許多可能適于特定情形或材料的修改而不脫離本發(fā)明范圍。因此，本發(fā)明的目的不在于限定在作為用于實(shí)現(xiàn)本發(fā)明的最佳實(shí)施方式而公開的特定實(shí)施例，而所公開的器件結(jié)構(gòu)及其制造方法將包括落入本發(fā)明范圍內(nèi)的所有實(shí)施例。
【權(quán)利要求】
1.一種互連結(jié)構(gòu)，包括: 芯片，具有上表面和下表面； 穿硅通孔(TSV)，貫穿芯片的上下表面； TSV光纖通路，由光纖填充在TSV中形成,作為芯片間的互連介質(zhì),至少與芯片一個(gè)表面中的半導(dǎo)體器件實(shí)現(xiàn)電接觸和/或電連接。
2.如權(quán)利要求1所述的互連結(jié)構(gòu)，其中，光纖為單束光纖、多束光纖或者光纜，包括高折射率的內(nèi)層以及低折射率的外層。
3.如權(quán)利要求1所述的互連結(jié)構(gòu)，其中，芯片中還具有光發(fā)射器電路和/或光接收器電路。
4.如權(quán)利要求3所述的互連結(jié)構(gòu)，其中，光發(fā)射器電路包括光源和光調(diào)制器，光調(diào)制器將電信號(hào)轉(zhuǎn)變?yōu)楣庑盘?hào)。
5.如權(quán)利要求3所述的互連結(jié)構(gòu)，其中，在光發(fā)射器電路前端具有可編程器件與光發(fā)射器電路的片選信號(hào)相連，從而能夠通過對(duì)可編程器件的編程來實(shí)現(xiàn)TSV光纖通路的通或者斷。
6.如權(quán)利要求3所述的互連結(jié)構(gòu)，其中，在光發(fā)射器電路與電信號(hào)的輸出端之間還增設(shè)有數(shù)據(jù)分配器，在實(shí)際應(yīng)用中根據(jù)地址信號(hào)的要求，將一路數(shù)據(jù)分配到指定的其它輸出通路上去。
7.如權(quán)利要求5所述的互連結(jié)構(gòu)，其中，可編程器件包括電容、熔絲、反熔絲、帶浮柵的MOS晶體管及其組合。
8.如權(quán)利要求6所述的互連結(jié)構(gòu)，其中，數(shù)據(jù)分配器包括2路數(shù)據(jù)分配器、4路數(shù)據(jù)分配器、或8路數(shù)據(jù)分配器。
9.如權(quán)利要求1所述的互連結(jié)構(gòu)，其中，多個(gè)芯片上下層疊。
10.如權(quán)利要求3所述的互連結(jié)構(gòu)，其中，具有多個(gè)芯片，每個(gè)芯片中的光發(fā)射器電路通過TSV光纖通路與另一芯片中的光接收器電路相連。
【文檔編號(hào)】G02B6/12GK104422987SQ201310395701
【公開日】2015年3月18日 申請(qǐng)日期:2013年9月3日 優(yōu)先權(quán)日:2013年9月3日
【發(fā)明者】鐘匯才, 朱慧瓏, 張鵬 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所