極紫外光（euv）光掩模及其制造方法
【專利摘要】本發(fā)明提供了EUV光掩模和用于形成EUV光掩模的方法的實(shí)施例。該方法包括：提供襯底、反射層、覆蓋層、硬掩模層，以及在其中形成開口。然后，在開口中和硬掩模層的頂面上方填充吸收層。提供平坦化工藝以去除位于硬掩模層的頂面上方的吸收層且在開口中形成吸收體，其中，吸收體頂部的寬度大于其底部的寬度。
【專利說(shuō)明】極紫外光(EUV)光掩模及其制造方法
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求于2013年3月15日提交的美國(guó)臨時(shí)專利申請(qǐng)第61/788，014號(hào)、標(biāo)題為“Lithography Mask and Methods of Forming and Using the same，，的優(yōu)先權(quán)，其全部?jī)?nèi)容結(jié)合于此作為參考。

【技術(shù)領(lǐng)域】
[0003]本發(fā)明總的來(lái)說(shuō)涉及用于制造半導(dǎo)體器件的光掩模領(lǐng)域，更具體地，涉及極紫外光(EUV)光掩模及其制造方法。

【背景技術(shù)】
[0004]在集成電路(IC)或芯片的制造過(guò)程中，在一系列可重復(fù)使用的光掩模(本文中也稱為掩模)上制造出表示芯片的不同層的圖案以在制造工藝期間將每個(gè)芯片層的設(shè)計(jì)轉(zhuǎn)印到半導(dǎo)體襯底上。與照相底片非常類似，掩模用于將每層的電路圖案轉(zhuǎn)印到半導(dǎo)體襯底上。使用一系列的工藝組合這些層，并將這些層轉(zhuǎn)變?yōu)榘總€(gè)完整芯片的微小晶體管和電路。因此，掩模中的任何缺陷都可被轉(zhuǎn)印到芯片上，從而可能對(duì)其性能帶來(lái)不良影響。特別嚴(yán)重的缺陷可導(dǎo)致掩模完全無(wú)用。通常，一組15-30個(gè)掩模用于構(gòu)成一個(gè)芯片且可被重復(fù)使用。
[0005]掩模通常包括其上設(shè)置有不透明的光吸收層的透明襯底。傳統(tǒng)掩模通常包括在其一面上具有鉻層的玻璃或石英襯底。鉻層被抗反射涂層和光敏光刻膠覆蓋。在圖案化工藝期間，例如，通過(guò)將部分光刻膠暴露于電子束或紫外光，以使暴露部分可溶于顯影溶液中，從而將電路設(shè)計(jì)寫至掩模。然后，去除光刻膠的可溶部分，以允許蝕刻(即，去除)暴露出的下面的鉻層和抗反射層。
[0006]隨著臨界尺寸(⑶)的縮小，現(xiàn)有的光學(xué)光刻正在向28納米(nm)技術(shù)節(jié)點(diǎn)的技術(shù)限制靠近。期望下一代光刻(NGL)能代替現(xiàn)有的光學(xué)光刻方法，例如，22nm以下的技術(shù)節(jié)點(diǎn)。存在幾種NGL的候選方法，諸如極紫外光(EUV)刻(EUVL)、電子投影光刻(EPL)、離子投影光刻(IPL)、納米壓印和X-射線光刻。當(dāng)然，由于EUVL具有光學(xué)光刻的大部分特性，因此EUVL是最有可能的繼承者，與其他NGL方法相比，EUVL是一種更為成熟的技術(shù)。
[0007]但是，EUV掩模的制造仍面臨著亟待克服的技術(shù)挑戰(zhàn)。例如，在常規(guī)的鉻掩模中使用薄膜來(lái)防止掩模上的任何不需要的灰塵轉(zhuǎn)印到芯片上。然而，薄膜不可與EUV掩模一起使用，這是因?yàn)樵摫∧?huì)吸收EUV光。因此，在其上沒(méi)有薄膜的情況下，需要清潔EUV掩模的表面。此外，仍需要監(jiān)測(cè)EUV掩模的表面上的灰塵。因此，需要改進(jìn)EUV掩模和制造方法。


【發(fā)明內(nèi)容】

[0008]根據(jù)本發(fā)明的一個(gè)方面，提供了一種制造極紫外光光掩模的方法，包括:提供依次包括襯底、反射層和覆蓋層的掩模；形成具有位于覆蓋層中的第一部分和位于反射層的至少一部分內(nèi)的第二部分的開口，第一部分的寬度大于第二部分的寬度；在開口中和覆蓋層的頂面上方形成吸收層；以及去除吸收層的至少一部分而保留吸收層的另一部分，以形成吸收體。
[0009]優(yōu)選地，該方法還包括:在覆蓋層上方形成硬掩模層。
[0010]優(yōu)選地，硬掩模層是釕(Ru)、RuSi或它們的組合。
[0011]優(yōu)選地，該方法還包括:在覆蓋層和反射層的至少一部分中形成開口之前，在硬掩模層中形成開口。
[0012]優(yōu)選地，該方法還包括:使用氟基氣體，在硬掩模層中形成開口。
[0013]優(yōu)選地，該方法還包括:在形成吸收體之后去除硬掩模層。
[0014]優(yōu)選地，第一部分的寬度與第二部分的寬度的比率介于約I至約2的范圍內(nèi)。
[0015]優(yōu)選地，通過(guò)使用氯基氣體的干蝕刻工藝實(shí)施在覆蓋層和反射層的至少一部分中形成開口的步驟。
[0016]優(yōu)選地，覆蓋層是娃(Si )。
[0017]優(yōu)選地，吸收層是TaS1、TaBN、TaN、TaSiON、TaBO 或 TaON。
[0018]優(yōu)選地,反射層是含鑰和娃(Mo/Si)層。
[0019]優(yōu)選地，反射層包括約40對(duì)和約50之間的交替Mo和Si層。
[0020]優(yōu)選地，開口延伸至反射層內(nèi)約50nm至約300nm的深度。
[0021]優(yōu)選地，去除步驟包括CMP工藝和/或干蝕刻工藝。
[0022]優(yōu)選地，該方法還包括:在CMP工藝之后實(shí)施等離子體蝕刻工藝。
[0023]根據(jù)本發(fā)明的又一方面，提供了一種極紫外光光掩模，包括:反射層，位于襯底上方；覆蓋層，位于反射層上方；以及吸收體，位于覆蓋層和反射層內(nèi)，吸收體位于覆蓋層中的部分的寬度大于吸收體位于反射層內(nèi)的部分的寬度。
[0024]優(yōu)選地,吸收體的厚度介于約50nm至約300nm的范圍內(nèi)。
[0025]優(yōu)選地,反射層是含鑰和娃(Mo/Si)層。
[0026]優(yōu)選地，吸收體的頂面高于覆蓋層的頂面。
[0027]根據(jù)本發(fā)明的又一方面，提供了一種形成集成電路的方法，包括:通過(guò)以下步驟形成光掩模:在襯底上方形成反射層、在反射層上方形成覆蓋層和在覆蓋層和反射層中形成吸收體，吸收體位于覆蓋層中的部分的寬度大于吸收體位于反射層內(nèi)的部分的寬度；在襯底上形成層；以及在光刻步驟中使用光掩模來(lái)圖案化層。

【專利附圖】

【附圖說(shuō)明】
[0028]當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明。應(yīng)該強(qiáng)調(diào)的是，根據(jù)產(chǎn)業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各種部件沒(méi)有被按比例繪制并且僅僅用于說(shuō)明的目的。實(shí)際上，為了清楚論述起見，可以任意增加或減少各種部件的尺寸。
[0029]圖1是示出示例性EUV掩模的示意性截面圖；
[0030]圖2至圖8是EUV掩模在各個(gè)制造階段的實(shí)施例的不同截面圖；
[0031]圖9是根據(jù)本發(fā)明各個(gè)方面的制造EUV掩模的方法的流程圖；以及
[0032]圖10是根據(jù)本發(fā)明各個(gè)方面的通過(guò)使用EUV掩模制造集成電路器件的方法的流程圖。

【具體實(shí)施方式】
[0033]以下公開提供了多種不同實(shí)施例或?qū)嵗?，用于?shí)現(xiàn)本發(fā)明的不同特征。以下將描述部件和布置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅是實(shí)例并且不旨在限制本發(fā)明。另外，本發(fā)明可以在不同實(shí)例中重復(fù)參考標(biāo)號(hào)和/或字符。這種重復(fù)用于簡(jiǎn)化和清楚的目的，并且其本身不表示所論述的多個(gè)實(shí)施例和/或配置之間的關(guān)系。并且，在以下描述中，一個(gè)部件形成在另一個(gè)部件上、形成連接至、和/或耦合至另一個(gè)部件可以包括這兩個(gè)部件直接接觸形成的實(shí)施例，也可以包括可以在這兩個(gè)部件之間形成其他部件使得這兩個(gè)部件不直接接觸的實(shí)施例。此外，使用例如“下面的”、“上面的”、“水平的”、“垂直的”、“在…上方”、“在…下方”、“在…之上”、“在…之下”、“頂部”以及“底部”等的空間相對(duì)位置術(shù)語(yǔ)及其派生詞(例如，“水平地”、“向下地”、“向上地”等)，以容易地描述一個(gè)部件與另一部件的關(guān)系?？臻g相對(duì)位置術(shù)語(yǔ)預(yù)期涵蓋包括部件的器件的不同方位。
[0034]圖1是示出EUV光掩模100的示意性截面圖。在一些實(shí)施例中，EUV光掩模100包括襯底110、位于襯底110上的反射層112、位于反射層112上的覆蓋層114和穿透覆蓋層114以及反射層112的至少一部分的開口中的吸收體122。在一些實(shí)施例中，吸收體122的頂面高于覆蓋層114的頂面。例如，吸收體122包括比底部寬的頂部。在一些實(shí)施例中，吸收體122是T形。在一些實(shí)施例中，吸收體122具有位于覆蓋層114上方的寬部和位于覆蓋層114中的窄部。
[0035]襯底110可具有適合用作光掩模的任何尺寸。在一個(gè)實(shí)施例中，襯底110是矩形，其側(cè)邊的長(zhǎng)度介于約5英寸至約9英寸的范圍內(nèi)。在另一個(gè)實(shí)施例，襯底110的厚度介于大約0.15英寸至約0.25英寸的范圍內(nèi)。在其他實(shí)施例中，襯底110的厚度約為0.25英寸。在一些實(shí)施例中，襯底110具有低熱膨脹系數(shù)(優(yōu)選為0±0.05X10_7/°C，尤其優(yōu)選為20°C下的0±0.03X 10_7/°c ),并且在形成圖案之后，對(duì)用于清洗掩模底板(mask blank)或光掩模的清洗液應(yīng)該具有良好的光滑度、平坦度和耐用度。襯底110通常包括具有低熱膨脹系數(shù)的硅基材料，諸如石英(即，二氧化硅S12)等。
[0036]反射層112可實(shí)現(xiàn)對(duì)EUV光的高反射率。例如，當(dāng)反射層112的表面被波長(zhǎng)為約13.5nm的EUV光照射時(shí)，反射層112的反射率高達(dá)40%。在本實(shí)施例中，將通過(guò)多次交替層壓高折射率層和低折射率層而形成的多層反射膜用作反射層112。在一些實(shí)施例中，Mo用于低折射率層且Si用于高折射率層，以形成反射層112的多層反射膜。即，形成Mo/Si多層反射膜以用于形成反射層112。在一個(gè)實(shí)施例中，反射層112可包括介于約40對(duì)至約50對(duì)之間的交替Mo和Si層。每對(duì)Mo和Si層可包括厚度為約3nm的Mo層和厚度為約4nm的Si層。
[0037]在可選實(shí)施例中，多層反射膜是Ru/Si多層反射膜、Mo/Be多層反射膜、Mo化合物/Si化合物多層反射膜、Si/Mo/Ru多層反射膜、Si/Mo/Ru/Mo多層反射膜或Si/Ru/Mo/Ru多層反射膜。
[0038]覆蓋層114用作在反射層112和用于形成光掩模的中間工藝中存在的硬掩模層之間的覆蓋層和/或緩沖層。在一些實(shí)施例中，覆蓋層114是硅(Si)層、釕(Ru)層、或含Ru層。例如，覆蓋層114的厚度介于約Inm至約1nm的范圍內(nèi)。
[0039]例如，吸收體122包括位于覆蓋層114上方的頂部和位于反射層112和覆蓋層114內(nèi)的底部。吸收體122的頂部具有寬度Wl和厚度Tl。吸收體122的底部具有寬度W2和厚度T2。在一些實(shí)施例中，吸收體122是T形，并且其寬度Wl大于寬度W2。在本實(shí)施例中，寬度Wl與寬度W2的比率介于約I和約2的范圍內(nèi)。在一些實(shí)施例中，厚度Tl小于厚度T2。在本實(shí)施例中，厚度Tl介于約Onm至約1nm的范圍內(nèi)。在一個(gè)實(shí)施例中，厚度T2至少大于20nm,以防止在晶圓光刻工藝過(guò)程中的漏光或較差的對(duì)比度(poor contrast)。在可選實(shí)施例中，厚度T2不大于約150nm，以防止難以實(shí)施用于形成掩模的光學(xué)臨近修正(OPC)。在另一個(gè)實(shí)施例中，厚度T2和反射層112的總厚度相同。在其他實(shí)施例中，厚度T2與反射層112和覆蓋層114的總厚度相同。在本實(shí)施例中，厚度T2介于約20nm至約150nm的范圍內(nèi)。
[0040]吸收體122是不透明的光遮蔽層。在一個(gè)實(shí)施例中，吸收體122包括基本不含氧的鉭基材料，諸如硅化鉭基材料(以下稱之為TaSi )、氮化鉭硼基材料(以下稱之為TaBN)和氮化鉭基材料(以下稱之為TaN)。在另一個(gè)實(shí)施例中，吸收體122包括鉭基和氧基材料，諸如氧化和氮化鉭和硅基材料(以下稱之為TaS1N)、氧化鉭硼基材料(以下稱之為TaBO)和氧化和氮化鉭基材料(以下稱之為TaON)。
[0041]圖2至圖8是示出用于形成EUV光掩模的示例性工藝流程的示意性截面圖。用相同的參考標(biāo)號(hào)增加100來(lái)表示與圖1中所示的內(nèi)容相同的圖2至圖8中所示的內(nèi)容。參考圖2至圖8和圖9，以下將共同描述EUV光掩模200和方法300。
[0042]參考圖2至圖9，方法300開始于步驟302，在襯底210上方形成反射層212。在一些實(shí)施例中，在反射層212上方形成覆蓋層214。在一些實(shí)施例中，在覆蓋層214上方形成硬掩模層216。在一些實(shí)施例中，襯底210是矩形襯底,其側(cè)邊的長(zhǎng)度介于約5英寸至約9英寸的范圍內(nèi)，且襯底210的厚度介于約0.15英寸至0.25英寸的范圍內(nèi)。在一些實(shí)施例中，襯底210具有低熱膨脹系數(shù)(優(yōu)選為0±0.05X10_7/°C，尤其優(yōu)選為20°C下的0±0.03X10_7/°C)，并且在形成圖案之后，對(duì)用于清洗掩模底板或光掩模的清洗液應(yīng)該具有良好的光滑度、平坦度和耐用度。襯底210通常包括具有低熱膨脹系數(shù)的硅基材料，諸如石英(B卩，二氧化硅S12)等。
[0043]反射層212可實(shí)現(xiàn)對(duì)EUV光的高反射率。例如，當(dāng)反射層212的表面被波長(zhǎng)為約13.5nm的EUV光照射時(shí)，反射層212的反射率高達(dá)40%。在一些實(shí)施例中，反射層212是多材料層。在一些實(shí)施例中，通過(guò)多次交替層壓高折射率層和低折射率層而形成多層反射膜。在本實(shí)施例中，Mo用于低折射率層且Si用于高折射率層，以形成反射層212的多層反射膜。SP，形成Mo/Si多層反射膜以用于形成反射層212。在一個(gè)實(shí)施例中，反射層212可包括約40對(duì)至約50對(duì)之間的交替Mo和Si層。每對(duì)Mo和Si層均可包括厚度為約3nm的Mo層和厚度為約4nm的Si層。
[0044]在可選實(shí)施例中，多層反射膜是Ru/Si多層反射膜、Mo/Be多層反射膜、Mo化合物/Si化合物多層反射膜、Si/Mo/Ru多層反射膜、Si/Mo/Ru/Mo多層反射膜或Si/Ru/Mo/Ru多層反射膜。在一些實(shí)施例中，通過(guò)沉積工藝(包括化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)、原子層沉積(ALD)、和/或其他合適的工藝)形成反射層212。
[0045]覆蓋層214可用作反射層212和硬掩模層216之間的覆蓋層和/或緩沖層。在本實(shí)施例中，覆蓋層214是硅(Si )層、釕(Ru)層、或含Ru層。在一些實(shí)施例中，覆蓋層214的厚度介于約Inm至約1nm的范圍內(nèi)。在可選實(shí)施例中，覆蓋層214的厚度為約2.5nm。在一些實(shí)施例中，通過(guò)沉積工藝(包括CVD、PVD、ALD、和/或其他合適的工藝)形成覆蓋層214。
[0046]在一些實(shí)施例中，硬掩模層216包括釕(Ru)、RuSi或它們的組合。在一個(gè)實(shí)施例中，硬掩模層216的厚度介于約2nm至約15nm的范圍內(nèi)。在另一個(gè)實(shí)施例中,硬掩模層216的厚度為約5nm。在一些實(shí)施例中，通過(guò)CVD、PVD、ALD和/或其他合適的工藝形成硬掩模層 216。
[0047]參考圖3至圖5和圖9，方法300繼續(xù)進(jìn)行步驟304，對(duì)反射層212進(jìn)行圖案化工藝，以在其中形成開口 220。在本實(shí)施例中，開口 220位于硬掩模層216、覆蓋層214和反射層212內(nèi)(參考圖5)。圖案化工藝可包括在硬掩模層216上方形成光刻膠部件218，然后去除硬掩模層216中未被光刻膠部件218覆蓋的部分。
[0048]在一些實(shí)施例中，形成光刻膠部件218的工藝包括通過(guò)合適的工藝(諸如旋涂)在硬掩模層216的上方形成光刻膠層(未示出)，然后，對(duì)光刻膠層進(jìn)行曝光和顯影以形成被間距S分隔開的光刻膠部件218(參考圖3)。光刻膠部件218部分地露出下層硬掩模層216。此外，可選擇性地在硬掩模層216和光刻膠層之間形成抗反射涂層(ARC)(未示出)，以改進(jìn)圖案化工藝。
[0049]參考圖4，實(shí)施去除工藝以去除硬掩模層216中未被光刻膠部件218覆蓋的部分，從而將光刻膠部件218的圖案轉(zhuǎn)印到下層的硬掩模層216。在一些實(shí)施例中，去除工藝包括使用鹵素基氣體(例如Cl2、CHF3> CH3F, C4F8, CF4, SF6, CF3Cl或它們的混合物)進(jìn)行的蝕刻工藝，以去除硬掩模層216的未覆蓋部分。然后，蝕刻工藝停止于下層覆蓋層214并露出覆蓋層214的一部分。
[0050]參考圖5，然后通過(guò)單次或多次去除工藝圖案化覆蓋層214和反射層212的一部分，以形成開口 220。開口 220在圖案化反射層212內(nèi)具有寬度W2且在圖案化覆蓋層214內(nèi)具有寬度W1。在一些實(shí)施例中，寬度Wl大于寬度W2。在本實(shí)施例中，寬度Wl與寬度W2的比率介于約I至約2的范圍內(nèi)。
[0051]在本實(shí)施例中，通過(guò)單次干蝕刻工藝形成開口 220。在干蝕刻工藝期間，在覆蓋層214和反射層212之間產(chǎn)生蝕刻選擇比，例如對(duì)覆蓋層214的蝕刻速率大于對(duì)反射層212的蝕刻速率。因此，通過(guò)干蝕刻工藝形成開口 220，其中寬度Wl大于寬度W2。在一些實(shí)施例中，使用氯基氣體(例如，Cl2或CCl4)實(shí)施蝕刻工藝，以去除覆蓋層214中未被圖案化的硬掩模層216覆蓋的部分,從而露出下層反射層212的一部分。在一個(gè)實(shí)施例中，在蝕刻工藝期間，去除覆蓋掩模層214之后，繼續(xù)去除下層反射層的至少一部分。在另一個(gè)實(shí)施例中，通過(guò)與第二蝕刻工藝不同的單獨(dú)的蝕刻工藝去除下層反射層212的至少一部分。在一些實(shí)施例中，通過(guò)使用C12、F2或它們的混合物去除反射層212。在一個(gè)實(shí)施例中，反射層212被部分地去除至約50nm至約300nm之間的厚度。在另一個(gè)實(shí)施例中，反射層212被完全地去除且停止于襯底210的表面上。
[0052]在硬掩模層216的蝕刻工藝之后、覆蓋層214蝕刻工藝之后或反射層212的蝕刻工藝之后，可去除光刻膠部件218。在一些實(shí)施例中，通過(guò)實(shí)施現(xiàn)有技術(shù)中的已知的濕法剝離和/或等離子灰化去除光刻膠部件218。例如，可實(shí)施氧等離子灰化來(lái)去除光刻膠部件218。
[0053]參考圖6和圖9，方法300繼續(xù)進(jìn)行步驟306，其中，吸收層222填充在開口 220中、反射層212上方和硬掩模層216的頂面的上方。吸收層222是不透明的光遮蔽層，且其厚度介于約20nm至約500nm的范圍內(nèi)。在一個(gè)實(shí)施例中，吸收層222包括基本不含氧的鉭基材料，諸如硅化鉭基材料(以下稱之為TaSi )、氮化鉭硼基材料(以下稱之為TaBN)和氮化鉭基材料(以下稱之為TaN)。在另一個(gè)實(shí)施例中，吸收層222包括鉭基和氧基材料，諸如氧化和氮化鉭和硅基材料(以下稱之為TaSiON)、氧化硼鉭基材料(以下稱之為TaBO)、和氧化和氮化鉭基材料(以下稱之為TaON)。可使用PVD (諸如濺射和蒸發(fā))、鍍、CVD (諸如等離子體增強(qiáng) CVD (PECVD)、常壓 CVD (APCVD)JgSCVD (LPCVD)、高密度等離子體 CVD (HDPCVD)、原子層CVD (ALCVD))、其他合適的沉積工藝、和/或它們的組合來(lái)沉積吸收層222。
[0054]參考圖7和圖8，方法300繼續(xù)進(jìn)行步驟308，其中，對(duì)吸收層222實(shí)施去除工藝。去除吸收層222中位于開口 220和硬掩模層216上方的部分，以在開口 220中形成吸收體222’。在一些實(shí)施例中，吸收體222’的頂面基本上與硬掩模層216的頂面共平面。在可選實(shí)施例中，吸收體222’的頂面基本上低于硬掩模層216的頂面，但是高于硬掩模層216的底面。在一個(gè)實(shí)施例中，去除工藝可包括使用氟基研磨液的化學(xué)機(jī)械拋光(CMP)工藝。在另一個(gè)實(shí)施例中，去除工藝可包括使用CF4Xl2或它們的組合的干蝕刻工藝。在其他實(shí)施例中，首先通過(guò)CMP工藝進(jìn)行去除工藝，以去除吸收層222的一部分并且保留吸收層222中位于開口 220和硬掩模層216上方的一部分。然后，提供干蝕刻工藝，以去除開口 220上方額外的吸收層222，以形成吸收體222’。在CMP或干蝕刻工藝期間，硬掩模層216可用作停止層，以停止其上進(jìn)行的CMP或干蝕刻工藝。
[0055]參考圖8，形成吸收體222’之后，去除硬掩模層216。在一些實(shí)施例中，去除工藝包括干蝕刻工藝。例如，使用齒素基蝕刻氣體(包括含F(xiàn)氣體(例如，CF4、SF6、CHF3)、含Cl氣體(例如，Cl2, CCl4)、或含Br氣體(例如，HBr, Br2))進(jìn)行干蝕刻工藝。在蝕刻工藝期間，可在蝕刻氣體中加入諸如He或Ar的稀釋氣體。在可選實(shí)施例中，去除工藝是濕蝕刻工藝或CMP。
[0056]參考圖10，以下將描述通過(guò)使用EUV掩模制造集成電路器件的方法400的流程圖。方法400開始于步驟402，提供具有材料層的半導(dǎo)體襯底。方法400繼續(xù)進(jìn)行步驟404，以在材料層上方形成光刻膠層。然后，方法400繼續(xù)進(jìn)行步驟406，以通過(guò)使用上述光刻工藝中描述的EUV掩模來(lái)圖案化光刻膠層。方法400繼續(xù)進(jìn)行步驟408，以通過(guò)將圖案化的光刻膠層用作蝕刻掩模來(lái)圖案化材料層。
[0057]值得注意的是，很容易清洗具有平坦表面的EUV掩模。此外，很容易對(duì)具有平坦表面的EUV掩模進(jìn)行灰塵監(jiān)測(cè)工藝。另外，通過(guò)T形吸收體可提高光學(xué)性能(例如對(duì)比度)，且很容易控制制造T形吸收體的蝕刻工藝。
[0058]值得注意的是，通過(guò)使用EUV掩模處理的集成電路器件可以防止掩模上的不期望的灰塵被轉(zhuǎn)印到芯片上。
[0059]值得注意的是，以上結(jié)合圖2至圖8描述的方法僅為示例性的。本領(lǐng)域普通技術(shù)人員能夠修改該方法的流程以獲得期望的EUV光掩模。例如，用于去除部分吸收層222的去除工藝可形成吸收體222’，其頂面略低于或高于硬掩模層216的頂面。
[0060]在又一個(gè)其他實(shí)施例中，在去除工藝期間，可去除硬掩模層216，從而使得吸收體222’的頂面可基本上與覆蓋層214的頂面大致齊平。
[0061]在一個(gè)實(shí)施例中，制造極紫外光掩模的方法包括:提供掩模，該掩模依次包括襯底、反射層和覆蓋層；形成具有位于覆蓋層中的第一部分和反射層的至少一部分內(nèi)的第二部分的開口，其中，第一部分的寬度大于第二部分的寬度；在開口中和覆蓋層的頂面上方形成吸收層；以及去除吸收層的至少一部分，而保留吸收層的另一部分，從而形成吸收體。
[0062]在其他實(shí)施例中，一種極紫外光掩模包括:位于襯底上方的反射層、位于反射層上方的覆蓋層以及位于覆蓋層和反射層中的吸收體。吸收體中位于覆蓋層中的部分的寬度大于吸收體中位于反射層內(nèi)的部分的寬度。
[0063]在又一個(gè)實(shí)施例中，一種形成集成電路的方法包括:通過(guò)在襯底上方形成反射層、在反射層上方形成覆蓋層以及在覆蓋層和反射層中形成吸收體來(lái)形成光掩模；在襯底上形成層；以及在光刻步驟中使用光掩模來(lái)圖案化該層。吸收體中位于覆蓋層中的部分的寬度大于吸收體中位于反射層內(nèi)的吸收體的的寬度。
[0064]上面論述了若干實(shí)施例的特征，使得本領(lǐng)域普通技術(shù)人員可以更好地理解本發(fā)明的各個(gè)方面。本領(lǐng)域普通技術(shù)人員應(yīng)該理解，他們可以很容易地使用本發(fā)明作為基礎(chǔ)來(lái)設(shè)計(jì)或修改其他用于達(dá)到與本文所介紹的實(shí)施例相同目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的工藝和結(jié)構(gòu)。本領(lǐng)域普通技術(shù)人員也應(yīng)該意識(shí)到，這種等效構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以對(duì)本發(fā)明作出多種變化、替換以及改變。
【權(quán)利要求】
1.一種制造極紫外光光掩模的方法，包括: 提供依次包括襯底、反射層和覆蓋層的掩模； 形成具有位于所述覆蓋層中的第一部分和位于所述反射層的至少一部分內(nèi)的第二部分的開口，所述第一部分的寬度大于所述第二部分的寬度； 在所述開口中和所述覆蓋層的頂面上方形成吸收層；以及 去除所述吸收層的至少一部分而保留所述吸收層的另一部分，以形成吸收體。
2.根據(jù)權(quán)利要求1所述的方法，還包括:在所述覆蓋層上方形成硬掩模層。
3.根據(jù)權(quán)利要求2所述的方法，其中，所述硬掩模層是釕(Ru)、RuSi或它們的組合。
4.根據(jù)權(quán)利要求2所述的方法，還包括:在所述覆蓋層和所述反射層的至少一部分中形成所述開口之前，在所述硬掩模層中形成開口。
5.根據(jù)權(quán)利要求2所述的方法，還包括:使用氟基氣體，在所述硬掩模層中形成開口。
6.根據(jù)權(quán)利要求2所述的方法，還包括:在形成所述吸收體之后去除所述硬掩模層。
7.根據(jù)權(quán)利要求1所述的方法，其中，所述第一部分的寬度與所述第二部分的寬度的比率介于約I至約2的范圍內(nèi)。
8.根據(jù)權(quán)利要求1所述的方法，其中，通過(guò)使用氯基氣體的干蝕刻工藝實(shí)施在所述覆蓋層和所述反射層的至少一部分中形成開口的步驟。
9.一種極紫外光光掩模,包括: 反射層，位于襯底上方； 覆蓋層，位于所述反射層上方；以及 吸收體，位于所述覆蓋層和所述反射層內(nèi)，所述吸收體位于所述覆蓋層中的部分的寬度大于所述吸收體位于所述反射層內(nèi)的部分的寬度。
10.一種形成集成電路的方法，包括: 通過(guò)以下步驟形成光掩模: 在襯底上方形成反射層； 在所述反射層上方形成覆蓋層；和 在所述覆蓋層和所述反射層中形成吸收體，所述吸收體位于所述覆蓋層中的部分的寬度大于所述吸收體位于所述反射層內(nèi)的部分的寬度； 在襯底上形成層；以及 在光刻步驟中使用所述光掩模來(lái)圖案化所述層。
【文檔編號(hào)】G03F1/24GK104049455SQ201310499322
【公開日】2014年9月17日 申請(qǐng)日期:2013年10月22日 優(yōu)先權(quán)日:2013年3月15日
【發(fā)明者】黃道旻, 石志聰, 陳嘉仁, 李信昌, 嚴(yán)濤南 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司