陣列基板、顯示裝置和陣列基板的制作方法
【專利摘要】本發(fā)明公開了一種陣列基板、顯示裝置和陣列基板的制作方法，涉及液晶顯示【技術(shù)領(lǐng)域】，能夠降低寄生電容產(chǎn)生的跳變電壓，從而改善顯示效果。一種陣列基板，包括柵線、數(shù)據(jù)線、薄膜晶體管和透明電極，所述薄膜晶體管的柵極連接于所述柵線，所述薄膜晶體管的源極連接于所述數(shù)據(jù)線，所述薄膜晶體管的漏極連接于所述透明電極，所述柵極上與所述漏極重疊的區(qū)域中設(shè)置有柵極通孔；或者，所述柵極包括第一區(qū)域，所述第一區(qū)域的柵極厚度小于所述第一區(qū)域之外的柵極厚度，所述第一區(qū)域位于所述柵極上與漏極的重疊區(qū)域中。
【專利說明】陣列基板、顯示裝置和陣列基板的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及液晶顯示【技術(shù)領(lǐng)域】，尤其涉及一種陣列基板、顯示裝置和陣列基板的制作方法。
【背景技術(shù)】
[0002]薄膜晶體管液晶顯不器(ThinFilm Transistor Liquid Crystal Display,簡稱TFT-1XD)由于其體積小、功耗低、無輻射等特點(diǎn)在顯示器市場中占據(jù)主導(dǎo)地位。
[0003]現(xiàn)有的TFT-1XD結(jié)構(gòu)中，薄膜晶體管中漏極與柵極之間存在一定的重疊區(qū)域，從而在該區(qū)域形成寄生電容。當(dāng)柵極電壓控制薄膜晶體管導(dǎo)通時(shí)，數(shù)據(jù)線為像素電極充電至像素電壓，當(dāng)柵極電壓控制薄膜晶體管截止時(shí)，像素電壓被存儲(chǔ)。然而，柵極電壓的變化會(huì)通過寄生電容使得像素電極產(chǎn)生跳變電壓，且跳變電壓的大小與寄生電容的電容值成正t匕，因此，薄膜晶體管截止后，跳變電壓并使實(shí)際像素電壓小于薄膜晶體管導(dǎo)通時(shí)的充電電壓，從而導(dǎo)致顯示效果較差。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種陣列基板、顯示裝置和陣列基板的制作方法，能夠降低寄生電容產(chǎn)生的跳變電壓，從而改善顯示效果。
[0005]為解決上述技術(shù)問題，本發(fā)明采用如下技術(shù)方案:
[0006]一方面，提供一種陣列基板，包括柵線、數(shù)據(jù)線、薄膜晶體管和透明電極，所述薄膜晶體管的柵極連接于所述柵線，所述薄膜晶體管的源極連接于所述數(shù)據(jù)線，所述薄膜晶體管的漏極連接于所述透明電極，所述柵極上與所述漏極重疊的區(qū)域中設(shè)置有柵極通孔。
[0007]另一方面，提供一種陣列基板，包括柵線、數(shù)據(jù)線、薄膜晶體管和透明電極，所述薄膜晶體管的柵極連接于所述柵線，所述薄膜晶體管的源極連接于所述數(shù)據(jù)線，所述薄膜晶體管的漏極連接于所述透明電極，所述柵極包括第一區(qū)域，所述第一區(qū)域的柵極厚度小于所述第一區(qū)域之外的柵極厚度，所述第一區(qū)域位于所述柵極上與漏極的重疊區(qū)域中。
[0008]另一方面，提供一種顯示裝置，包括上述的陣列基板。
[0009]另一方面，提供一種陣列基板的制作方法，包括:
[0010]在基板上沉積柵極金屬層，通過構(gòu)圖工藝形成包括柵線和柵極的圖形，其中所述柵極上設(shè)置有柵極通孔；
[0011]在包括所述柵線和柵極圖形的基板上沉積柵極絕緣層；
[0012]在包括所述柵極絕緣層的基板上形成有源層；
[0013]在包括所述有源層的基板上形成包括源極和漏極的圖形，所述柵極通孔位于所述柵極與漏極的重疊區(qū)域中。
[0014]另一方面，提供一種陣列基板的制作方法，包括:
[0015]在基板上沉積柵極金屬層，通過構(gòu)圖工藝形成包括柵線和柵極的圖形，其中第一區(qū)域的柵極厚度小于所述第一區(qū)域之外的柵極厚度；[0016]在包括所述柵線和柵極圖形的基板上沉積柵極絕緣層；
[0017]在包括所述柵極絕緣層的基板上形成有源層；
[0018]在包括所述有源層的基板上形成包括源極和漏極的圖形，所述第一區(qū)域位于所述柵極與漏極的重疊區(qū)域中。
[0019]本發(fā)明提供的陣列基板、顯示裝置和陣列基板的制作方法，在薄膜晶體管的柵極與漏極重疊區(qū)域中的柵極上設(shè)置柵極通孔來減小了柵極與漏極重疊的面積，或者將柵極與漏極重疊處第一區(qū)域的柵極厚度減小來增大柵極和漏極重疊區(qū)域中兩者之間的距離，因此減小了柵極與漏極形成的寄生電容的電容值，降低了寄生電容產(chǎn)生的跳變電壓，從而改善了顯示效果。
【專利附圖】

【附圖說明】
[0020]為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0021]圖1為本發(fā)明實(shí)施例一中一種陣列基板的結(jié)構(gòu)不意圖；
[0022]圖2為圖1中AA’向的截面示意圖；
[0023]圖3為圖1中柵極的結(jié)構(gòu)示意圖；
[0024]圖4為本發(fā)明實(shí)施例二中一種陣列基板的結(jié)構(gòu)示意圖；
[0025]圖5為本發(fā)明實(shí)施例三中一種陣列基板的制作方法流程圖；
[0026]圖6為本發(fā)明實(shí)施例四中一種陣列基板的制作方法流程圖。
【具體實(shí)施方式】
[0027]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0028]實(shí)施例一
[0029]如圖1和圖2所示，本實(shí)施例提供一種陣列基板，包括柵線1、數(shù)據(jù)線2、薄膜晶體管和透明電極4，該薄膜晶體管包括柵極31、源極32和漏極33，上述薄膜晶體管的柵極31連接于柵線1，上述薄膜晶體管的源極32連接于數(shù)據(jù)線2，上述薄膜晶體管的漏極33連接于透明電極4，如圖2和圖3所示，柵極31上與漏極33重疊的區(qū)域中設(shè)置有柵極通孔34。本實(shí)施中對柵極通孔34的數(shù)量、大小和形狀不作限制。
[0030]本實(shí)施例中的陣列基板，在薄膜晶體管的柵極與漏極重疊區(qū)域中的柵極上設(shè)置柵極通孔，即減小了柵極與漏極重疊的面積，因此減小了柵極與漏極形成的寄生電容的電容值，從而降低了寄生電容產(chǎn)生的跳變電壓，從而改善了顯示效果。
[0031]實(shí)施例二
[0032]如圖4所示，本實(shí)施例提供一種陣列基板，包括柵線、數(shù)據(jù)線、薄膜晶體管和透明電極4，上述薄膜晶體管的柵極31連接于上述柵線，上述薄膜晶體管的源極32連接于上述數(shù)據(jù)線，上述薄膜晶體管的漏極33連接于透明電極4，柵極31包括第一區(qū)域，該第一區(qū)域的柵極31厚度小于該第一區(qū)域之外的柵極31厚度，該第一區(qū)域位于柵極31上與漏極33的重疊區(qū)域中。需要說明的是，本實(shí)施例并不對第一區(qū)域的形狀作限制。例如，第一區(qū)域的面積可以很小，相當(dāng)于一個(gè)未穿透的通孔；第一區(qū)域也可以分為多個(gè)區(qū)域塊，這些區(qū)域塊可以是條形、圓形等。
[0033]另外，也可以與實(shí)施例一結(jié)合，在該第一區(qū)域中設(shè)置柵極通孔，以進(jìn)一步減小寄生電容值。
[0034]本實(shí)施例中的陣列基板，將柵極與漏極重疊處第一區(qū)域的柵極厚度減小，從而增大了柵極和漏極重疊區(qū)域中兩者之間的距離，因此減小了柵極與漏極形成的寄生電容的電容值，從而降低了寄生電容產(chǎn)生的跳變電壓，從而改善了顯示效果。
[0035]實(shí)施例三
[0036]本實(shí)施例提供一種顯示裝置，包括實(shí)施例一或?qū)嵤├械年嚵谢濉?br> [0037]本實(shí)施例中的顯示裝置，在薄膜晶體管的柵極與漏極重疊區(qū)域中的柵極上設(shè)置柵極通孔來減小了柵極與漏極重疊的面積，或者將柵極與漏極重疊處第一區(qū)域的柵極厚度減小來增大柵極和漏極重疊區(qū)域中兩者之間的距離，因此減小了柵極與漏極形成的寄生電容的電容值，降低了寄生電容產(chǎn)生的跳變電壓，從而改善了顯示效果。
[0038]實(shí)施例四
[0039]如圖5、圖2和圖3所示，本實(shí)施例提供了一種實(shí)施例一中陣列基板的制作方法，包括:
[0040]步驟101、在基板上沉積柵極金屬層，通過構(gòu)圖工藝形成包括柵線和柵極31的圖形，其中柵極31上設(shè)置有柵極通孔34 ；
[0041]步驟102、在包括上述柵線和柵極圖形的基板上沉積柵極絕緣層5 ；
[0042]步驟103、在包括柵極絕緣層5的基板上形成有源層6 ；
[0043]步驟104、在包括有源層6的基板上形成包括源極32和漏極33的圖形，柵極通孔34位于柵極31與漏極33的重疊區(qū)域中；
[0044]步驟105、沉積鈍化層7并形成鈍化層通孔；
[0045]步驟106、形成透明電極4，透明電極4通過鈍化層通孔與漏極33連接。
[0046]本實(shí)施例中的陣列基板的制作方法，在薄膜晶體管的柵極與漏極重疊區(qū)域中的柵極上設(shè)置柵極通孔，即減小了柵極與漏極重疊的面積，因此減小了柵極與漏極形成的寄生電容的電容值，從而降低了寄生電容產(chǎn)生的跳變電壓，從而改善了顯示效果。
[0047]實(shí)施例五
[0048]如圖6和圖4所示，本實(shí)施例提供一種實(shí)施例二中陣列基板的制作方法，包括:
[0049]步驟201、在基板上沉積柵極金屬層，通過構(gòu)圖工藝形成包括柵線和柵極31的圖形，其中第一區(qū)域的柵極31厚度小于該第一區(qū)域之外的柵極31厚度；
[0050]另外，也可以與實(shí)施例四結(jié)合，在該第一區(qū)域中設(shè)置柵極通孔，以進(jìn)一步減小寄生電容值。
[0051]步驟202、在包括上述柵線和柵極圖形的基板上沉積柵極絕緣層5 ；
[0052]步驟203、在包括柵極絕緣層5的基板上形成有源層6 ；
[0053]步驟204、在包括有源層6的基板上形成包括源極32和漏極33的圖形，上述第一區(qū)域位于柵極31與漏極33的重疊區(qū)域中。
[0054]步驟205、沉積鈍化層7并形成鈍化層通孔；
[0055]步驟206、形成透明電極4，透明電極4通過鈍化層通孔與漏極33連接。
[0056]本實(shí)施例中的陣列基板的制作方法，將柵極與漏極重疊處第一區(qū)域的柵極厚度減小，從而增大了第一區(qū)域中柵極和漏極之間的距離，因此減小了柵極與漏極形成的寄生電容的電容值，從而降低了寄生電容產(chǎn)生的跳變電壓，從而改善了顯示效果。
[0057]以上所述，僅為本發(fā)明的【具體實(shí)施方式】，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本【技術(shù)領(lǐng)域】的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以所述權(quán)利要求的保護(hù)范圍為準(zhǔn)。
【權(quán)利要求】
1.一種陣列基板，包括柵線、數(shù)據(jù)線、薄膜晶體管和透明電極，所述薄膜晶體管的柵極連接于所述柵線，所述薄膜晶體管的源極連接于所述數(shù)據(jù)線，所述薄膜晶體管的漏極連接于所述透明電極，其特征在于， 所述柵極上與所述漏極重疊的區(qū)域中設(shè)置有柵極通孔。
2.—種陣列基板，包括柵線、數(shù)據(jù)線、薄膜晶體管和透明電極，所述薄膜晶體管的柵極連接于所述柵線，所述薄膜晶體管的源極連接于所述數(shù)據(jù)線，所述薄膜晶體管的漏極連接于所述透明電極，其特征在于， 所述柵極包括第一區(qū)域，所述第一區(qū)域的柵極厚度小于所述第一區(qū)域之外的柵極厚度，所述第一區(qū)域位于所述柵極上與漏極的重疊區(qū)域中。
3.—種顯示裝置，其特征在于，包括如權(quán)利要求1或2所述的陣列基板。
4.一種陣列基板的制作方法，其特征在于，包括: 在基板上沉積柵極金屬層，通過構(gòu)圖工藝形成包括柵線和柵極的圖形，其中所述柵極上設(shè)置有柵極通孔； 在包括所述柵線和柵極圖形的基板上沉積柵極絕緣層； 在包括所述柵極絕緣層的基板上形成有源層； 在包括所述有源層的基板上形成包括源極和漏極的圖形，所述柵極通孔位于所述柵極與漏極的重疊區(qū)域中。
5.一種陣列基板的制作方法，其特征在于，包括: 在基板上沉積柵極金屬層，通過構(gòu)圖工藝形成包括柵線和柵極的圖形，其中第一區(qū)域的柵極厚度小于所述第一區(qū)域之外的柵極厚度； 在包括所述柵線和柵極圖形的基板上沉積柵極絕緣層； 在包括所述柵極絕緣層的基板上形成有源層； 在包括所述有源層的基板上形成包括源極和漏極的圖形，所述第一區(qū)域位于所述柵極與漏極的重疊區(qū)域中。
【文檔編號】G02F1/1368GK103499907SQ201310512462
【公開日】2014年1月8日 申請日期:2013年10月25日 優(yōu)先權(quán)日:2013年10月25日
【發(fā)明者】馬俊才 申請人:合肥京東方光電科技有限公司, 京東方科技集團(tuán)股份有限公司