陣列基板及其制造方法
【專利摘要】本發(fā)明提供了一種陣列基板及其制造方法，通過位于掃描線與數(shù)據(jù)線交叉處的過孔至少暴露出數(shù)據(jù)線段的一部分以及刻蝕阻擋圖形一部分，連接線段通過所述過孔與所述數(shù)據(jù)線段電連接，由此實現(xiàn)了數(shù)據(jù)線和像素電極的分離，即使得數(shù)據(jù)線和像素電極不再位于同一層，從而便可同時滿足公共電極和數(shù)據(jù)線之間的絕緣層較厚，而公共電極和像素電極之間的絕緣層較薄的結構需求。同時，通過刻蝕阻擋圖形覆蓋掃描線和數(shù)據(jù)線交叉處的掃描線，利用所述刻蝕阻擋圖形作為掩膜保護所述掃描線，由此既能夠保護所述掃描線，又能夠簡化工藝降低成本。
【專利說明】陣列基板及其制造方法
【技術領域】
[0001]本發(fā)明涉及液晶顯示器【技術領域】，特別涉及一種陣列基板及其制造方法。
【背景技術】
[0002]液晶顯示器(Liquid Crystal Display,LCD)是一種采用液晶材料制作的顯示器，具有輕薄、功耗小、顯示信息量大等優(yōu)點，現(xiàn)已廣泛應用于電子計算機、電子記事本、移動電話、攝像機、高清電視機等電子設備的顯示裝置。由于液晶自身不發(fā)光，也無法依賴自然光采光，因此必須采用背光源以獲得穩(wěn)定、清晰地顯示。液晶顯示裝置的原理是，在電場作用下，液晶分子的排列會發(fā)生偏轉，從而影響通過其的光線變化，這種光線的變化通過偏光片的作用可以表現(xiàn)為明暗的變化。因此，人們通過對電場的控制最終控制了光線的明暗變化，從而達到顯示圖像的目的。
[0003]根據(jù)液晶分子轉向后的排列方式分類，常見的液晶顯示器可以分為:窄視角的扭曲向列(Twisted Nemati c-LCD, TN-LCD)、超扭曲向列(Super Twisted Nemat ic-LCD,STN-LCD)、雙層超扭曲向列(Double Layer STN-LCD，DSTN-LCD);寬視角的橫向電場切換方式(In-Plane Switching, IPS)、邊界電場切換技術(Fringe Field Switching, FFS)和多域垂直配向技術(Mult1-Domain Vertical Alignment, MVA)等。其中，目前市場上最主流的液晶顯示器采用的模式是TN型，但TN型液晶顯示器在視角方面有天然痼疾，即使增加一層廣視角補償膜，仍無法滿足廣視角的要求。為此，許多公司都研發(fā)相關的廣視角技術，F(xiàn)FS就是其中頗具優(yōu)勢的一種。
[0004]現(xiàn)有的FFS顯示模式液晶顯示器包括:陣列基板、與陣列基板相對設置的彩膜基板、以及夾合于陣列基板和彩膜基板之間的液晶層；所述陣列基板包括多個像素電極(pixel ΙΤ0)、公共電極(Com ΙΤ0)。公共電極與像素電極之間形成邊緣場效應，驅動液晶層內的液晶分子轉向。具體的，請參考圖1，其為現(xiàn)有技術中的陣列基板的俯視示意圖。所述陣列基板包括:基板(圖1中未示出)；位于所述基板上的掃描線10 ;位于所述掃描線10上的像素電極12和數(shù)據(jù)線11 ;位于所述像素電極12和數(shù)據(jù)線11上的公共電極13，其中，所述公共電極13和像素電極12、數(shù)據(jù)線11之間通過絕緣層(圖1中未示出)相隔離。
[0005]現(xiàn)有技術中，數(shù)據(jù)線11通常通過第二層金屬層形成，緊接著通過透明導電層形成像素電極12，因此，數(shù)據(jù)線11和像素電極12可以認為位于同一層。公共電極13和數(shù)據(jù)線11之間通過絕緣層隔離，為了降低數(shù)據(jù)線11的功耗，需要將公共電極13和數(shù)據(jù)線11之間的絕緣層做到5000埃以上，由此將增加工藝難度。此外，由于公共電極13和數(shù)據(jù)線11之間的絕緣層為5000埃以上，也就導致了公共電極13和像素電極12之間的絕緣層為5000埃以上，兩者之間的絕緣層厚度過大，將導致液晶層的操作電壓很高。

【發(fā)明內容】

[0006]有鑒于此，本發(fā)明提供一種陣列基板及其制造方法，其中，所述陣列基板包括:
[0007]基板；[0008]位于所述基板上的第一導電層，所述第一導電層包括多條掃描線以及與所述多條掃描線絕緣交叉的多條數(shù)據(jù)線，每一數(shù)據(jù)線被所述多條掃描線分成多段，形成多個數(shù)據(jù)線段；
[0009]位于所述第一導電層上的第一絕緣層；
[0010]位于所述第一絕緣層上的刻蝕阻擋層，所述刻蝕阻擋層包括多個刻蝕阻擋圖形，所述刻蝕阻擋圖形覆蓋所述掃描線和數(shù)據(jù)線交叉處的掃描線；
[0011]位于所述刻蝕阻擋層上的第二絕緣層；
[0012]位于所述第二絕緣層上的第二導電層，所述第二導電層包括一個或者多個連接線段；
[0013]其中，所述陣列基板還包括多個過孔，所述過孔位于所述掃描線與所述數(shù)據(jù)線交叉處，并至少暴露出所述數(shù)據(jù)線段的一部分以及所述刻蝕阻擋圖形一部分，所述連接線段通過所述過孔與所述數(shù)據(jù)線段電連接。
[0014]本發(fā)明還提供一種陣列基板，所述陣列基板包括:
[0015]基板；
[0016]位于所述基板上的第一導電層，所述第一導電層包括多條掃描線以及與所述多條掃描線絕緣交叉的多條數(shù)據(jù)線，每一數(shù)據(jù)線被所述多條掃描線分成多段，形成多個數(shù)據(jù)線段；
[0017]位于所述第一導電層上的第一絕緣層；
[0018]位于所述第一絕緣層上的刻蝕阻擋層，所述刻蝕阻擋層包括多個刻蝕阻擋圖形，所述刻蝕阻擋圖形覆蓋所述掃描線和數(shù)據(jù)線交叉處的掃描線；
[0019]位于所述刻蝕阻擋層上的第二絕緣層；
[0020]位于所述第二絕緣層上的第二導電層，所述第二導電層包括一個或者多個連接線段；
[0021]其中，所述陣列基板還包括多個過孔，所述過孔位于所述掃描線與所述數(shù)據(jù)線交叉處，并暴露出相鄰的兩個所述數(shù)據(jù)線段各自的至少一部分以及所述刻蝕阻擋圖形的至少一部分，所述連接線段通過所述過孔將所述相鄰的兩個數(shù)據(jù)線段電連接。
[0022]本發(fā)明還提供一種陣列基板的制造方法，所述陣列基板的制造方法包括:
[0023]提供一基板；
[0024]在所述基板上形成第一導電層，圖案化所述第一導電層形成多條掃描線以及與所述多條掃描線絕緣交叉的多條數(shù)據(jù)線，每一數(shù)據(jù)線被所述多條掃描線分成多段，形成多個數(shù)據(jù)線段；
[0025]在所述第一導電層上形成第一絕緣層；
[0026]在所述第一絕緣層上形成刻蝕阻擋層，圖案化所述刻蝕阻擋層形成多個刻蝕阻擋圖形，所述刻蝕阻擋圖形覆蓋所述掃描線和數(shù)據(jù)線交叉處的掃描線；
[0027]在所述刻蝕阻擋層上形成第二絕緣層；
[0028]在所述掃描線與所述數(shù)據(jù)線交叉處形成過孔，至少暴露出所述數(shù)據(jù)線段的一部分以及所述刻蝕阻擋圖形一部分；
[0029]在所述第二絕緣層上形成第二導電層，圖案化所述第二導電層形成一個或者多個連接線段，所述連接線段通過所述過孔與所述數(shù)據(jù)線段電連接。[0030]本發(fā)明還提供一種陣列基板的制造方法，所述陣列基板的制造方法包括:
[0031]提供一基板；
[0032]在所述基板上形成第一導電層，圖案化所述第一導電層形成多條掃描線以及與所述多條掃描線絕緣交叉的多條數(shù)據(jù)線，每一數(shù)據(jù)線被所述多條掃描線分成多段，形成多個數(shù)據(jù)線段；
[0033]在所述第一導電層上形成第一絕緣層；
[0034]在所述第一絕緣層上形成刻蝕阻擋層，圖案化所述刻蝕阻擋層形成多個刻蝕阻擋圖形，所述刻蝕阻擋圖形覆蓋所述掃描線和數(shù)據(jù)線交叉處的掃描線；
[0035]在所述刻蝕阻擋層上形成第二絕緣層；
[0036]在所述掃描線與所述數(shù)據(jù)線交叉處形成過孔，暴露出相鄰的兩個所述數(shù)據(jù)線段各自的至少一部分以及所述刻蝕阻擋圖形的至少一部分，所述連接線段通過所述過孔將所述相鄰的兩個數(shù)據(jù)線段電連接；
[0037]在所述第二絕緣層上形成第二導電層，圖案化所述第二導電層形成一個或者多個連接線段，所述連接線段通過所述過孔與所述數(shù)據(jù)線段電連接。
[0038]在本發(fā)明提供的陣列基板及其制造方法中，通過位于掃描線與數(shù)據(jù)線交叉處的過孔至少暴露出數(shù)據(jù)線段的一部分以及刻蝕阻擋圖形一部分，連接線段通過所述過孔與所述數(shù)據(jù)線段電連接，由此實現(xiàn)了數(shù)據(jù)線和像素電極的分離，即使得數(shù)據(jù)線和像素電極不再位于同一層，從而便可同時滿足公共電極和數(shù)據(jù)線之間的絕緣層較厚，而公共電極和像素電極之間的絕緣層較薄的結構需求。同時，通過刻蝕阻擋圖形覆蓋掃描線和數(shù)據(jù)線交叉處的掃描線，利用所述刻蝕阻擋圖形作為掩膜保護所述掃描線，由此既能夠保護所述掃描線，又能夠簡化工藝降低成本。
【專利附圖】

【附圖說明】
[0039]圖1是現(xiàn)有技術中的陣列基板的俯視示意圖；
[0040]圖2是本發(fā)明實施例一的陣列基板的俯視不意圖；
[0041]圖3是圖2所示的陣列基板AA’處的剖面示意圖；
[0042]圖4是本發(fā)明實施例一的陣列基板的制造方法的流程示意圖；
[0043]圖5是本發(fā)明實施例二的陣列基板的俯視示意圖；
[0044]圖6是圖5所示的陣列基板BB’處的剖面示意圖；
[0045]圖7是本發(fā)明實施例三的陣列基板的俯視示意圖；
[0046]圖8是圖7所示的陣列基板CC’處的剖面示意圖；
[0047]圖9是本發(fā)明實施例四的陣列基板的俯視不意圖；
[0048]圖10是圖9所示的陣列基板DD’處的剖面示意圖；
[0049]圖11是本發(fā)明實施例四的陣列基板的制造方法的流程示意圖；
[0050]圖12是本發(fā)明實施例五的陣列基板的俯視示意圖；
[0051]圖13是圖12所示的陣列基板EE’處的剖面示意圖。
【具體實施方式】
[0052]以下結合附圖和具體實施例對本發(fā)明提出的陣列基板及其制造方法作進一步詳細說明。根據(jù)下面說明和權利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。
[0053]【實施例一】
[0054]請參考圖2和圖3,其中，圖2是本發(fā)明實施例一的陣列基板的俯視不意圖；圖3是圖2所示的陣列基板AA’處的剖面示意圖。在此，需說明的是，圖示主要是為了清晰的說明/顯示本發(fā)明實施例實現(xiàn)數(shù)據(jù)線和像素電極分離的方式，因此很多相關性較低的結構做了省略處理；特別的，在圖2中，為了清楚地說明/顯示幾個重要結構之間的關系，對于像素電極及公共電極處的絕緣層做了省略處理，以使得圖示較為清晰。
[0055]如圖2和圖3所示，在本實施例一中，所述陣列基板包括:
[0056]基板；
[0057]位于所述基板上的第一導電層，所述第一導電層包括多條掃描線20以及與所述多條掃描線20絕緣交叉的多條數(shù)據(jù)線，每一數(shù)據(jù)線被所述多條掃描線20分成多段，形成多個數(shù)據(jù)線段21 ；
[0058]位于所述第一導電層上的第一絕緣層22 ；
[0059]位于所述第一絕緣層22上的刻蝕阻擋層，所述刻蝕阻擋層包括多個刻蝕阻擋圖形23，所述刻蝕阻擋圖形23覆蓋所述掃描線20和數(shù)據(jù)線交叉處的掃描線20 ；
[0060]位于所述刻蝕阻擋層上的第二絕緣層24 ；
[0061]位于所述第二絕緣層24上的第二導電層，所述第二導電層包括一個或者多個連接線段25 ；
[0062]其中，所述陣列基板還包括多個過孔，所述過孔位于所述掃描線20與所述數(shù)據(jù)線交叉處，并至少暴露出所述數(shù)據(jù)線段21的一部分以及所述刻蝕阻擋圖形23 —部分，所述連接線段25通過所述過孔與所述數(shù)據(jù)線段21電連接。
[0063]在本實施例中，通過位于掃描線20與數(shù)據(jù)線交叉處的過孔至少暴露出數(shù)據(jù)線段21的一部分以及刻蝕阻擋圖形23—部分，連接線段25通過所述過孔與所述數(shù)據(jù)線段21電連接，由此實現(xiàn)了數(shù)據(jù)線和像素電極的分離，即使得數(shù)據(jù)線和像素電極不再位于同一層，從而便可同時滿足公共電極和數(shù)據(jù)線之間的絕緣層較厚，而公共電極和像素電極之間的絕緣層較薄的結構需求。同時，通過刻蝕阻擋圖形覆蓋掃描線和數(shù)據(jù)線交叉處的掃描線，利用所述刻蝕阻擋圖形作為掩膜保護所述掃描線，由此既能夠保護所述掃描線，又能夠簡化工藝降低成本。特別的，刻蝕阻擋層到掃描線的距離可影響過孔到掃描線的距離，從而不需要精確限制過孔的距離，也就是說可以通過刻蝕阻擋層到掃描線的距離予以調整，由于對過孔的刻蝕精度大大降低了，從而也大大降低了工藝難度。
[0064] 在本實施例中，所述刻蝕阻擋圖形23的材料可以是導電材料也可以是非導電材料。如圖2和圖3所示，不管所述刻蝕阻擋圖形23的材料是導電材料還是非導電材料，通過所述連接線段25的連接，每一數(shù)據(jù)線中的多個數(shù)據(jù)線段21均能由此而導通，從而形成一能夠導通的數(shù)據(jù)線。
[0065]在本申請實施例中，所述第二絕緣層24的材料可以為氧化硅和/或氮化硅等。進一步的，所述第二絕緣層24的厚度為500埃~3000埃。相對于現(xiàn)有技術中，公共電極和像素電極之間的絕緣層厚度為5000埃以上，本實施例一提供的陣列基板極大的減薄了公共電極和像素電極之間的絕緣層厚度。進一步的，所述第一絕緣層22的厚度為2000埃?4000埃。由此，所述公共電極和數(shù)據(jù)線之間的絕緣層較厚約為5000埃以上，從而也實現(xiàn)了公共電極和數(shù)據(jù)線之間的絕緣層較厚。即本實施例提供的陣列基板能同時滿足公共電極和數(shù)據(jù)線之間的絕緣層較厚，而公共電極和像素電極之間的絕緣層較薄。
[0066]所述第二導電層為透明導電層或者金屬。在本實施例一中，所述陣列基板還包括第三導電層，所述第三導電層位于所述第二絕緣層24上，所述第三導電層形成像素電極27 ;同時，所述第二導電層形成公共電極26。在本申請的其他實施例中，所述公共電極和像素電極均可由第二導電層形成。對于所述像素電極與公共電極的具體形成方式為現(xiàn)有技術，本申請實施例對此不再贅述。
[0067]在本申請實施例中，所述陣列基板還包括薄膜晶體管(圖2和圖3中未示出)，其中，所述薄膜晶體管的柵極可以由第一導電層形成，所述柵極與掃描線連接，當所述刻蝕阻擋層為導電材料時，所述薄膜晶體管的源極/漏極可以由所述刻蝕阻擋層形成，其中，源極或者漏極與刻蝕阻擋圖形23電連接，漏極或者源極通過一接觸孔與像素電極電連接；當所述刻蝕阻擋層為非導電材料時，所述薄膜晶體管的源極/漏極可以由第二導電層形成(本實施例一中對此方式做了示意性圖示，具體如圖2所示)，其中，源極或者漏極通過一接觸孔與數(shù)據(jù)線段21電連接，漏極或者源極與像素電極電連接。
[0068]相應的，本實施例一還提供一種上述陣列基板的制造方法，具體的，請參考圖4，其為本發(fā)明實施例一的陣列基板的制造方法的流程示意圖。如圖4所示，所述陣列基板的制造方法包括:
[0069]步驟S30:提供一基板；
[0070]步驟S31:在所述基板上形成第一導電層，圖案化所述第一導電層形成多條掃描線以及與所述多條掃描線絕緣交叉的多條數(shù)據(jù)線，每一數(shù)據(jù)線被所述多條掃描線分成多段，形成多個數(shù)據(jù)線段；
[0071]步驟S32:在所述第一導電層上形成第一絕緣層；
[0072]步驟S33:在所述第一絕緣層上形成刻蝕阻擋層，圖案化所述刻蝕阻擋層形成多個刻蝕阻擋圖形，所述刻蝕阻擋圖形覆蓋所述掃描線和數(shù)據(jù)線交叉處的掃描線；
[0073]步驟S34:在所述刻蝕阻擋層上形成第二絕緣層；
[0074]步驟S35:在所述掃描線與所述數(shù)據(jù)線交叉處形成過孔，至少暴露出所述數(shù)據(jù)線段的一部分以及所述刻蝕阻擋圖形一部分；
[0075]步驟S36:在所述第二絕緣層上形成第二導電層，圖案化所述第二導電層形成一個或者多個連接線段，所述連接線段通過所述過孔與所述數(shù)據(jù)線段電連接。
[0076]在本實施例中，在形成了第二絕緣層之后，形成過孔，通過所述過孔至少暴露出所述數(shù)據(jù)線段的一部分以及所述刻蝕阻擋圖形一部分。在該工藝步驟下，通過一次過孔工藝即可暴露出所述數(shù)據(jù)線段的一部分以及所述刻蝕阻擋圖形一部分，從而在工藝實現(xiàn)上比較簡單。優(yōu)選的，形成所述過孔所使用的掩膜板上設置有一個過孔圖形，在此指每一 “掃描線與所述數(shù)據(jù)線交叉處”設置有一個過孔圖形，由此，在光刻工藝時，曝光對準更加簡單、精確，從而簡化工藝并且提高所形成的陣列基板的質量及可靠性。特別的，刻蝕阻擋層到掃描線的距離可影響過孔到掃描線的距離，從而不需要精確限制過空的距離，也就是說可以通過刻蝕阻擋層到掃描線的距離予以調整，由于對過孔的刻蝕精度大大降低了，從而也大大降低了工藝難度。
[0077]在本申請實施例中，所述第二導電層還形成公共電極及像素電極，由此在形成多個連接線段的同時可形成公共電極和像素電極，從而簡化工藝、降低制造成本。此外，在本申請實施例中，通過第一導電層形成掃描線和數(shù)據(jù)線段的同時，可以形成柵極，其中，柵極與掃描線連接。當所述刻蝕阻擋層為導電材料時，形成刻蝕阻擋圖形的同時可以形成源極和漏極；當所述刻蝕阻擋層為非導電材料時，形成連接線段、公共電極和像素電極的同時還可以形成源極和漏極。
[0078]【實施例二】
[0079]請參考圖5和圖6,其中，圖5是本發(fā)明實施例二的陣列基板的俯視不意圖；圖6是圖5所示的陣列基板BB’處的剖面示意圖。在此，需說明的是，圖示主要是為了清晰的說明/顯示本發(fā)明實施例實現(xiàn)數(shù)據(jù)線和像素電極分離的方式，因此很多相關性較低的結構做了省略處理；特別的，在圖5中，為了清楚地說明/顯示幾個重要結構之間的關系，將基板、薄膜晶體管等不是那么重要的結構做了省略處理。
[0080]如圖5和圖6所示，在本實施例二中，所述陣列基板包括:
[0081]基板；
[0082]位于所述基板上的第一導電層，所述第一導電層包括多條掃描線30以及與所述多條掃描線30絕緣交叉的多條數(shù)據(jù)線，每一數(shù)據(jù)線被所述多條掃描線30分成多段，形成多個數(shù)據(jù)線段31;
[0083]位于所述第一導電 層上的第一絕緣層32 ；
[0084]位于所述第一絕緣層32上的刻蝕阻擋層，所述刻蝕阻擋層的材料為導電材料，所述刻蝕阻擋層包括多個刻蝕阻擋圖形33，所述刻蝕阻擋圖形33覆蓋所述掃描線30和數(shù)據(jù)線交叉處的掃描線30 ；
[0085]位于所述刻蝕阻擋層上的第二絕緣層34 ；
[0086]位于所述第二絕緣層34上的第二導電層，所述第二導電層包括一個或者多個連接線段35 ；
[0087]其中，所述陣列基板還包括多個過孔，所述過孔位于所述掃描線30與所述數(shù)據(jù)線交叉處，所述掃描線30與所述數(shù)據(jù)線交叉處具有兩個所述過孔，其中一個過孔暴露出一數(shù)據(jù)線段31的一部分以及所述刻蝕阻擋圖形33的一部分；另一個過孔暴露出另一數(shù)據(jù)線段31的一部分以及所述刻蝕阻擋圖形33的一部分，所述連接線段35通過所述過孔與所述數(shù)據(jù)線段31電連接。
[0088]本實施例二與實施例一的差別在于，在實施例一中，在每一“掃描線與所述數(shù)據(jù)線交叉處”設置有一個過孔，而在本實施例二中，在每一“掃描線與所述數(shù)據(jù)線交叉處”設置有兩個過孔。此外，在本實施例二中，所述刻蝕阻擋層的材料為導電材料，由此，通過每一個過孔中的連接線段35與所述刻蝕阻擋圖形33電連接即可形成能夠導通的數(shù)據(jù)線。
[0089]在本實施例二中，在制造所述陣列基板的過程中，形成所述過孔所使用的掩膜板上設置有兩個過孔圖形，在此指每一 “掃描線與所述數(shù)據(jù)線交叉處”設置有兩個過孔圖形。
[0090]其他在本實施例二中未提及的內容可相應參考實施例一，本實施例二不再贅述。
[0091]【實施例三】
[0092]請參考圖7和圖8,其中，圖7是本發(fā)明實施例二的陣列基板的俯視不意圖；圖8是圖7所示的陣列基板CC’處的剖面示意圖。在此，需說明的是，圖示主要是為了清晰的說明/顯示本發(fā)明實施例實現(xiàn)數(shù)據(jù)線和像素電極分離的方式，因此很多相關性較低的結構做了省略處理；特別的，在圖7中，為了清楚地說明/顯示幾個重要結構之間的關系，將基板、薄膜晶體管等不是那么重要的結構做了省略處理。
[0093]如圖7和圖8所示,在本實施例三中,所述陣列基板包括:
[0094]基板；
[0095]位于所述基板上的第一導電層，所述第一導電層包括多條掃描線40以及與所述多條掃描線40絕緣交叉的多條數(shù)據(jù)線，每一數(shù)據(jù)線被所述多條掃描線40分成多段，形成多個數(shù)據(jù)線段41 ；
[0096]位于所述第一導電層上的第一絕緣層42 ；
[0097]位于所述第一絕緣層42上的刻蝕阻擋層，所述刻蝕阻擋層的材料為非導電材料，所述刻蝕阻擋層包括多個刻蝕阻擋圖形43，所述刻蝕阻擋圖形43覆蓋所述掃描線40和數(shù)據(jù)線交叉處的掃描線40 ；
[0098]位于所述 刻蝕阻擋層上的第二絕緣層44 ；
[0099]位于所述第二絕緣層44上的第二導電層，所述第二導電層包括一個或者多個連接線段45 ；
[0100]其中，所述陣列基板還包括多個過孔，所述過孔位于所述掃描線40與所述數(shù)據(jù)線交叉處，所述掃描線40與所述數(shù)據(jù)線交叉處具有兩個所述過孔，其中一個過孔暴露出一數(shù)據(jù)線段41的一部分以及所述刻蝕阻擋圖形43的一部分；另一個過孔暴露出另一數(shù)據(jù)線段41的一部分以及所述刻蝕阻擋圖形43的一部分，所述連接線段45通過所述過孔與所述數(shù)據(jù)線段41電連接。
[0101]本實施例三與實施例二的差別在于，在實施例二中，所述刻蝕阻擋層的材料為導電材料；而在本實施例三中，所述刻蝕阻擋層的材料為非導電材料。因此，在本實施例三中，兩個過孔中的兩個連接線段45電連接，由此即可形成能夠導通的數(shù)據(jù)線。
[0102]其他在本實施例三中未提及的內容可相應參考實施例一和實施例二，本實施例三不再贅述。
[0103]【實施例四】
[0104]請參考圖9和圖10,其中，圖9是本發(fā)明實施例四的陣列基板的俯視不意圖；圖10是圖9所示的陣列基板DD’處的剖面示意圖。在此，需說明的是，圖示主要是為了清晰的說明/顯示本發(fā)明實施例實現(xiàn)數(shù)據(jù)線和像素電極分離的方式，因此很多相關性較低的結構做了省略處理；特別的，在圖9中，為了清楚地說明/顯示幾個重要結構之間的關系，將基板、薄膜晶體管等不是那么重要的結構做了省略處理。
[0105]如圖9和圖10所示，在本實施例四中，所述陣列基板包括:
[0106]基板；
[0107]位于所述基板上的第一導電層，所述第一導電層包括多條掃描線50以及與所述多條掃描線50絕緣交叉的多條數(shù)據(jù)線，每一數(shù)據(jù)線被所述多條掃描線50分成多段，形成多個數(shù)據(jù)線段51;
[0108]位于所述第一導電層上的第一絕緣層52 ；
[0109]位于所述第一絕緣層52上的刻蝕阻擋層，所述刻蝕阻擋層包括多個刻蝕阻擋圖形53，所述刻蝕阻擋圖形53覆蓋所述掃描線和數(shù)據(jù)線交叉處的掃描線50 ；
[0110]位于所述刻蝕阻擋層上的第二絕緣層54 ；
[0111]位于所述第二絕緣層54上的第二導電層，所述第二導電層包括一個或者多個連接線段55 ；
[0112]其中，所述陣列基板還包括多個過孔，所述過孔位于所述掃描線50與所述數(shù)據(jù)線交叉處，并暴露出相鄰的兩個所述數(shù)據(jù)線段51各自的至少一部分以及所述刻蝕阻擋圖形53的至少一部分，所述連接線段55通過所述過孔將所述相鄰的兩個數(shù)據(jù)線段51電連接。
[0113]本實施例四與實施例一的差別在于，實施例一中，過孔位于所述掃描線與所述數(shù)據(jù)線交叉處，并至少暴露出所述數(shù)據(jù)線段的一部分以及所述刻蝕阻擋圖形一部分，所述連接線段通過所述過孔與所述數(shù)據(jù)線段電連接；而在本實施例四中，所述過孔位于所述掃描線與所述數(shù)據(jù)線交叉處，并暴露出相鄰的兩個所述數(shù)據(jù)線段各自的至少一部分以及所述刻蝕阻擋圖形的至少一部分，所述連接線段通過所述過孔將所述相鄰的兩個數(shù)據(jù)線段電連接。其中，在本實施例四中，所述刻蝕阻擋層即可以是導電材料，也可以是非導電材料。
[0114]在此，可以認為本實施例四中的過孔與實施例一中的過孔的大小不同，由此，實施例一中僅暴露出所述數(shù)據(jù)線段的一部分以及所述刻蝕阻擋圖形一部分；而本實施例四中暴露出相鄰的兩個所述數(shù)據(jù)線段各自的至少一部分以及所述刻蝕阻擋圖形的至少一部分。
[0115]由此，在本實施例四中，在陣列基板的制作工藝中，同樣的，形成所述過孔所使用的掩膜板上設置有一個過孔圖形，在此指每一“掃描線與所述數(shù)據(jù)線交叉處”設置有一個過孔圖形，由此，在光刻工藝時，曝光對準更加簡單、精確，從而簡化工藝并且提高所形成的陣列基板的質量及可靠性。特別的，刻蝕阻擋層到掃描線的距離可影響過孔到掃描線的距離，從而不需要精確限制過空的距離，也就是說可以通過刻蝕阻擋層到掃描線的距離予以調整，由于對過孔的刻蝕精度大大降低了，從而也大大降低了工藝難度。
[0116]因此，本實施例四的陣列基板可通過如下方法予以實現(xiàn)，相應的，可參考圖11，上述陣列基板的制造方法包括:
[0117]步驟S60:提供一基板；
[0118]步驟S61:在所述基板上形成第一導電層，圖案化所述第一導電層形成多條掃描線以及與所述多條掃描線絕緣交叉的多條數(shù)據(jù)線，每一數(shù)據(jù)線被所述多條掃描線分成多段，形成多個數(shù)據(jù)線段；
[0119]步驟S62:在所述第一導電層上形成第一絕緣層；
[0120]步驟S63:在所述第一絕緣層上形成刻蝕阻擋層，圖案化所述刻蝕阻擋層形成多個刻蝕阻擋圖形，所述刻蝕阻擋圖形覆蓋所述掃描線和數(shù)據(jù)線交叉處的掃描線；
[0121]步驟S64:在所述刻蝕阻擋層上形成第二絕緣層；
[0122]步驟S65:在所述掃描線與所述數(shù)據(jù)線交叉處形成過孔，暴露出相鄰的兩個所述數(shù)據(jù)線段各自的至少一部分以及所述刻蝕阻擋圖形的至少一部分，所述連接線段通過所述過孔將所述相鄰的兩個數(shù)據(jù)線段電連接；
[0123]步驟S66:在所述第二絕緣層上形成第二導電層，圖案化所述第二導電層形成一個或者多個連接線段，所述連接線段通過所述過孔與所述數(shù)據(jù)線段電連接。
[0124]此外，在本實施例四中，所述刻蝕阻擋層為導電材料，由此通過每一個過孔中的連接線段55與所述刻蝕阻擋圖形53電連接即可形成能夠導通的數(shù)據(jù)線。[0125]其他在本實施例四中未提及的內容可相應參考實施例一、實施例二和實施例三，本實施例四不再贅述。
[0126]【實施例五】
[0127]請參考圖13和圖12,其中，圖12是本發(fā)明實施例五的陣列基板的俯視不意圖；圖13是圖12所示的陣列基板EE’處的剖面示意圖。在此，需說明的是，圖示主要是為了清晰的說明/顯示本發(fā)明實施例實現(xiàn)數(shù)據(jù)線和像素電極分離的方式，因此很多相關性較低的結構做了省略處理；特別的，在圖12中，為了清楚地說明/顯示幾個重要結構之間的關系，將基板、薄膜晶體管等不是那么重要的結構做了省略處理。
[0128]如圖12和圖13所示，在本實施例五中，所述陣列基板包括:
[0129]基板；
[0130]位于所述基板上的第一導電層，所述第一導電層包括多條掃描線70以及與所述多條掃描線70絕緣交叉的多條數(shù)據(jù)線，每一數(shù)據(jù)線被所述多條掃描線70分成多段，形成多個數(shù)據(jù)線段71;
[0131]位于所述第一導電層上的第一絕緣層72 ；
[0132]位于所述第一絕緣層72上的刻蝕阻擋層，所述刻蝕阻擋層包括多個刻蝕阻擋圖形73，所述刻蝕阻擋圖形73覆蓋所述掃描線和數(shù)據(jù)線交叉處的掃描線70 ；
[0133]位于所述刻蝕阻擋層上的第二絕緣層74 ；
[0134]位于所述第二絕緣層74上的第二導電層，所述第二導電層包括一個或者多個連接線段75 ；
[0135]其中，所述陣列基板還包括多個過孔，所述過孔位于所述掃描線70與所述數(shù)據(jù)線交叉處，并暴露出相鄰的兩個所述數(shù)據(jù)線段71各自的至少一部分以及所述刻蝕阻擋圖形73的至少一部分，所述連接線段75通過所述過孔將所述相鄰的兩個數(shù)據(jù)線段71電連接。
[0136]本實施例五與實施例四的差別在于，在實施例四中，刻蝕阻擋層為導電材料，由此通過每一個過孔中的連接線段與所述刻蝕阻擋圖形電連接即可形成能夠導通的數(shù)據(jù)線；而在本實施例五中，刻蝕阻擋層為非導電材料，因此過孔中(也即刻蝕阻擋層上)的連接線段75電連接，從而形成能夠導通的數(shù)據(jù)線。
[0137]其他在本實施例五中未提及的內容可相應參考實施例一、實施例二、實施例三和實施例四，本實施例五不再贅述。
[0138]根據(jù)實 施例一至實施例五可見，本申請實現(xiàn)了數(shù)據(jù)線和像素電極的分離，即使得數(shù)據(jù)線和像素電極不再位于同一層，從而便可同時滿足公共電極和數(shù)據(jù)線之間的絕緣層較厚，而公共電極和像素電極之間的絕緣層較薄的結構需求。同時，通過刻蝕阻擋圖形覆蓋掃描線和數(shù)據(jù)線交叉處的掃描線，利用所述刻蝕阻擋圖形作為掩膜保護所述掃描線，由此既能夠保護所述掃描線，又能夠簡化工藝降低成本。
[0139]上述描述僅是對本發(fā)明較佳實施例的描述，并非對本發(fā)明范圍的任何限定，本發(fā)明領域的普通技術人員根據(jù)上述揭示內容做的任何變更、修飾，均屬于權利要求書的保護范圍。
【權利要求】
1.一種陣列基板,包括: 基板； 位于所述基板上的第一導電層，所述第一導電層包括多條掃描線以及與所述多條掃描線絕緣交叉的多條數(shù)據(jù)線，每一數(shù)據(jù)線被所述多條掃描線分成多段，形成多個數(shù)據(jù)線段； 位于所述第一導電層上的第一絕緣層； 位于所述第一絕緣層上的刻蝕阻擋層，所述刻蝕阻擋層包括多個刻蝕阻擋圖形，所述刻蝕阻擋圖形覆蓋所述掃描線和數(shù)據(jù)線交叉處的掃描線； 位于所述刻蝕阻擋層上的第二絕緣層； 位于所述第二絕緣層上的第二導電層，所述第二導電層包括一個或者多個連接線段；其中，所述陣列基板還包括多個過孔，所述過孔位于所述掃描線與所述數(shù)據(jù)線交叉處，并至少暴露出所述數(shù)據(jù)線段的一部分以及所述刻蝕阻擋圖形一部分，所述連接線段通過所述過孔與所述數(shù)據(jù)線段電連接。
2.如權利要求1所述的陣列基板，其特征在于，所述掃描線與所述數(shù)據(jù)線交叉處具有兩個所述過孔，其中一個過孔暴露出一數(shù)據(jù)線段的一部分以及所述刻蝕阻擋圖形的一部分；另一個過孔暴露出另一數(shù)據(jù)線段的一部分以及所述刻蝕阻擋圖形的一部分。
3.如權利要求2所述的陣列基板，其特征在于，所述刻蝕阻擋層的材料為導電材料，每一個過孔中的連接線段與所述刻蝕阻擋圖形電連接。
4.如權利要求2所述的陣列基板，其特征在于，所述刻蝕阻擋層的材料為非導電材料，所述兩個過孔中的兩個連接線段電連接。
5.如權利要求1所述的陣列基板，其特征在于，所述第二絕緣層的材料為氮化硅和/或氧化硅。
6.如權利要求1所述的陣列基板，其特征在于，所述第二導電層為透明導電層或金屬。
7.如權利要求1所述的陣列基板，其特征在于，所述第二導電層還包括公共電極。
8.如權利要求7所述的陣列基板，其特征在于，還包括第三導電層，所述第三導電層位于所述第二絕緣層上，所述第三導電層包括像素電極；或者，所述第二導電層還包括與所述公共電極位于同一層的像素電極。
9.一種陣列基板,包括: 基板； 位于所述基板上的第一導電層，所述第一導電層包括多條掃描線以及與所述多條掃描線絕緣交叉的多條數(shù)據(jù)線，每一數(shù)據(jù)線被所述多條掃描線分成多段，形成多個數(shù)據(jù)線段； 位于所述第一導電層上的第一絕緣層； 位于所述第一絕緣層上的刻蝕阻擋層，所述刻蝕阻擋層包括多個刻蝕阻擋圖形，所述刻蝕阻擋圖形覆蓋所述掃描線和數(shù)據(jù)線交叉處的掃描線； 位于所述刻蝕阻擋層上的第二絕緣層； 位于所述第二絕緣層上的第二導電層，所述第二導電層包括一個或者多個連接線段；其中，所述陣列基板還包括多個過孔，所述過孔位于所述掃描線與所述數(shù)據(jù)線交叉處，并暴露出相鄰的兩個所述數(shù)據(jù)線段各自的至少一部分以及所述刻蝕阻擋圖形的至少一部分，所述連接線段通過所述過孔將所述相鄰的兩個數(shù)據(jù)線段電連接。
10.如權利要求9所述的陣列基板，其特征在于，所述刻蝕阻擋層的材料為非導電材料，所述刻蝕阻擋層上的所述連接線段電連接。
11.如權利要求9所述的陣列基板，其特征在于，所述刻蝕阻擋層的材料為金屬，所述刻蝕阻擋層還包括薄膜晶體管的源漏電極。
12.如權利要求11所述的陣列基板，其特征在于，所述刻蝕阻擋層上的所述連接線段斷開或者連接。
13.如權利要求11所述的陣列基板，其特征在于，所述刻蝕阻擋層與所述連接線段之間具有第二絕緣層。
14.如權利要求9所述的陣列基板，其特征在于，所述第二絕緣層的材料為氮化硅和/或氧化硅。
15.如權利要求9所述的陣列基板，其特征在于，所述第二導電層為透明導電層或金屬。
16.如權利要求9所述的陣列基板，其特征在于，所述第二導電層還包括公共電極。
17.如權 利要求16所述的陣列基板，其特征在于，還包括第三導電層，所述第三導電層位于所述第二絕緣層上，所述第二導電層形成了像素電極，所述像素電極與所述公共電極位于同一層或者不同層。
18.一種陣列基板的制造方法，包括: 提供一基板； 在所述基板上形成第一導電層，圖案化所述第一導電層形成多條掃描線以及與所述多條掃描線絕緣交叉的多條數(shù)據(jù)線，每一數(shù)據(jù)線被所述多條掃描線分成多段，形成多個數(shù)據(jù)線段； 在所述第一導電層上形成第一絕緣層； 在所述第一絕緣層上形成刻蝕阻擋層，圖案化所述刻蝕阻擋層形成多個刻蝕阻擋圖形，所述刻蝕阻擋圖形覆蓋所述掃描線和數(shù)據(jù)線交叉處的掃描線； 在所述刻蝕阻擋層上形成第二絕緣層； 在所述掃描線與所述數(shù)據(jù)線交叉處形成過孔，至少暴露出所述數(shù)據(jù)線段的一部分以及所述刻蝕阻擋圖形一部分； 在所述第二絕緣層上形成第二導電層，圖案化所述第二導電層形成一個或者多個連接線段，所述連接線段通過所述過孔與所述數(shù)據(jù)線段電連接。
19.如權利要求18所述的陣列基板的制造方法，其特征在于，所述掃描線與所述數(shù)據(jù)線交叉處具有兩個所述過孔，其中一個過孔暴露出一數(shù)據(jù)線段的一部分以及所述刻蝕阻擋圖形的一部分；另一個過孔暴露出另一數(shù)據(jù)線段的一部分以及所述刻蝕阻擋圖形的一部分。
20.如權利要求19所述的陣列基板的制造方法，其特征在于，所述刻蝕阻擋層的材料為導電材料，每一個過孔中的連接線段與所述刻蝕阻擋圖形電連接。
21.如權利要求18所述的陣列基板的制造方法，其特征在于，所述第二絕緣層的材料為氮化硅和/或氧化硅。
22.如權利要求18所述的陣列基板的制造方法，其特征在于，所述第二導電層為透明導電層或金屬。
23.如權利要求18所述的陣列基板的制造方法，其特征在于，圖案化所述第二導電層形成多個連接線段 的同時，還形成公共電極。
24.如權利要求23所述的陣列基板的制造方法，其特征在于，在所述第二絕緣層上還形成第三導電層，圖案化所述第三導電層形成像素電極，所述像素電極與所述公共電極位于同一層或者不同層。
25.一種陣列基板的制造方法，包括: 提供一基板； 在所述基板上形成第一導電層，圖案化所述第一導電層形成多條掃描線以及與所述多條掃描線絕緣交叉的多條數(shù)據(jù)線，每一數(shù)據(jù)線被所述多條掃描線分成多段，形成多個數(shù)據(jù)線段； 在所述第一導電層上形成第一絕緣層； 在所述第一絕緣層上形成刻蝕阻擋層，圖案化所述刻蝕阻擋層形成多個刻蝕阻擋圖形，所述刻蝕阻擋圖形覆蓋所述掃描線和數(shù)據(jù)線交叉處的掃描線； 在所述刻蝕阻擋層上形成第二絕緣層； 在所述掃描線與所述數(shù)據(jù)線交叉處形成過孔，暴露出相鄰的兩個所述數(shù)據(jù)線段各自的至少一部分以及所述刻蝕阻擋圖形的至少一部分，所述連接線段通過所述過孔將所述相鄰的兩個數(shù)據(jù)線段電連接; 在所述第二絕緣層上形成第二導電層，圖案化所述第二導電層形成一個或者多個連接線段，所述連接線段通過所述過孔與所述數(shù)據(jù)線段電連接。
26.如權利要求25所述的陣列基板，其特征在于，所述刻蝕阻擋層的材料為非導電材料，所述刻蝕阻擋層上的所述連接線段電連接。
27.如權利要求25所述的陣列基板的制造方法，其特征在于，所述刻蝕阻擋層的材料為金屬，圖案化所述刻蝕阻擋層形成多個刻蝕阻擋圖形的同時，還形成薄膜晶體管的源漏電極。
28.如權利要求27所述的陣列基板的制造方法，其特征在于，所述刻蝕阻擋層上的所述連接線段斷開或者連接。
29.如權利要求27所述的陣列基板的制造方法，其特征在于，所述刻蝕阻擋層與所述連接線段之間具有第二絕緣層。
30.如權利要求25所述的陣列基板的制造方法，其特征在于，所述第二絕緣層的材料為氮化硅和/或氧化硅。
31.如權利要求25所述的陣列基板的制造方法，其特征在于，所述第二導電層為透明導電層或金屬。
32.如權利要求25所述的陣列基板的制造方法，其特征在于，圖案化所述第二導電層形成多個連接線段的同時，還形成公共電極。
33.如權利要求32所述的陣列基板的制造方法，其特征在于，在所述第二絕緣層上還形成第三導電層，圖案化所述第三導電層形成像素電極，所述像素電極與所述公共電極位于同一層或者不同層。
【文檔編號】G02F1/1368GK103985714SQ201310750605
【公開日】2014年8月13日 申請日期:2013年12月31日 優(yōu)先權日:2013年12月31日
【發(fā)明者】丁洪 申請人:上海天馬微電子有限公司, 天馬微電子股份有限公司