一種陣列基板及其制備方法、顯示裝置制造方法
【專利摘要】本發(fā)明提供一種陣列基板及其制備方法、顯示裝置，所述陣列基板包括：位于基板上的柵電極、柵線、數(shù)據(jù)線、柵絕緣層、有源層、源電極及漏電極，其中，所述柵電極、柵線和數(shù)據(jù)線同層設置，所述柵線和所述數(shù)據(jù)線垂直交叉設置，所述數(shù)據(jù)線在與所述柵線相交的位置處斷開；所述源電極和漏電極，位于所述柵電極、柵線和數(shù)據(jù)線之上，斷開的所述數(shù)據(jù)線通過所述源電極連接。本發(fā)明中數(shù)據(jù)線與柵線同層設置，數(shù)據(jù)線位于較低層，與現(xiàn)有技術中位于較高層的數(shù)據(jù)線相比，更不容易被微粒劃傷，從而減少了數(shù)據(jù)線斷路的發(fā)生。
【專利說明】一種陣列基板及其制備方法、顯示裝置【技術領域】
[0001]本發(fā)明涉及顯示【技術領域】，尤其涉及一種陣列基板及其制備方法、顯示裝置。
【背景技術】
[0002]圖1為現(xiàn)有技術中的薄膜晶體管陣列基板的部分構件結構示意圖。圖1中，101為基板，102為柵線，103為柵絕緣層，104為數(shù)據(jù)線，105為鈍化層。其中，柵線102與數(shù)據(jù)線104位于不同層。
[0003]而目前，薄膜晶體管(TFT)陣列基板制備工藝主要包括以下步驟:
[0004]步驟101:通過一次構圖工藝在基板上形成柵線和柵電極；
[0005]該步驟可具體包括:首先在基板上沉積一層柵金屬層薄膜，然后進行曝光、顯影及刻蝕工藝，形成柵線和柵電極的圖形。
[0006]步驟102:在柵線和柵電極上形成柵絕緣層；
[0007]步驟103:通過一次構圖工藝在柵絕緣層上形成有源層；
[0008]該步驟可具體包括:首先沉積半導體層薄膜，然后進行曝光、顯影及刻蝕工藝，形成有源層的圖形。
[0009]步驟104:通過一 次構圖工藝形成源電極、漏電極和數(shù)據(jù)線；
[0010]該步驟可具體包括:首先沉積一層源漏金屬層薄膜，然后進行曝光、顯影及刻蝕工藝，形成源電極、漏電極和數(shù)據(jù)線的圖形。
[0011]步驟105:在源電極、漏電極和數(shù)據(jù)線上形成鈍化層(PVX)，并通過一次構圖工藝在鈍化層上形成過孔，該過孔用于漏電極與后續(xù)形成的像素電極連接；
[0012]步驟106:通過一次構圖工藝在鈍化層上形成像素電極。
[0013]該步驟可具體包括:首先沉積一層金屬氧化物(ITO)薄膜，然后進行曝光、顯影及刻蝕工藝，形成像素電極的圖形。
[0014]從圖1中可以看出，柵線102與數(shù)據(jù)線104位于不同層，數(shù)據(jù)線104僅有鈍化層105保護，容易被微粒(particle)劃傷,容易造成數(shù)據(jù)線斷路(Data line Open)的發(fā)生。在薄膜晶體管液晶顯示器(TFT-1XD)制造業(yè)中，數(shù)據(jù)線斷路是一種很嚴重的不良。因而，減少薄膜晶體管陣列基板數(shù)據(jù)線斷路的發(fā)生是目前業(yè)界亟待解決的技術難題。

【發(fā)明內(nèi)容】

[0015]有鑒于此，本發(fā)明提供一種陣列基板及其制備方法、顯示裝置，以減少陣列基板數(shù)據(jù)線斷路的發(fā)生。
[0016]為解決上述技術問題，本發(fā)明的實施例提供一種陣列基板，包括位于基板上的柵電極、柵線、數(shù)據(jù)線、柵絕緣層、有源層、源電極及漏電極，其中，
[0017]所述柵電極、柵線和數(shù)據(jù)線同層設置，所述柵線和所述數(shù)據(jù)線垂直交叉設置，所述數(shù)據(jù)線在與所述柵線相交的位置處斷開；
[0018]所述源電極和漏電極，位于所述柵電極、柵線和數(shù)據(jù)線之上，斷開的所述數(shù)據(jù)線通過所述源電極連接。
[0019]優(yōu)選地，所述柵電極、柵線和數(shù)據(jù)線通過一次構圖工藝形成。
[0020]優(yōu)選地，所述柵電極、柵線和數(shù)據(jù)線，位于所述基板上；
[0021]所述柵絕緣層，位于所述柵電極、柵線和數(shù)據(jù)線上，所述柵絕緣層上形成有用于連接所述源電極和所述數(shù)據(jù)線的第一過孔；
[0022]所述有源層，位于所述柵絕緣層上；
[0023]所述源電極和漏電極，位于所述有源層上，通過所述第一過孔與所述數(shù)據(jù)線連接，使得斷開的所述數(shù)據(jù)線連接在一起。
[0024]優(yōu)選地，所述陣列基板還包括:
[0025]鈍化層，位于所述源電極和漏電極上，所述鈍化層上形成有第二過孔；
[0026]像素電極，位于所述鈍化層上，通過所述鈍化層上的第二過孔與所述漏電極連接。
[0027]本發(fā)明還提供一種顯示裝置，包括上述陣列基板。
[0028]本發(fā)明還提供一種陣列基板的制備方法，包括:
[0029]通過一次構圖工藝在基板上同時形成柵電極、柵線和數(shù)據(jù)線，其中，所述柵線和所述數(shù)據(jù)線垂直交叉設置，所述數(shù)據(jù)線在與所述柵線相交的位置處斷開；
[0030]在所述柵電極、柵線和數(shù)據(jù)線上形成柵絕緣層；
[0031]通過一次構圖工藝在所述柵絕緣層上形成第一過孔和有源層；
[0032]通過一次構圖工藝在所述有源層上形成源電極和漏電極，所述源電極通過所述第一過孔與所述數(shù)據(jù)線連接，使得斷開的所述數(shù)據(jù)線連接在一起；
[0033]在所述源電極和漏電極上形成鈍化層，并通過一次構圖工藝，在所述鈍化層上形成第二過孔；
[0034]通過一次構圖工藝在所述鈍化層上形成像素電極，所述像素電極通過所述第二過孔與所述漏電極連接。
[0035]優(yōu)選地，所述通過一次構圖工藝在所述柵絕緣層上形成第一過孔和有源層的步驟具體包括:
[0036]在所述柵絕緣層上形成半導體層薄膜；
[0037]在所述半導體層薄膜上涂覆光刻膠；
[0038]采用半曝光掩膜板對所述光刻膠進行曝光和顯影，形成光刻膠完全保留區(qū)域、光刻膠半保留區(qū)域及光刻膠完全去除區(qū)域，其中，所述光刻膠完全保留區(qū)域?qū)鲇性磳訁^(qū)域，所述光刻膠完全去除區(qū)域?qū)龅谝贿^孔區(qū)域，所述光刻膠半保留區(qū)域?qū)渌麉^(qū)域；
[0039]采用刻蝕工藝去除所述光刻膠完全去除區(qū)域的半導體層薄膜和柵絕緣層，形成所述第一過孔；
[0040]采用灰化工藝去除所述光刻膠半保留區(qū)域的光刻膠；
[0041]采用刻蝕工藝去除所述光刻膠半保留區(qū)域的半導體層薄膜；
[0042]剝離所述光刻膠完全保留區(qū)域的光刻膠，露出所述有源層的圖形。
[0043]優(yōu)選地，所述半導體層薄膜包括非晶硅薄膜及η+非晶硅薄膜。
[0044]本發(fā)明的上述技術方案的有益效果如下:
[0045]數(shù)據(jù)線與柵線同層設置，數(shù)據(jù)線位于較低層，與現(xiàn)有技術中位于較高層的數(shù)據(jù)線相比，更不容易被微粒劃傷，從而減少了數(shù)據(jù)線斷路的發(fā)生。
[0046]此外，柵線和數(shù)據(jù)線通過一次構圖工藝同時形成，與現(xiàn)有技術中分別形成柵線和數(shù)據(jù)線的工藝相比，少經(jīng)歷一次構圖工藝，簡化了薄膜晶體管陣列基板的制備流程，進一步降低了數(shù)據(jù)線斷路的發(fā)生幾率。
【專利附圖】

【附圖說明】
[0047]圖1為采用現(xiàn)有技術中的薄膜晶體管陣列基板制備工藝制備的薄膜晶體管陣列基板的部分構件結構示意圖；
[0048]圖2A-圖2F為本發(fā)明實施例的薄膜晶體管陣列基板的制備方法的流程示意圖；
[0049]圖3A-3G為本發(fā)明實施例的有源層的形成工藝的流程示意圖；
[0050]圖4為采用本發(fā)明實施例的薄膜晶體管陣列基板的制備方法制備的薄膜晶體管陣列基板的部分部件結構示意圖。
【具體實施方式】
[0051]為使本發(fā)明要解決的技術問題、技術方案和優(yōu)點更加清楚，下面將結合附圖及具體實施例進行詳細描述。
[0052]本發(fā)明實施例提供一種薄膜晶體管陣列基板，包括:位于基板上的柵電極、柵線、數(shù)據(jù)線、柵絕緣層、有源層、源電極及漏電極，其中，所述柵電極、柵線和數(shù)據(jù)線同層設置，所述柵線和所述數(shù)據(jù)線垂直交叉設置，所述數(shù)據(jù)線在與所述柵線相交的位置處斷開；所述源電極和漏電極，位于所述柵電極、柵線和數(shù)據(jù)線之上，斷開的所述數(shù)據(jù)線通過所述源電極連接。
[0053]本實施例中的基板可以為襯底基板，也可以為形成有其他部件的襯底基板。
[0054]本實施例的薄膜晶體管陣列基板中，數(shù)據(jù)線與柵線同層設置，數(shù)據(jù)線位于較低層，與現(xiàn)有技術中位于較高層的數(shù)據(jù)線相比，更不容易被微粒劃傷，從而減少了數(shù)據(jù)線斷路的發(fā)生。
[0055]優(yōu)選地，本發(fā)明實施例的薄膜晶體管陣列基板可以具體包括:
[0056]基板；
[0057]同層設置的柵電極、柵線和數(shù)據(jù)線，位于所述基板上，所述柵線和所述數(shù)據(jù)線垂直交叉設置，所述數(shù)據(jù)線在與所述柵線相交的位置處斷開；
[0058]柵絕緣層，位于所述柵電極、柵線和數(shù)據(jù)線上，所述柵絕緣層上形成有用于連接所述源電極和所述數(shù)據(jù)線的第一過孔；
[0059]有源層，位于所述柵絕緣層上；
[0060]源電極和漏電極，位于所述有源層上，通過所述第一過孔與所述數(shù)據(jù)線連接，使得斷開的所述數(shù)據(jù)線連接在一起；
[0061]鈍化層，位于所述源電極和漏電極上，所述鈍化層上形成有第二過孔；
[0062]像素電極，位于所述鈍化層上，通過所述鈍化層上的第二過孔與所述漏電極連接。
[0063]請參考圖4，圖4為采用本發(fā)明實施例的薄膜晶體管陣列基板的部分部件結構示意圖。從圖4中可以看出，本發(fā)明實施中的薄膜晶體管陣列基板的柵線401和數(shù)據(jù)線402是同層設置，數(shù)據(jù)線402上方同時具有柵絕緣層403和鈍化層410雙層保護，與現(xiàn)有技術中僅有鈍化層的單層保護方式相比，更不容易被微粒劃傷，降低了數(shù)據(jù)線斷路的發(fā)生幾率。
[0064]優(yōu)選地，所述柵線和數(shù)據(jù)線通過一次構圖工藝形成，與現(xiàn)有技術中分別形成柵線和數(shù)據(jù)線的工藝相比，少經(jīng)歷一次構圖工藝，簡化了薄膜晶體管陣列基板的制備流程，進一步降低了數(shù)據(jù)線斷路的發(fā)生幾率。
[0065]本發(fā)明實施例還提供一種顯示裝置，包括上述薄膜晶體管陣列基板。所述顯示裝置可以為:液晶顯示面板、電子紙、OLED面板、手機、平板電腦、電視機、顯示器、筆記本電腦、數(shù)碼相框、導航儀等任何具有顯示功能的產(chǎn)品或部件。
[0066]本發(fā)明實施例還提供一種薄膜晶體管陣列基板的制備方法，包括以下步驟:
[0067]步驟201:通過一次構圖工藝在基板上同時形成柵電極、柵線和數(shù)據(jù)線，其中，所述柵線和所述數(shù)據(jù)線垂直交叉設置，所述數(shù)據(jù)線在與所述柵線相交的位置處斷開；
[0068]本實施例中的基板可以為襯底基板，也可以為形成有其他部件的襯底基板。
[0069]步驟202:在所述柵電極、柵線和數(shù)據(jù)線上形成柵絕緣層；
[0070]步驟203:通過一次構圖工藝在所述柵絕緣層上形成第一過孔和有源層；
[0071]步驟204:通過一次構圖工藝在所述有源層上形成源電極和漏電極，所述源電極通過所述第一過孔與所述數(shù)據(jù)線連接，使得斷開的所述數(shù)據(jù)線連接在一起；
[0072]步驟205:在所述源電極和漏電極上形成鈍化層，并通過一次構圖工藝，在所述鈍化層上形成第二過孔；
[0073]步驟206:通過一次構圖工藝在所述鈍化層上形成像素電極，所述像素電極通過所述第二過孔與所述漏電極連接。
[0074]本實施例中，形成的數(shù)據(jù)線的上同時有柵絕緣層和鈍化層的雙層保護，與現(xiàn)有技術中僅有鈍化層的單層保護方式相比，更不容易被微粒(particle)劃傷，降低了數(shù)據(jù)線斷路的發(fā)生幾率。
[0075]此外，所述柵線和數(shù)據(jù)線通過一次構圖工藝形成，與現(xiàn)有技術中分別形成柵線和數(shù)據(jù)線的工藝相比，少經(jīng)歷一次構圖工藝，簡化了薄膜晶體管陣列基板的制備流程，進一步降低了數(shù)據(jù)線斷路的發(fā)生幾率。
[0076]上述步驟203中，可以通過一次構圖工藝在所述柵絕緣層上形成第一過孔和有源層，具體包括以下步驟:
[0077]步驟2031:在所述柵絕緣層上形成半導體層薄膜；
[0078]步驟2032:在所述半導體層薄膜上涂覆光刻膠；
[0079]步驟2033:采用半曝光掩膜板對所述光刻膠進行曝光和顯影，形成光刻膠完全保留區(qū)域、光刻膠半保留區(qū)域及光刻膠完全去除區(qū)域，其中，所述光刻膠完全保留區(qū)域?qū)鲇性磳訁^(qū)域，所述光刻膠完全去除區(qū)域?qū)龅谝贿^孔區(qū)域，所述光刻膠半保留區(qū)域?qū)渌麉^(qū)域；
[0080]所述其他區(qū)域即除光刻膠完全保留區(qū)域和光刻膠完全去除區(qū)域之外的其他區(qū)域。
[0081]步驟2034:采用刻蝕工藝去除所述光刻膠完全去除區(qū)域的半導體層薄膜和柵絕緣層，形成所述第一過孔；
[0082]步驟2035:采用灰化工藝去除所述光刻膠半保留區(qū)域的光刻膠；
[0083]步驟2036:采用刻蝕工藝去除所述光刻膠半保留區(qū)域的半導體層薄膜；
[0084]步驟2037:剝離所述光刻膠完全保留區(qū)域的光刻膠，露出所述有源層的圖形。[0085]本實施例在中的半導體層薄膜可以包括:非晶硅薄膜及η+非晶硅薄膜。當然，所述半導體層薄膜也可以為多晶硅薄膜。
[0086]通過一次構圖工藝形成在所述柵絕緣層上形成第一過孔和有源層，能夠進一步減少掩膜工藝的次數(shù)，進一步簡化了工藝流程。
[0087]請參考圖2Α-圖2F，圖2Α-圖2F為本發(fā)明實施例的薄膜晶體管陣列基板的制備方法的流程示意圖。
[0088]所述方法包括以下步驟:
[0089]步驟一:請參考圖2Α，通過一次構圖工藝在基板400上同時形成柵電極(圖未示出)、柵線401和數(shù)據(jù)線402 ;其中，所述柵線401和所述數(shù)據(jù)線402垂直交叉設置，所述數(shù)據(jù)線402在與所述柵線401相交的位置處斷開；
[0090]具體地，可首先沉積一層柵金屬層薄膜，然后進行曝光、顯影和刻蝕工藝，同時形成柵電極、柵線401和數(shù)據(jù)線402，
[0091]步驟二:請參考圖2Β，在柵電極、柵線401和數(shù)據(jù)線402形成柵絕緣層403。
[0092]具體地，可采用沉積的方法形成柵絕緣層403。
[0093]步驟三:請參考圖2C，通過一次構圖工藝在所述柵絕緣層403上形成第一過孔404和有源層405 ；
[0094]其中，所述數(shù)據(jù)線402的斷開位置處的柵絕緣層403上具有兩第一過孔404，兩第一過孔404分別位于兩斷開的數(shù)據(jù)線402兩端上。
[0095]請參考圖3A-3G，圖3A-3G為本發(fā)明實施例的有源層的形成工藝的流程示意圖。
[0096]具體包括以下步驟:
[0097]步驟501:請參考圖3Α，在所述柵絕緣層403上形成非晶硅薄膜601和η+非晶硅薄膜602 ；
[0098]步驟502:請參考圖3Β，在所述η+非晶硅薄膜602上涂覆光刻膠603 ；
[0099]步驟503:請參考圖3C，采用半曝光掩膜板對所述光刻膠603進行曝光和顯影，形成光刻膠完全保留區(qū)域6031、光刻膠半保留區(qū)域6032及光刻膠完全去除區(qū)域6033，其中，所述光刻膠完全保留區(qū)域6031對應所述有源層區(qū)域，所述光刻膠完全去除區(qū)域6033對應所述第一過孔區(qū)域，所述光刻膠半保留區(qū)域6032對應其他區(qū)域；
[0100]步驟504:請參考圖3D，采用刻蝕工藝去除所述光刻膠完全去除區(qū)域6033的非晶硅薄膜、η+非晶硅薄膜和柵絕緣層，形成所述第一過孔404 ；
[0101]步驟505:請參考圖3Ε，采用灰化工藝去除所述光刻膠半保留區(qū)域6032的光刻膠；
[0102]步驟506:請參考圖3F，采用刻蝕工藝去除所述光刻膠半保留區(qū)域6032的非晶硅薄膜、η+非晶硅薄膜；
[0103]步驟507:請參考圖3G，剝離所述光刻膠完全保留區(qū)域6031的光刻膠，露出所述有源層405的圖形。
[0104]步驟四，請參考圖2D，通過一次構圖工藝在所述有源層405上形成源電極406和漏電極407，所述源電極406通過所述柵絕緣層403上的第一過孔404與所述數(shù)據(jù)線402連接，使得斷開的所述數(shù)據(jù)線402連接在一起。
[0105]所述源電極406位于數(shù)據(jù)線402斷開位置處的上方，通過所述柵絕緣層403上的第一過孔404與所述數(shù)據(jù)線402連接，斷開的數(shù)據(jù)線402借助所述源電極406連接在一起。
[0106]步驟五:請參考圖2E，在所述源電極406和漏電極407上形成鈍化層(圖未示出)，并通過一次構圖工藝，在所述鈍化層上形成第二過孔408 ；
[0107]步驟六:請參考圖2F，通過一次構圖工藝在所述鈍化層上形成像素電極409，所述像素電極409通過所述鈍化層上的第二過孔408與所述漏電極407連接。
[0108]所述像素電極410可采用ITO材料制成。
[0109]上述實施例中是以扭曲向列(TN)模式的陣列基板為例，對本發(fā)明實施例的薄膜晶體管陣列基板的制備方法進行說明，當然，上述方法亦適用于高級超維場轉(zhuǎn)換技術(ADS)、垂直取向(VA)等模式的陣列基板。
[0110]以上所述是本發(fā)明的優(yōu)選實施方式，應當指出，對于本【技術領域】的普通技術人員來說，在不脫離本發(fā)明所述原理的前提下，還可以作出若干改進和潤飾，這些改進和潤飾也應視為本發(fā)明的保護范圍。
【權利要求】
1.一種陣列基板，包括:位于基板上的柵電極、柵線、數(shù)據(jù)線、柵絕緣層、有源層、源電極及漏電極，其特征在于: 所述柵電極、柵線和數(shù)據(jù)線同層設置，所述柵線和所述數(shù)據(jù)線垂直交叉設置，所述數(shù)據(jù)線在與所述柵線相交的位置處斷開； 所述源電極和漏電極，位于所述柵電極、柵線和數(shù)據(jù)線之上，斷開的所述數(shù)據(jù)線通過所述源電極連接。
2.根據(jù)權利要求1所述的陣列基板，其特征在于，所述柵電極、柵線和數(shù)據(jù)線通過一次構圖工藝形成。
3.根據(jù)權利要求1所述的陣列基板，其特征在于: 所述柵電極、柵線和數(shù)據(jù)線，位于所述基板上； 所述柵絕緣層，位于所述柵電極、柵線和數(shù)據(jù)線上，所述柵絕緣層上形成有用于連接所述源電極和所述數(shù)據(jù)線的第一過孔； 所述有源層，位于所述柵絕緣層上； 所述源電極和漏電極，位于所述有源層上，通過所述第一過孔與所述數(shù)據(jù)線連接，使得斷開的所述數(shù)據(jù)線連接在一起。
4.根據(jù)權利要求1所述的陣列基板，其特征在于，還包括: 鈍化層，位于所述源電極和漏電極上，所述鈍化層上形成有第二過孔； 像素電極，位于所述鈍化層·上，通過所述鈍化層上的第二過孔與所述漏電極連接。
5.一種顯示裝置，其特征在于，包括權利要求1-4任一項所述的陣列基板。
6.—種陣列基板的制備方法,其特征在于,包括: 通過一次構圖工藝在基板上同時形成柵電極、柵線和數(shù)據(jù)線，其中，所述柵線和所述數(shù)據(jù)線垂直交叉設置，所述數(shù)據(jù)線在與所述柵線相交的位置處斷開； 在所述柵電極、柵線和數(shù)據(jù)線上形成柵絕緣層； 通過一次構圖工藝在所述柵絕緣層上形成第一過孔和有源層； 通過一次構圖工藝在所述有源層上形成源電極和漏電極，所述源電極通過所述第一過孔與所述數(shù)據(jù)線連接，使得斷開的所述數(shù)據(jù)線連接在一起； 在所述源電極和漏電極上形成鈍化層，并通過一次構圖工藝，在所述鈍化層上形成第二過孔； 通過一次構圖工藝在所述鈍化層上形成像素電極，所述像素電極通過所述第二過孔與所述漏電極連接。
7.根據(jù)權利要求6所述的方法，其特征在于，所述通過一次構圖工藝在所述柵絕緣層上形成第一過孔和有源層的步驟具體包括: 在所述柵絕緣層上形成半導體層薄膜； 在所述半導體層薄膜上涂覆光刻膠；采用半曝光掩膜板對所述光刻膠進行曝光和顯影，形成光刻膠完全保留區(qū)域、光刻膠半保留區(qū)域及光刻膠完全去除區(qū)域，其中，所述光刻膠完全保留區(qū)域?qū)鲇性磳訁^(qū)域，所述光刻膠完全去除區(qū)域?qū)龅谝贿^孔區(qū)域，所述光刻膠半保留區(qū)域?qū)渌麉^(qū)域；采用刻蝕工藝去除所述光刻膠完全去除區(qū)域的半導體層薄膜和柵絕緣層，形成所述第一過孔；采用灰化工藝去除所述光刻膠半保留區(qū)域的光刻膠； 采用刻蝕工藝去除所述光刻膠半保留區(qū)域的半導體層薄膜； 剝離所述光刻膠完全保留區(qū)域的光刻膠，露出所述有源層的圖形。
8.根據(jù)權利要求7所述的方 法，其特征在于，所述半導體層薄膜包括非晶硅薄膜及η+非晶硅薄膜。
【文檔編號】G02F1/1362GK103824864SQ201410048499
【公開日】2014年5月28日 申請日期:2014年2月12日 優(yōu)先權日:2014年2月12日
【發(fā)明者】白金超, 郤玉生, 郭總杰, 丁向前, 劉耀, 李梁梁 申請人:北京京東方顯示技術有限公司, 京東方科技集團股份有限公司