一種陣列基板的制造方法
【專利摘要】本發(fā)明提供一種陣列基板的制造方法,包括:依次形成一金屬層、一柵極絕緣層、一半導(dǎo)體層和一第一保護層,該第一保護層位于該柵極絕緣層和該半導(dǎo)體層的上方;形成一導(dǎo)電薄膜層于該第一保護層的上方;形成一圖案化的第二保護層于該導(dǎo)電薄膜層的上方,其中該第二保護層的圖案邊緣呈陡峭狀;形成一通孔于該第二保護層與該第一保護層的接觸面;以及形成一像素電極層于所述第二保護層的上方。相比于現(xiàn)有技術(shù),本發(fā)明可將諸如透明導(dǎo)電氧化物或透明氧化物半導(dǎo)體作為硬掩膜層,當(dāng)采用光刻膠對第二保護層進行干蝕刻時,可透過硬掩膜層來形成具有陡峭狀圖案邊緣的第二保護層,進而改善L0漏光情形,并且提升入射光的穿透率。
【專利說明】一種陣列基板的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及液晶顯示【技術(shù)領(lǐng)域】,尤其涉及一種液晶顯示設(shè)備中的陣列基板的制造方法。
【背景技術(shù)】
[0002]當(dāng)前,液晶顯示器作為平板顯示器的一種已被廣泛地應(yīng)用在各個領(lǐng)域中,它具有低功耗、薄形質(zhì)輕等優(yōu)點。通常來說,液晶顯示器包括一液晶面板,該液晶面板包括具有像素電極的薄膜晶體管陣列基板(array substrate)、具有公共電極的彩色濾光片基板(color filter substrate)以及填充在薄膜晶體管陣列基板和彩色濾光片基板之間的液晶層。由于像素電極和公共電極各自所施加的電壓不同從而會產(chǎn)生垂直電場,通過這兩個電極控制施加到液晶層的電場強度以便控制入射光的透射率,進而實現(xiàn)對液晶面板亮與暗的控制。
[0003]在現(xiàn)有技術(shù)中,薄膜晶體管陣列基板的一種設(shè)計方案是采用PSA (PolymerSustained Alignment,聚合物穩(wěn)定配向)技術(shù),利用UV光線控制液晶分子的配向,不僅可省去突起和狹縫,還可改善液晶分子的偏轉(zhuǎn)速度,最快可達到4ms,提升了像素開口率。另一設(shè)計方案是米用 TDE (Three Dimensionally shaped pixel Electrode,三維形狀的像素電極)技術(shù),在玻璃基板上形成一柵極絕緣層,然后在柵極絕緣層的上方形成一圖案化的保護層(patterned passivation layer),再將像素電極層覆蓋于該圖案化保護層。相比于PSA技術(shù),當(dāng)液晶分子的間隙(gap)較小時,TDE技術(shù)仍然可實現(xiàn)較高的穿透率。
[0004]此外,在液晶顯示器的生產(chǎn)過程中,某些像素?zé)o法正常顯示,導(dǎo)致像素的點缺陷。一般來說,點缺陷可分為亮點和暗點,為了確保液晶面板的顯示品質(zhì),通常在完成陣列基板和彩色濾光片基板的制作工序后將會進行全黑畫面檢查和全白畫面檢查,以發(fā)現(xiàn)液晶面板的點缺陷。由于人眼對亮點非常敏感且易于辨認,因此往往針對最暗灰階LO來觀看是否存在漏光現(xiàn)象。在現(xiàn)有的TDE制程中,尤其是保護層透過干蝕刻工藝形成預(yù)設(shè)圖案時,圖案化保護層的圖案邊緣與水平方向的夾角往往較平緩(諸如70度),進而在該位置附近出現(xiàn)了明顯的漏光情形。實驗數(shù)據(jù)表明,當(dāng)保護層的厚度為0.2um時,其圖案邊緣處的對比度從4220急劇下降至1316 ;當(dāng)保護層的厚度為0.5um時,其圖案邊緣處的對比度從4220更下降為625。
[0005]有鑒于此,如何設(shè)計一種新穎的陣列基板的制造方法,或者對現(xiàn)有的陣列基板制程進行改進,以改善保護層的圖案邊緣附近的LO漏光情形,提升入射光穿透率,是業(yè)內(nèi)相關(guān)技術(shù)人員亟待解決的一項課題。
【發(fā)明內(nèi)容】
[0006]針對現(xiàn)有技術(shù)中的陣列基板的制造方法在保護層的圖案邊緣附近出現(xiàn)LO漏光等缺陷,本發(fā)明提供了一種陣列基板的制造方法。
[0007]依據(jù)本發(fā)明的一個方面,提供了一種陣列基板的制造方法,包括以下步驟:[0008]依次形成一金屬層、一柵極絕緣層、一半導(dǎo)體層和一第一保護層,其中,該金屬層位于基板的上方且包括一柵極,該柵極絕緣層位于該金屬層的上方,該半導(dǎo)體層位于該柵極絕緣層的上方,該半導(dǎo)體層包括一通道區(qū)及該通道區(qū)兩相對側(cè)的一漏極和一源極,該第一保護層位于該柵極絕緣層和該半導(dǎo)體層的上方;
[0009]形成一導(dǎo)電薄膜層于該第一保護層的上方;
[0010]形成一圖案化的第二保護層于該導(dǎo)電薄膜層的上方,其中,該第二保護層的圖案邊緣呈陡峭狀;
[0011]形成一通孔于該第二保護層與該第一保護層的接觸面;以及
[0012]形成一像素電極層于所述第二保護層的上方。
[0013]在其中的一實施例,上述形成圖案化的第二保護層的步驟還包括:形成一平坦的第二保護層于該導(dǎo)電薄膜層的上方;沉積一圖案化的硬掩膜層于所述第二保護層的上方;以及對所述第二保護層進行干蝕刻,以形成所述圖案化的第二保護層。
[0014]在其中的一實施例,所述硬掩膜層由透明導(dǎo)電氧化物或透明氧化物半導(dǎo)體構(gòu)成。
[0015]在其中的一實施例,所述硬掩膜層的材質(zhì)為氧化銦錫或氧化銦鎵鋅。
[0016]在其中的一實施例,于上述形成所述圖案化的第二保護層的步驟之后,還包括對所述硬掩膜層進行濕蝕刻以移除所述硬掩膜層的步驟。
[0017]在其中的一實施例,所述第二保護層的材質(zhì)為氧化硅、氮氧化硅或氮化硅。
[0018]在其中的一實施例,該第二保護層的圖案邊緣與水平方向的夾角不小于85度。進一步,該第二保護層的圖案邊緣與水平方向的夾角為89.9度。
[0019]在其中的一實施例,所述陣列基板適于一平面顯示設(shè)備。
[0020]采用本發(fā)明的陣列基板的制造方法,依次形成一金屬層、一柵極絕緣層、一半導(dǎo)體層和一第一保護層,然后形成一導(dǎo)電薄膜層于該第一保護層的上方,接著形成一圖案化的第二保護層于該導(dǎo)電薄膜層的上方,并且該第二保護層的圖案邊緣呈陡峭狀。相比于現(xiàn)有技術(shù),本發(fā)明可將諸如透明導(dǎo)電氧化物或透明氧化物半導(dǎo)體作為硬掩膜層,當(dāng)采用光刻膠對第二保護層進行干蝕刻時,可透過硬掩膜層來形成具有陡峭狀圖案邊緣的第二保護層,進而改善LO漏光情形,并且提升入射光的穿透率。
【專利附圖】
【附圖說明】
[0021]讀者在參照附圖閱讀了本發(fā)明的【具體實施方式】以后,將會更清楚地了解本發(fā)明的各個方面。其中,
[0022]圖1A和圖1B分別示出現(xiàn)有技術(shù)的一種陣列基板制程中,采用光刻膠對保護層進行蝕刻前后的狀態(tài)示意圖;
[0023]圖2示出依據(jù)本發(fā)明的一實施方式的陣列基板的制造方法的流程框圖;
[0024]圖3A?圖3G分別示出圖2的陣列基板的制造過程中,依次形成金屬層、柵極絕緣層、半導(dǎo)體層、第一保護層、導(dǎo)電薄膜層、第二保護層和像素電極層的狀態(tài)示意圖;
[0025]圖4A?圖4C示出形成圖3E中的圖案化第二保護層的一具體實施例;以及
[0026]圖5A和圖5B分別示出本發(fā)明的陣列基板制程中,采用光刻膠對第二保護層進行蝕刻前后的狀態(tài)示意圖?!揪唧w實施方式】
[0027]為了使本申請所揭示的技術(shù)內(nèi)容更加詳盡與完備,可參照附圖以及本發(fā)明的下述各種具體實施例,附圖中相同的標(biāo)記代表相同或相似的組件。然而,本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解,下文中所提供的實施例并非用來限制本發(fā)明所涵蓋的范圍。此外,附圖僅僅用于示意性地加以說明,并未依照其原尺寸進行繪制。
[0028]下面參照附圖,對本發(fā)明各個方面的【具體實施方式】作進一步的詳細描述。
[0029]圖1A和圖1B分別示出現(xiàn)有技術(shù)的一種陣列基板制程中,采用光刻膠對保護層進行蝕刻前后的狀態(tài)示意圖。其中,圖1A為利用光刻膠100對保護層102進行干蝕刻之前的狀態(tài),圖1B為利用光刻膠100對保護層102進行干蝕刻之后的狀態(tài)。將圖1A與圖1B對比可知,干蝕刻之后,位于保護層102上方的光刻膠100被蝕刻掉了一部分(如虛線所示),而且光刻膠100下方的保護層也受到蝕刻的影響,在其圖案邊緣形成了與水平方向夾角為a的斜坡。由于光刻膠100與保護層102之間系直接接觸,保護層102也會被蝕刻掉一部分,從而使圖案邊緣處的斜坡較平緩。例如,該斜坡對應(yīng)的夾角為70度時,在圖案化保護層102的狹縫位置附近,當(dāng)保護層的厚度為0.2um時,其對比度從4220急劇下降至1316 ;當(dāng)保護層的厚度為0.5um時,其對比度從4220更下降為625。
[0030]為了解決現(xiàn)有技術(shù)中的上述缺陷或不足,本發(fā)明提出了一種新穎的陣列基板制造流程。圖2示出依據(jù)本發(fā)明的一實施方式的陣列基板的制造方法的流程框圖。
[0031]在圖2的制造方法中,首先執(zhí)行步驟S21,在玻璃基板上依次形成金屬層、柵極絕緣層、半導(dǎo)體層和第一保護層。其中,該金屬層位于基板的上方且包括一柵極。柵極絕緣層位于金屬層的上方。該半導(dǎo)體層位于柵極絕緣層的上方。半導(dǎo)體層包括一通道區(qū)及該通道區(qū)兩相對側(cè)的一漏極和一源極。第一保護層位于柵極絕緣層和半導(dǎo)體層的上方。接著在步驟S23中,形成導(dǎo)電薄膜層于第一保護層的上方。然后形成一圖案化的第二保護層于該導(dǎo)電薄膜層的上方,其中該第二保護層的圖案邊緣呈陡峭狀,如步驟S25所示。在步驟S27和S29中,形成一通孔于第二保護層與第一保護層的接觸面,并形成一像素電極層于第二保護層的上方。
[0032]在一具體實施例中,第二保護層的材質(zhì)為氧化硅(SiOx)、氮氧化硅(SiON)或氮化娃(SiNx)。
[0033]在一具體實施例中,第二保護層的圖案邊緣與水平方向的夾角不小于85度。較佳地,該夾角為89.9度。
[0034]圖3A?圖3G分別示出圖2的陣列基板的制造過程中,依次形成金屬層、柵極絕緣層、半導(dǎo)體層、第一保護層、導(dǎo)電薄膜層、第二保護層和像素電極層的狀態(tài)示意圖。
[0035]更詳細地,在玻璃基板200的上表面形成圖案化的金屬層202 (圖3A),該金屬層202包括一柵極(如陰影斜線所示)。然后,在金屬層202的上方以及玻璃基板200的上方形成柵極絕緣層(gate insulation layer)204,并且在柵極絕緣層204的上方形成一半導(dǎo)體層 206 (圖 3B)。
[0036]在圖3C中,該半導(dǎo)體層206在進行圖案化之后,形成有一通道區(qū)以及位于該通道區(qū)兩相對側(cè)的一漏極208和一源極210。之后,在柵極絕緣層204和半導(dǎo)體層206的上方形成第一保護層(first passivation layer)212。此外,在第一保護層212的上方形成一導(dǎo)電薄膜層(conductive film layer)214,該導(dǎo)電薄膜層214也具有一預(yù)設(shè)圖案,如圖3D所示。例如,在圖3D中,導(dǎo)電薄膜層214包括三個開口。左側(cè)的開口位于漏極208的上方,中間的開口位于源極210,右側(cè)的開口位于柵極的上方。
[0037]在圖3E中,形成一圖案化的第二保護層(second passivation layer)216于該導(dǎo)電薄膜層214的上方。該第二保護層的圖案邊緣呈陡峭狀,下文將示意性地描述陡峭圖案邊緣的形成方式。然后,在圖3F中,形成一通孔(through hole) 218于第二保護層216與第一保護層212的接觸面。藉由該通孔,可將薄膜晶體管的漏極208和源極210暴露出來。最后,如圖3G所示,形成一圖案化的像素電極層220于第二保護層216的上方,同時像素電極層的一部分與漏極208電性連接,另一部分與源極210電性連接。例如,該像素電極層采用ITO材質(zhì)構(gòu)成。
[0038]圖4A?圖4C示出形成圖3E中的圖案化第二保護層的一具體實施例。
[0039]如前所述,在玻璃基板200的上方依次形成有柵極絕緣層204、第一保護層212和導(dǎo)電薄膜層214。在該實施例中,在導(dǎo)電薄膜層214的上方形成一平坦的第二保護層216,然后沉積一圖案化的硬掩膜層230于平坦的第二保護層216的上方(圖4A)。對第二保護層216進行干蝕刻(dry etch),以形成最終的圖案化第二保護層。可選地,在形成圖案化第二保護層之后,還可對硬掩膜層230進行濕蝕刻,以移除硬掩膜層230。然而,該硬掩膜層230也不必移除,以便作為后續(xù)形成的像素電極層的一部分。
[0040]在一實施例中,硬掩膜層230由透明導(dǎo)電氧化物(Transparent ConductiveOxide, TC0)或透明氧化物半導(dǎo)體(Transparent Oxide Semiconductor, T0S)構(gòu)成。例如,硬掩膜層230的材質(zhì)為氧化銦錫(ITO)或氧化銦鎵鋅(IGZO)。
[0041]圖5A和圖5B分別示出本發(fā)明的陣列基板制程中,采用光刻膠對第二保護層進行蝕刻前后的狀態(tài)示意圖。其中,圖5A為利用光刻膠PR對第二保護層216進行干蝕刻之前的狀態(tài),圖5B為利用光刻膠PR對第二保護層216進行干蝕刻之后的狀態(tài)。
[0042]需要特別指出的是,在光刻膠PR與第二保護層216之間還設(shè)置一硬掩膜層230,藉由該硬掩膜層230,雖然光刻膠PR被蝕刻掉一部分,但并不會影響第二保護層216圖案邊緣處的斜坡陡峭程度。也就是說,硬掩膜層230插入光刻膠PR與第二保護層216之間,可避免第二保護層216圖案邊緣處的斜坡較平緩(即,與水平方向的夾角較小)。在一具體實施例中,第二保護層216的圖案邊緣與水平方向的夾角不小于85度,較佳地,89.9度。實驗數(shù)據(jù)表明,當(dāng)該夾角為45度時,入射光的穿透率為0.145 ;當(dāng)該夾角為70度時,入射光的穿透率為0.154 ;而當(dāng)該夾角為89.9度時,入射光的穿透率增大為0.182,提升幅度為(0.182-0.154) /0.154,即 18.18%。
[0043]采用本發(fā)明的陣列基板的制造方法,依次形成一金屬層、一柵極絕緣層、一半導(dǎo)體層和一第一保護層,然后形成一導(dǎo)電薄膜層于該第一保護層的上方,接著形成一圖案化的第二保護層于該導(dǎo)電薄膜層的上方,并且該第二保護層的圖案邊緣呈陡峭狀。相比于現(xiàn)有技術(shù),本發(fā)明可將諸如透明導(dǎo)電氧化物或透明氧化物半導(dǎo)體作為硬掩膜層,當(dāng)采用光刻膠對第二保護層進行干蝕刻時,可透過硬掩膜層來形成具有陡峭狀圖案邊緣的第二保護層,進而改善LO漏光情形,并且提升入射光的穿透率。
[0044]上文中,參照附圖描述了本發(fā)明的【具體實施方式】。但是,本領(lǐng)域中的普通技術(shù)人員能夠理解,在不偏離本發(fā)明的精神和范圍的情況下,還可以對本發(fā)明的【具體實施方式】作各種變更和替換。這些變更和替換都落在本發(fā)明權(quán)利要求書所限定的范圍內(nèi)。
【權(quán)利要求】
1.一種陣列基板的制造方法,其特征在于,該制造方法包括以下步驟: 依次形成一金屬層、一柵極絕緣層、一半導(dǎo)體層和一第一保護層,其中,該金屬層位于基板的上方且包括一柵極,該柵極絕緣層位于該金屬層的上方,該半導(dǎo)體層位于該柵極絕緣層的上方,該半導(dǎo)體層包括一通道區(qū)及該通道區(qū)兩相對側(cè)的一漏極和一源極,該第一保護層位于該柵極絕緣層和該半導(dǎo)體層的上方; 形成一導(dǎo)電薄膜層于該第一保護層的上方; 形成一圖案化的第二保護層于該導(dǎo)電薄膜層的上方,其中,該第二保護層的圖案邊緣呈陡峭狀; 形成一通孔于該第二保護層與該第一保護層的接觸面;以及 形成一像素電極層于所述第二保護層的上方。
2.根據(jù)權(quán)利要求1所述的陣列基板的制造方法,其特征在于,上述形成圖案化的第二保護層的步驟還包括: 形成一平坦的第二保護層于該導(dǎo)電薄膜層的上方; 沉積一圖案化的硬掩膜層于所述第二保護層的上方;以及 對所述第二保護層進行干蝕刻,以形成所述圖案化的第二保護層。
3.根據(jù)權(quán)利要求2所述的陣列基板的制造方法,其特征在于,所述硬掩膜層由透明導(dǎo)電氧化物或透明氧化物半導(dǎo)體構(gòu)成。
4.根據(jù)權(quán)利要求3所述的陣列基板的制造方法,其特征在于,所述硬掩膜層的材質(zhì)為氧化銦錫或氧化銦鎵鋅。
5.根據(jù)權(quán)利要求2至4中任意一項所述的陣列基板的制造方法,其特征在于,于上述形成所述圖案化的第二保護層的步驟之后,還包括步驟: 對所述硬掩膜層進行濕蝕刻,以移除所述硬掩膜層。
6.根據(jù)權(quán)利要求1所述的陣列基板的制造方法,其特征在于,所述第二保護層的材質(zhì)為氧化硅、氮氧化硅或氮化硅。
7.根據(jù)權(quán)利要求1所述的陣列基板的制造方法,其特征在于,該第二保護層的圖案邊緣與水平方向的夾角不小于85度。
8.根據(jù)權(quán)利要求7所述的陣列基板的制造方法,其特征在于,該第二保護層的圖案邊緣與水平方向的夾角為89.9度。
9.根據(jù)權(quán)利要求1所述的陣列基板的制造方法,其特征在于,所述陣列基板適于一平面顯示設(shè)備。
【文檔編號】G02F1/1362GK103972167SQ201410140752
【公開日】2014年8月6日 申請日期:2014年4月9日 優(yōu)先權(quán)日:2014年4月9日
【發(fā)明者】杜振源, 林巧雯, 曾賢楷, 張家銘, 葉昭緯, 丁天倫, 林俊男 申請人:友達光電股份有限公司