像素電極、陣列基板、顯示面板的制作方法
【專利摘要】本發(fā)明實施例公開了一種像素電極、陣列基板和顯示面板，包括：一沿第一方向延伸的主像素電極，主像素電極包括主電極以及分別位于主電極兩端的第一端部和第二端部；與第一端部相連，沿第二方向延伸的第一延伸部，第二方向與所述第一方向相交。本發(fā)明實施例所提供的像素電極除包括主像素電極外，還包括與主像素電極第一端部電連接第一延伸部，相較于現(xiàn)有技術中的像素電極，通過增加第一延伸部，增加了像素電極的面積，從而在應用于陣列基板及包括該陣列基板的顯示面板時，可以增加顯示面板中像素電極與公共電極之間的正對面積，進而提高顯示面板中像素電極與公用電極之間的存儲電容，減緩顯示面板中聲音串擾和畫面閃爍現(xiàn)象，提高顯示畫面的質(zhì)量。
【專利說明】像素電極、陣列基板、顯示面板

【技術領域】
[0001]本發(fā)明涉及顯示【技術領域】，尤其涉及一種像素電極和包括該像素電極的陣列基板以及包括該陣列基板的顯示面板。

【背景技術】
[0002]隨著顯示技術的發(fā)展，顯示裝置中每英寸擁有的像素數(shù)目越來越多，相鄰像素間的間距越來越小，從而使得其像素電極的面積占比也相應減小。
[0003]參考圖1，圖1為現(xiàn)有技術中一種常用的TFT IXD中像素連接的原理圖。圖中薄膜晶體管的柵極連接至掃描線gate line，通過所述掃描線控制所述薄膜晶體管的開閉；漏極連接至數(shù)據(jù)線data line，源極連接至像素電極，在所述薄膜晶體管打開時，通過所述數(shù)據(jù)線給所述像素電極提供驅(qū)動信號；所述薄膜晶體管的柵極與源極間存在寄生電容Cgs，即像素電極通過寄生電容Cgs與掃描線gate line相連。其中，像素電極與公共電極間連接有一并聯(lián)的液晶電容Clc和存儲電容Cst。在薄膜晶體管打開和關閉的瞬間，掃描線gateline電壓的變化會經(jīng)由寄生電容Cgs，影響到像素電極的電壓，在像素電極上產(chǎn)生一個饋通電壓(feed though voltage)，從而影響顯示畫面的質(zhì)量。其中，所述饋通電壓(feedthough voltage)的計算公式為:
[0004]Vfeedthough = Vd2-Vdl = (Vg2_Vgl)*Cpg/(Cpg+Clc+Cst)；
[0005]其中，Vfeedthough表示像素電極上的饋通電壓；Vd2表示薄膜晶體管關閉時，像素電極上的電壓；Vdl表示薄膜晶體管打開時，像素電極上的電壓；Vg2表示薄膜晶體管關閉時，掃描線輸出的電壓；Vgl表不薄膜晶體管打開時，掃描線輸出的電壓；Cpg表不薄膜晶體管柵極與源極之間的寄生電容；Clc表示顯示裝置中的液晶電容；Cst表示像素電極與公共電極之間的存儲電容。
[0006]而像素電極與公共電極之間的存儲電容的計算公式為:Cst = ε *S/d，其中，Cst表示像素電極與公共電極之間的存儲電容，ε表示像素電極與公共電極之間介質(zhì)的介電常數(shù)，S表示像素電極與公用電極之間的正對面積，d表示像素電極與公共電極之間的距離。
[0007]由此可見，當像素電極的面積減小時，像素電極與公共電極之間的正對面積就會減少，相應的，像素電極上的饋通電壓就會增加，從而導致顯示裝置中聲音串擾和畫面閃爍現(xiàn)象加重，影響顯示畫面的質(zhì)量。
[0008]而對于高PPI (Pixels Per Inch，即每英寸擁有的像素數(shù)目)的顯示面板，在相同面板尺寸下，其包括的像素單元個數(shù)較多，每個像素單元的開口面積較小，從而導致其每個像素單元中嚴重減少了所述像素電極與公共電極之間的正對面積，使得其聲音串擾和畫面閃爍現(xiàn)象較為嚴重，影響了其顯示畫面的質(zhì)量。


【發(fā)明內(nèi)容】

[0009]為解決上述技術問題，本發(fā)明實施例提供了一種像素電極和包括該像素電極的陣列基板以及包括該陣列基板的顯示面板，以提高所述顯示面板中像素電極與公用電極之間的存儲電容，減緩顯示面板中聲音串擾和畫面閃爍現(xiàn)象，提高顯示畫面的質(zhì)量。
[0010]為解決上述問題，本發(fā)明實施例提供了如下技術方案:
[0011]一種像素電極，包括:
[0012]一沿第一方向延伸的主像素電極，所述主像素電極包括主電極以及分別位于所述主電極兩端的第一端部和第二端部；
[0013]與所述第一端部相連，沿第二方向延伸的第一延伸部，所述第二方向與所述第一方向相交。
[0014]一種陣列基板，包括:第一基板以及位于所述第一基板表面的像素電極層，其中，所述像素電極層包括:
[0015]多個子像素區(qū)，每個子像素區(qū)包括至少一條上述任一項所述的像素電極；
[0016]多個薄膜晶體管，所述薄膜晶體管包括:柵極、源極和漏極，其漏極與所述像素電極相連；
[0017]多條掃描線，所述掃描線與所述薄膜晶體管的柵極相連，控制所述薄膜晶體管的開閉；
[0018]多條數(shù)據(jù)線，所述數(shù)據(jù)線與所述薄膜晶體管的源極相連，通過所述薄膜晶體管為所述像素電極提供驅(qū)動信號。
[0019]一種顯示面板，包括:
[0020]如上述任一項所述的陣列基板；
[0021]與所述陣列基板相對設置的彩膜基板；
[0022]位于所述陣列基板與所述彩膜基板之間的液晶層。
[0023]與現(xiàn)有技術相比，上述技術方案具有以下優(yōu)點:
[0024]本發(fā)明實施例所提供的像素電極，包括:一沿第一方向延伸的主像素電極，所述主像素電極包括主電極以及分別位于所述主電極兩端的第一端部和第二端部；與所述第一端部相連，沿第二方向延伸的第一延伸部，所述第二方向與所述第一方向相交。由此可見，本發(fā)明實施例所提供的像素電極除包括主像素電極外，還包括與所述主像素電極第一端部電連接第一延伸部，相較于現(xiàn)有技術中的像素電極，通過增加所述第一延伸部，增加了所述像素電極的面積，從而在應用于陣列基板及包括該陣列基板的顯示面板時，可以增加所述顯示面板中像素電極與公共電極之間的正對面積，進而提高所述顯示面板中像素電極與公用電極之間的存儲電容，減緩顯示面板中聲音串擾和畫面閃爍現(xiàn)象，提高顯示畫面的質(zhì)量。

【專利附圖】

【附圖說明】
[0025]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0026]圖1為現(xiàn)有技術中一種常用的TFT IXD中像素連接的原理圖。
[0027]圖2為本發(fā)明一個實施例中所提供的像素電極的結(jié)構(gòu)示意圖；
[0028]圖3為本發(fā)明另一個實施例中所提供的像素電極的結(jié)構(gòu)示意圖；
[0029]圖4為本發(fā)明又一個實施例中所提供的像素電極的結(jié)構(gòu)示意圖；
[0030]圖5為本發(fā)明再一個實施例中所提供的像素電極的結(jié)構(gòu)示意圖；
[0031]圖6為本發(fā)明又一個實施例中所提供的像素電極的結(jié)構(gòu)示意圖；
[0032]圖7為本發(fā)明再一個實施例中所提供的像素電極的結(jié)構(gòu)示意圖；
[0033]圖8為本發(fā)明一個實施例中所提供的陣列基板中像素電極層的結(jié)構(gòu)示意圖；
[0034]圖9為本發(fā)明另一個實施例中所提供的陣列基板中一個子像素區(qū)的局部放大示意圖；
[0035]圖10為本發(fā)明一個實施例中所提供的陣列基板中像素電極不同面積占比與對應存儲電容的關系；
[0036]圖11為圖10中所述陣列基板中像素電極不同占比時的VT Curve曲線示意圖；
[0037]圖12為本發(fā)明一個實施例所提供的顯示面板的結(jié)構(gòu)示意圖。

【具體實施方式】
[0038]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的【具體實施方式】做詳細的說明。
[0039]在以下描述中闡述了具體細節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以多種不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣。因此本發(fā)明不受下面公開的具體實施的限制。
[0040]本發(fā)明實施例提供了一種像素電極，如圖2所示，所述像素電極包括:一沿第一方向延伸的主像素電極1，所述主像素電極I包括主電極以及分別位于所述主電極兩端的第一端部12和第二端部13 ;與所述第一端部12相連，沿第二方向延伸的第一端部12，其中，所述第二方向與所述第一方向相交。
[0041]需要說明的是，在本發(fā)明實施例中，沿所述第一方向延伸的主像素電極I的形狀可以為直線也可以為折線或曲線，即所述第一方向可以為直線方向，也可以為折線方向或曲線方向，本發(fā)明對此并不做限定，具體視情況而定。
[0042]如圖3所示，在上述實施例的基礎上，在本發(fā)明的一個實施例中，所述像素電極還包括:位于所述第一延伸部2遠離所述主像素電極I的一端，沿第三方向延伸的第二延伸部3，以進一步增加所述像素電極的面積，其中，所述第三方向與所述第二方向相交。
[0043]需要說明的是，在本發(fā)明實施例中，所述第三方向可以與所述第一方向相交，也可以為所述第一方向平行，本發(fā)明對此并不做限定，具體視情況而定。
[0044]如圖4所示，在上述實施例的基礎上，在本發(fā)明的一個實施例中，所述像素電極還包括:位于所述第二延伸部3背離所述第一延伸部2 —端，沿第五方向延伸的第四延伸部5，以更進一步增加所述像素電極的面積。其中，所述第五方向與所述第三方向相交。
[0045]需要說明的是，當所述第一方向為折線方向或曲線方向時，所述第三方向和第五方向可以同時與所述第一方向平行，或同時與所述第一方向相交，或一個與所述第一方向平行，另一個與所述第一方向相交，本發(fā)明對此并不做限定。
[0046]具體的，在本發(fā)明一個實施例中，所述主像素電極I的形狀曲線為折線，其中，所述第一端部12與所述第二端部13所在的延伸方向平行，但所述第一端部12所在的延伸方向與所述主電極11的延伸方向相交。在該實施例中，所述第三方向、第五方向與所述第一方向均平行時，所述第三方向平行于所述第一端部12所在的延伸方向，所述第五方向平行于所述主電極11所在的延伸方向。
[0047]如圖5所示，在上述任一實施例的基礎上，在本發(fā)明的一個實施例中，所述像素電極還包括:與所述第二端部13相連，沿第四方向延伸的第三延伸部4，以進一步增加所述像素電極的面積。需要說明的是，在本發(fā)明實施例中，所述第四方向可以與所述第一方向相交，也可以位于所述第一方向平行，本發(fā)明對此并不做限定。
[0048]如圖6所示，在上述實施例的基礎上，在本發(fā)明的一個實施例中，所述像素電極還包括:位于所述第三延伸部4遠離所述第二端部13 —端，與所述第三延伸部4相連，且沿第六方向延伸的第五延伸部6，以更進一步增加所述像素電極的面積。其中，所述第六方向與所述第四方向相交，且與所述第一方向平行或相交。
[0049]需要說明的是，在本發(fā)明實施例中，當所述第一方向為折線方向或曲線方向時，所述第六方向與第四方向可以同時與所述第一方向平行，也可以同時與所述第一方向相交，還可以一個與所述第一方向平行，一個與所述第一方向相交，本發(fā)明對此并不做限定，具體視情況而定。
[0050]還需要說明的是，在上述任一實施例的基礎上，在本發(fā)明的其他實施中，所述像素電極還可以包括其他延伸部，以進一步增加所述像素電極的面積，本發(fā)明對此并不做限定，具體視情況而定。
[0051]由于在所述像素電極用于顯示面板中時，所述主像素電極I的主電極11占據(jù)了大部分各個顯示單元的開口區(qū)域，故在上述任一實施例的基礎上，如圖7所示，在本發(fā)明的一個優(yōu)選實施例中，所述像素電極的各延伸部的寬度W2小于所述主像素電極I中主電極11的寬度W1，以最大化的增加所述像素電極的面積。更優(yōu)選的，在本發(fā)明的一個具體實施中，所述像素電極中主像素電極I的主電極11的寬度為2 μ--至4 μ--，包括端點值；所述像素電極中各延伸部的寬度為2 μπι至3 μm，包括端點值。
[0052]在上述實施例的基礎上，在本發(fā)明的一個實施例中，所述主像素電極I中第一端部12和第二端部13的寬度W3也小于所述主電極11的寬度Wl。
[0053]在上述任一實施例的基礎上，在本發(fā)明的一個實施例中，所述第一端部12與豎直方向的的夾角Θ的取值范圍為10°至40°，包括端點值，本發(fā)明對此并不做限定，具體視情況而定，需要說明的是，由于當所述像素電極應用于顯示面板時，其控制液晶分子翻轉(zhuǎn)的有效電場為橫向電場，故所述第一端部12與豎直方向的夾角Θ越大，其縱向電場越強，液晶分子沿橫向電場的轉(zhuǎn)動受到的抑制作用越大，穿透率越低，當所述顯示面板表面受到觸碰時，而導致的顯示不均現(xiàn)象回復越慢。所以，在本發(fā)明的一個優(yōu)選實施例中，在所述第一端部12與豎直方向夾角Θ的取值范圍內(nèi)，所述第一端部12與豎直方向的夾角Θ越小越好。
[0054]在上述實施例的基礎上，在本發(fā)明的一個實施例中，所述第一端部12背離所述主電極11 一端與所述第一端部12朝向所述主電極11 一端之間垂直距離d的取值范圍為3微米至5微米，包括端點值，但本發(fā)明對此并不做限定，具體視情況而定。需要說明的是，由于當所述像素電極應用于顯示面板時，其控制液晶分子翻轉(zhuǎn)的有效電場為橫向電場，故所述第一端部12背離所述主電極11 一端與所述第一端部12朝向所述主電極11 一端之間垂直距離d越小，其縱向電場越強，液晶分子沿橫向電場的轉(zhuǎn)動受到的抑制作用越大，穿透率越低，當所述顯示面板表面受到觸碰時，而導致的顯示不均現(xiàn)象回復越慢。所以，在本發(fā)明的一個優(yōu)選實施例中，在所述第一端部12背離所述主電極11 一端與所述第一端部12朝向所述主電極11 一端之間垂直距離d的取值范圍內(nèi)，所述第一端部12背離所述主電極11 一端與所述第一端部12朝向所述主電極11 一端之間垂直距離d越大越好。
[0055]綜上所示，本發(fā)明實施例所提供的像素電極除包括主像素電極I外，還包括與所述主像素電極I電連接的延伸部，相較于現(xiàn)有技術中的像素電極，通過增加延伸部，增加了所述像素電極的面積，從而在應用于陣列基板及包括該陣列基板的顯示面板時，可以增加所述顯示面板中像素電極與公共電極之間的正對面積，進而提高所述顯示面板中像素電極與公用電極之間的存儲電容，減緩顯示面板中聲音串擾和畫面閃爍現(xiàn)象，提高顯示畫面的質(zhì)量。
[0056]相應的，本發(fā)明實施例還提供了一種陣列基板，包括:第一基板以及位于所述第一基板表面的像素電極層，其中，如圖8所示，所述像素電極層包括:
[0057]多個子像素區(qū)，每個子像素區(qū)包括至少一條上述任一實施例所提供的像素電極；
[0058]多個薄膜晶體管，所述薄膜晶體管包括:柵極g、源極s和漏極d，其漏極d與所述像素電極相連；
[0059]多條掃描線Gl?G4，所述掃描線Gl?G4與所述薄膜晶體管的柵極g相連，控制所述薄膜晶體管的開閉；
[0060]多條數(shù)據(jù)線SI?S4，所述數(shù)據(jù)線SI?S4與所述薄膜晶體管的源極s相連，通過所述薄膜晶體管為所述像素電極提供驅(qū)動信號。
[0061]在本發(fā)明的一個實施例中，所述陣列基板應用于低PPI的顯示面板，其每個子像素區(qū)可以只包括一條像素電極，也可以包括多條像素電極，本發(fā)明對此并不做限定，具體視情況而定。
[0062]在本發(fā)明的另一個實施例中，所述陣列基板應用于高PPI的顯示面板，受其各子像素區(qū)開口面積大小的限制，每個子像素區(qū)優(yōu)選為只包括一條像素電極。
[0063]需要說明的是，在本發(fā)明的一個實施例中，如圖9所示，當所述像素電極包括:與所述第二端部13相連，沿第四方向延伸的第三延伸部4，且所述第四方向與所述第一方向平行時，所述第三延伸部4與所述薄膜晶體管的漏極相連。
[0064]由于高PPI的顯示面板對應的陣列基板中，每個子像素區(qū)的面積都非常有限，如果只在各子像素區(qū)的開口面積內(nèi)增加所述像素電極的面積，所述像素電極可增加的面積非常有限，故在本發(fā)明的一個實施中，所述像素電極的延伸部與相鄰子像素區(qū)之間的非透光區(qū)域部分交疊，以利用相鄰像素區(qū)的非透過區(qū)域增加所述像素電極的面積，以最大程度的增加所述像素電極的面積。但本發(fā)明對此并不做限定，在本發(fā)明的其他實施例中，所述像素電極的延伸部可以均位于各子像素區(qū)的開口面積內(nèi)，也可以部分位于各子像素區(qū)的開口面積內(nèi)，部分位于相鄰子像素區(qū)的非透光區(qū)域，還可以全部位于相鄰子像素區(qū)的非透光區(qū)域，具體視情況而定。
[0065]需要說明的是，由于所述陣列基板中，相鄰子像素區(qū)之間的非透光區(qū)域較小，如果相鄰子像素區(qū)內(nèi)的像素電極過多，在將所述陣列基板組裝成顯示面板時，很容易影響其對應的兩個子像素區(qū)內(nèi)液晶分子的偏轉(zhuǎn)，從而可能造成漏光現(xiàn)象，故在本發(fā)明的一個優(yōu)選實施例中，當所述多個子像素區(qū)包括多行子像素區(qū)和多列子像素區(qū)時，所述像素電極的延伸部只與相鄰行子像素區(qū)之間的非透光區(qū)域部分交疊，而不與相鄰列子像素區(qū)之間的非透光區(qū)域部分交疊。
[0066]還需要說明的是，當所述像素電極的延伸部只與相鄰行子像素區(qū)之間的非透光區(qū)域部分交疊，而不與相鄰列子像素區(qū)之間的非透光區(qū)域部分交疊時，其對應的像素電極優(yōu)選不包括第四延伸部5和第五延伸部6，以便于充分利用各子像素區(qū)的開口區(qū)域放置所述像素電極中的主像素電極I。
[0067]如圖10和圖11所示，將各子像素區(qū)中的像素電極占比增加到33.51%?36.20%，可以將該陣列基板及包括該陣列基板的顯示面板中，所述像素電極與所述共用電極之間的存儲電容Cst提升到100.7?110.7，而VT Curve無明顯差異。
[0068]此外，本發(fā)明實施例還提供了一種顯示面板，如圖12所示，所述顯示面板包括:
[0069]本發(fā)明上述任一實施例所提供的陣列基板100 ;
[0070]與所述陣列基板100相對設置的彩膜基板200 ；
[0071]位于所述陣列基板100與所述彩膜基板200之間的液晶層300。
[0072]在本發(fā)明的一個實施例中，所述液晶層中的液晶分子為正性液晶分子，在本發(fā)明的另一個實施例中，所述液晶層中的液晶分子為負性液晶分子，以增加所述顯示面板中各個子像素區(qū)的穿透率，但本發(fā)明對此并不做限定，具體視情況而定。
[0073]由上可知，本發(fā)明實施例所提供的陣列基板和顯示面板中，位于各子像素區(qū)的像素電極除包括主像素電極外，還包括與所述主像素電極電連接的延伸部，相較于現(xiàn)有技術中的像素電極，通過增加延伸部，增加了所述像素電極的面積，從而在所述陣列基板組裝成顯示面板后，增加了所述顯示面板中像素電極與公共電極之間的正對面積，進而提高所述顯示面板中像素電極與公用電極之間的存儲電容，減緩顯示面板中聲音串擾和畫面閃爍現(xiàn)象，提高顯示畫面的質(zhì)量。
[0074]本說明書中各個部分采用遞進的方式描述，每個部分重點說明的都是與其他部分的不同之處，各個部分之間相同相似部分互相參見即可。
[0075]對所公開的實施例的上述說明，使本領域?qū)I(yè)技術人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對這些實施例的多種修改對本領域的專業(yè)技術人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。
【權利要求】
1.一種像素電極，包括: 一沿第一方向延伸的主像素電極，所述主像素電極包括主電極以及分別位于所述主電極兩端的第一端部和第二端部； 與所述第一端部相連，沿第二方向延伸的第一延伸部，所述第二方向與所述第一方向相交。
2.根據(jù)權利要求1所述的像素電極，其特征在于，所述像素電極還包括:位于所述第一延伸部遠離所述主像素電極一端，沿第三方向延伸的第二延伸部，其中，所述第三方向與所述第二方向相交。
3.根據(jù)權利要求2所述的像素電極，其特征在于，所述第三方向與所述第一方向平行或相交。
4.根據(jù)權利要求1所述的像素電極，其特征在于，所述像素電極還包括: 與所述第二端部相連，沿第四方向延伸的第三延伸部，所述第四方向與所述第一方向相交或平行。
5.根據(jù)權利要求1-4任一項所述的像素電極，其特征在于，所述像素電極的延伸部的寬度小于所述主像素電極中主電極的寬度。
6.根據(jù)權利要求5所述的像素電極，其特征在于，所述主像素電極中第一端部和第二端部的寬度小于所述主像素電極中主電極的寬度。
7.根據(jù)權利要求6所述的像素電極，其特征在于，所述主像素電極中第一端部和第二端部的寬度與所述延伸部的寬度相同。
8.根據(jù)權利要求1-4與6-7中任一項所述的像素電極，其特征在于，所述第一延伸部與第一端部之間的夾角范圍為10。至40。，包括端點值。
9.根據(jù)權利要求8所述的像素電極，其特征在于，所述第一端部背離所述主電極一端與所述第一端部朝向所述主電極一端之間垂直距離的取值范圍為3微米至5微米，包括端點值。
10.—種陣列基板，包括:第一基板以及位于所述第一基板表面的像素電極層，其中，所述像素電極層包括: 多個子像素區(qū)，每個子像素區(qū)包括至少一條權利要求1-9任一項所述的像素電極； 多個薄膜晶體管，所述薄膜晶體管包括:柵極、源極和漏極，其漏極與所述像素電極相連； 多條掃描線，所述掃描線與所述薄膜晶體管的柵極相連，控制所述薄膜晶體管的開閉； 多條數(shù)據(jù)線，所述數(shù)據(jù)線與所述薄膜晶體管的源極相連，通過所述薄膜晶體管為所述像素電極提供驅(qū)動信號。
11.根據(jù)權利要求10所述的陣列基板，其特征在于，每個子像素區(qū)只包括一條像素電極。
12.根據(jù)權利要求11所述的陣列基板，其特征在于，所述主像素電極的第二端部與所述薄膜晶體管的漏極相連。
13.根據(jù)權利要求12所述的陣列基板，其特征在于，當所述像素電極包括:與所述第二端部相連，沿第四方向延伸的第三延伸部，且所述第四方向與所述第一方向平行時，所述第三延伸部與所述薄膜晶體管的漏極相連。
14.根據(jù)權利要求10-13任一項所述的陣列基板，其特征在于，所述像素電極的延伸部與相鄰子像素區(qū)之間的非透光區(qū)域部分交疊。
15.根據(jù)權利要求14所述的陣列基板，其特征在于，所述多個子像素區(qū)包括多行子像素區(qū)，所述像素電極的延伸部與相鄰行子像素區(qū)之間的非透光區(qū)域部分交疊。
16.—種顯不面板，包括: 如權利要求10-15中任一項所述的陣列基板； 與所述陣列基板相對設置的彩膜基板； 位于所述陣列基板與所述彩膜基板之間的液晶層。
17.根據(jù)權利要求16所述的顯示面板，其特征在于，所述液晶層中的液晶分子為正性液晶分子或負性液晶分子。
【文檔編號】G02F1/1343GK104503161SQ201410814863
【公開日】2015年4月8日 申請日期:2014年12月24日 優(yōu)先權日:2014年12月24日
【發(fā)明者】馬揚昭, 沈柏平, 吳玲 申請人:廈門天馬微電子有限公司, 天馬微電子股份有限公司