本發(fā)明涉及半導體制造技術(shù)領(lǐng)域，尤其涉及一種掩膜版圖形的修正方法。

背景技術(shù)：

光刻技術(shù)是半導體制作技術(shù)中至關(guān)重要的一項技術(shù)，其能夠?qū)崿F(xiàn)將圖形從掩模版中轉(zhuǎn)移到硅片表面，形成符合設(shè)計要求的半導體產(chǎn)品。在光刻工藝過程中，首先，通過曝光步驟，光線通過掩模版中透光的區(qū)域照射至涂覆了光刻膠的硅片上，并與光刻膠發(fā)生光化學反應(yīng)；接著，通過顯影步驟，利用感光和未感光的光刻膠對顯影劑的溶解程度，形成光刻圖案，實現(xiàn)掩模版圖案的轉(zhuǎn)移；然后，通過刻蝕步驟，基于光刻膠層所形成的光刻圖案對硅片進行刻蝕，將掩模版圖案進一步轉(zhuǎn)移至硅片上。

在半導體制造中，隨著設(shè)計尺寸的不斷縮小，設(shè)計尺寸愈發(fā)接近光刻成像系統(tǒng)的極限，光的衍射效應(yīng)變得越來越明顯，導致的結(jié)果就是最終對設(shè)計圖形產(chǎn)生光學影像退化，實際形成的光刻圖案相對于掩膜版上的圖案發(fā)生嚴重畸變，最終在硅片上經(jīng)過光刻形成的實際圖形變得和設(shè)計圖形不同，這種現(xiàn)象被稱為光學鄰近效應(yīng)(ope：opticalproximityeffect)。

光學鄰近效應(yīng)的產(chǎn)生使得如分辨率增強技術(shù)(resolutionenhancementtechnology)、以及面向可制造性的設(shè)計輔助(designformanufacturability)等技術(shù)成為光刻技術(shù)中不可或缺的一部分。其中，亞分辨率輔助圖形(sub-resolutionassistfeatures)、光學臨近修正(opticalproximitycorrection，簡稱opc)、反向光刻(inverselithographytechnology，簡稱ilt)、雙重圖形(doublepatterning)、自對準雙重圖形(self-aligneddoublepatterning)等技術(shù)手段均被用來提高光刻分辨率。

散射條(scatteringbar，簡稱sb)即是一種亞分辨率輔助圖形，其利用主圖形(mainfeature)周圍設(shè)置輔助圖形條，以提高主圖形的光刻質(zhì)量。其中，主圖形為可曝光圖形，而散射條為不可曝光圖形。設(shè)置散射條具有以下優(yōu)點：首先，能夠感受光刻圖案的輪廓線寬，改善光強對比，減小邊防止誤 差(edgeplacementerror)；其次，提高焦深，從而改善光刻工藝窗口。

然而，現(xiàn)有技術(shù)設(shè)置散射條的方法依舊無法保證對主圖形的曝光產(chǎn)生最佳影響，主圖形曝光形成的光刻圖案仍然容易發(fā)生畸變。

技術(shù)實現(xiàn)要素：

本發(fā)明解決的問題是提供一種掩膜版圖形的修正方法，提高光刻圖案的精度，降低掩膜版的制造成本，提高掩膜版的制造效率。

為解決上述問題，本發(fā)明提供一種掩膜版圖形的修正方法，包括：提供芯片圖形區(qū)，所述芯片圖形區(qū)包括若干主圖形；基于經(jīng)驗規(guī)則在各主圖形周圍設(shè)置第一輔助圖形；對所述芯片圖形區(qū)進行第一次光學臨近修正，使若干主圖形修正為第一修正圖形；對所述芯片圖形區(qū)進行檢測，獲取缺陷點；通過所述缺陷點建立缺陷區(qū)域；基于模型規(guī)則將所述缺陷區(qū)域內(nèi)的第一輔助圖形轉(zhuǎn)換為第二輔助圖形；在獲取第二輔助圖形之后，對缺陷區(qū)域內(nèi)的第一修正圖形進行第二次光學臨近圖形修正，獲取第二修正圖形。

可選的，所述缺陷區(qū)域包括：包圍所述缺陷點的第一區(qū)域；包圍所述第一區(qū)域的第二區(qū)域；包圍所述第二區(qū)域的第三區(qū)域。

可選的，所述缺陷點位于所述第一區(qū)域的中心。

可選的，所述基于模型規(guī)則將所述缺陷區(qū)域內(nèi)的第一輔助圖形轉(zhuǎn)換為第二輔助圖形的步驟包括：移除第一區(qū)域內(nèi)的第一輔助圖形；在去除第一輔助圖形之后，以第一區(qū)域內(nèi)的第一修正圖形、以及第二區(qū)域內(nèi)的第一修正圖形和第一輔助圖形作為參考，采用模型規(guī)則在第一區(qū)域內(nèi)重新建立第二輔助圖形。

可選的，所述第二輔助圖形位于第一區(qū)域內(nèi)的各第一修正圖形周圍。

可選的，獲取第二修正圖形的步驟包括：以第三區(qū)域內(nèi)的第一輔助圖形和第一修正圖形作為邊界條件，對第二區(qū)域和第一區(qū)域內(nèi)的第一修正圖形進行第二次光學臨近圖形修正，使所述第二區(qū)域和第一區(qū)域內(nèi)的第一修正圖形修正為第二修正圖形。

可選的，所述第一區(qū)域、第二區(qū)域和第三區(qū)域為矩形。

可選的，所述第一區(qū)域為正方形，所述正方形的邊長為0.3μm～0.8μm；所述第二區(qū)域為正方形，所述正方形的邊長為4μm～6μm；所述第三區(qū)域為正方形，所述正方形的邊長為8μm～12μm。

可選的，還包括：在獲取第二修正圖形之后，對若干第一修正圖形、第二修正圖形、第一輔助圖形和第二輔助圖形進行檢測。

可選的，還包括：在對若干第一修正圖形、第二修正圖形、第一輔助圖形和第二輔助圖形進行檢測之后，重復獲取缺陷點至獲取第二修正圖形的步驟。

可選的，獲取缺陷點的方法包括：對芯片圖形區(qū)進行模擬，獲得模擬曝光圖形；若所述模擬曝光圖形的尺寸超出預設(shè)范圍，則該模擬曝光圖形對應(yīng)的主圖形為缺陷點。

可選的，所述第一修正圖形、第二修正圖形為可曝光圖形。

可選的，所述第一修正圖形的尺寸大于光刻工藝的分辨率臨界值；所述第二修正圖形的尺寸大于光刻工藝的分辨率臨界值。

可選的，所述第一輔助圖形和第二輔助圖形為不可曝光圖形。

可選的，所述第一輔助圖形的尺寸小于光刻工藝的分辨率臨界值；所述第二輔助圖形的尺寸小于光刻工藝的分辨率臨界值。

可選的，所述第一輔助圖形為矩形，所述第一輔助圖形的矩形寬度為10納米～50納米；所述第二輔助圖形為矩形，所述第二輔助圖形的矩形寬度為10納米～50納米。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點：

本發(fā)明的掩膜版圖形的修正方法中，基于經(jīng)驗規(guī)則設(shè)置第一輔助圖形之后，進行第一次光學臨近修正以獲取第一修正圖形，再對所述芯片圖形區(qū)進行檢測，以獲取缺陷點。之后，僅對包括所述缺陷點的缺陷區(qū)采用基于模型規(guī)則，使第一輔助圖形轉(zhuǎn)換成基于模型規(guī)則設(shè)置的第二輔助圖形。根據(jù)模型規(guī)則設(shè)置的第二輔助圖形的位置、形狀和尺寸較第一輔助圖形更精確，從而能夠消除缺陷點。而且，由于僅在缺陷區(qū)基于模型規(guī)則設(shè)置第二輔助圖形， 從而無需對整個芯片圖形區(qū)采用模型規(guī)則設(shè)置輔助圖形，由此能夠減小模型規(guī)則使用的區(qū)域面積，從而減少了根據(jù)模型規(guī)則所進行的計算量、提高了采用模型規(guī)則設(shè)置第二輔助圖形的效率，進而提高制造掩膜版圖形的效率，減小掩膜版圖形的制造成本。

附圖說明

圖1是本發(fā)明實施例的掩膜版圖形的修正方法的流程示意圖；

圖2至圖11是本發(fā)明實施例的掩膜版圖形的修正過程的示意圖。

具體實施方式

如背景技術(shù)所述，現(xiàn)有技術(shù)設(shè)置散射條的方法依據(jù)無法保證對主圖形的曝光產(chǎn)生最佳影響，主圖形曝光形成的光刻圖案仍然容易發(fā)生畸變。

一種設(shè)置散射條的方法包括：提供經(jīng)過光學修正的主圖形；基于經(jīng)驗規(guī)則(rulebased)，在主圖形之間的間隙內(nèi)插入若干散射條；在插入散射條之后，對主圖形和散射條進行光學臨近檢測。其中，所述主圖形是能夠被曝光的圖形，所述散射條是不能被曝光的圖形。

所述散射條基于經(jīng)驗規(guī)則插入所述主圖形之間，即需要根據(jù)經(jīng)驗人為預設(shè)配置規(guī)則，結(jié)合主圖形之間的間隙位置和形貌、以及需要插入的散射條個數(shù)和對應(yīng)位置，在主圖形之間的間隙內(nèi)插入若干散射條。在設(shè)置散射條之后，再對散射條與主圖形之間的位置進行檢測，若散射條與主圖形之間的距離過小，則對該散射條的位置再進行修正。然而，由于上述設(shè)置散射條的方法基于人為經(jīng)驗進行，不僅效率較低、工作量大，而且容易產(chǎn)生誤差，例如散射條與主圖形的距離過近，則根據(jù)曝光產(chǎn)生的光刻圖案容易發(fā)生畸變。

為了克服基于經(jīng)驗規(guī)則設(shè)置的散射條所產(chǎn)生的問題，另一種基于模型設(shè)置散射條方法被提出，具體包括：提供全芯片的主圖形；對全芯片的主圖形進行全局掃描，獲取全芯片主圖形參數(shù)；提供預設(shè)模型；基于預設(shè)模型，根據(jù)所獲取全芯片主圖形參數(shù)計算出全芯片的散射條參數(shù)；根據(jù)計算出的散射條參數(shù)在全芯片的主圖形之間插入散射條。雖然根據(jù)預設(shè)模型設(shè)置的散射條位置、形狀和尺寸更為精確，但是所述基于模型設(shè)置散射條方法需要對整個芯片的主圖形進行全局掃描并計算，因此需要大量的計算成本和時間，從而 會致使制造成本大幅提高，不利于產(chǎn)業(yè)化推廣。

為了解決上述問題，本發(fā)明提供一種掩膜版圖形的修正方法，請參考圖1，圖1是本發(fā)明實施例的掩膜版圖形的修正方法的流程示意圖，包括：

步驟s101，提供芯片圖形區(qū)，所述芯片圖形區(qū)包括若干主圖形；

步驟s102，基于經(jīng)驗規(guī)則在各主圖形周圍設(shè)置第一輔助圖形；

步驟s103，對所述芯片圖形區(qū)進行第一次光學臨近修正，使若干主圖形修正為第一修正圖形；

步驟s104，對所述芯片圖形區(qū)形進行檢測，獲取缺陷點；

步驟s105，通過所述缺陷點建立缺陷區(qū)域；

步驟s106，基于模型規(guī)則將所述缺陷區(qū)域內(nèi)的第一輔助圖形轉(zhuǎn)換為第二輔助圖形；

步驟s107，在獲取第二輔助圖形之后，對缺陷區(qū)域內(nèi)的第一修正圖形進行第二次光學臨近圖形修正，獲取第二修正圖形。

其中，基于經(jīng)驗規(guī)則對主圖形設(shè)置第一輔助圖形之后，進行第一次光學臨近修正以獲取第一修正圖形，再對所述芯片圖形區(qū)形進行檢測，以獲取缺陷點。之后，僅對包括所述缺陷點的缺陷區(qū)采用基于模型規(guī)則，使第一輔助圖形轉(zhuǎn)換成基于模型規(guī)則設(shè)置的第二輔助圖形。根據(jù)模型規(guī)則設(shè)置的第二輔助圖形的位置、形狀和尺寸較第一輔助圖形更精確，從而能夠消除缺陷點。而且，由于僅在缺陷區(qū)基于模型規(guī)則設(shè)置第二輔助圖形，從而無需對整個芯片圖形區(qū)采用模型規(guī)則設(shè)置輔助圖形，由此能夠減小模型規(guī)則使用的區(qū)域面積，從而減少了根據(jù)模型規(guī)則所進行的計算量、提高了采用模型規(guī)則設(shè)置第二輔助圖形的效率，進而提高制造掩膜版圖形的效率，減小掩膜版圖形的制造成本。

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細的說明。

圖2至圖11是本發(fā)明實施例的掩膜版圖形的修正過程的示意圖。

請參考圖2和圖3，圖3是圖2區(qū)域a的放大示意圖，提供芯片圖形區(qū) 200，所述芯片圖形區(qū)200包括若干主圖形201。

在本實施例中，所述芯片圖形區(qū)200用于制作芯片的光刻掩膜版，以所述芯片的光刻掩膜版能夠?qū)A上的所形化光刻膠進行曝光，以形成晶圓上各芯片區(qū)域的光刻膠圖形，以所述光刻膠圖形能夠?qū)A的芯片區(qū)域進行刻蝕，用于在晶圓的芯片區(qū)域形成柵極、金屬互連線或?qū)щ姴迦劝雽w結(jié)構(gòu)。其中，所述晶圓包括若干呈陣列排列的芯片區(qū)域，相鄰芯片區(qū)域之間具有切割道。在本實施例中，所述芯片圖形區(qū)200用于曝光形成單個芯片區(qū)域的光刻膠圖形。

所述主圖形201為可曝光圖形，用于定義曝光形成的光刻膠圖形，且所述主圖形201的尺寸大于光刻工藝的分辨率臨界值。所述主圖形201為待處理圖形，為了使后續(xù)以所述主圖形201曝光形成的光刻膠圖形的尺寸、位置、以及邊界形貌更為精確，后續(xù)需要對所述主圖形進行光學臨近修正。在本實施例中，所述主圖形201包括若干條形。

請參考圖4，基于經(jīng)驗規(guī)則在各主圖形201周圍設(shè)置第一輔助圖形203。圖4是基于圖2區(qū)域a的結(jié)構(gòu)示意圖。

請參考圖5，對所述芯片圖形區(qū)200進行第一次光學臨近修正，使若干主圖形201(如圖4所示)修正為第一修正圖形202。圖5是基于圖2區(qū)域a的結(jié)構(gòu)示意圖。

所述第一次光學臨近修正用于對若干主圖形201進行誤差修正。在本實施例中，所述第一次光學臨近修正的步驟包括：獲取所述主圖形201及第一輔助圖形203的尺寸參數(shù)；根據(jù)所述主圖形201及第一輔助圖形203的尺寸參數(shù)通過光學臨近修正模型進行計算，獲取修正后的第一修正圖形202。其中，獲取光學臨近修正模型的步驟包括：首先采用以芯片圖形區(qū)200制作的測試掩模版進行曝光，獲取曝光圖形；測量所述曝光圖形的尺寸，并獲得測試數(shù)據(jù)；將所述測試數(shù)據(jù)與測試掩膜版的圖形數(shù)據(jù)進行比較和擬合，建立光學鄰近修正模型。

在本實施例中，所述主圖形201為可曝光圖形，則修正后的第一修正圖形202為可曝光圖形。所述第一修正圖形202的尺寸大于光刻工藝的分辨率 臨界值。

請參考圖5，基于經(jīng)驗規(guī)則在各第一修正圖形202周圍設(shè)置第一輔助圖形203。圖5是基于圖2區(qū)域a的結(jié)構(gòu)示意圖。

所述第一輔助圖形203為不可曝光圖形，所述第一輔助圖形203的尺寸小于光刻工藝的分辨率臨界值。

在本實施例中，所述第一輔助圖形為散射條，利用曝光過程中，曝光光線發(fā)生干涉衍射的現(xiàn)象，增強曝光圖形的對比度，提高曝光圖形的邊界形貌。在本實施例中，所述第一輔助圖形203為矩形，所述第一輔助圖形203的矩形寬度為10納米～50納米。

所述第一輔助圖形203根據(jù)經(jīng)驗規(guī)則設(shè)置于相鄰第一修正圖形202之間的間隙內(nèi)，所述經(jīng)驗規(guī)則為根據(jù)經(jīng)驗設(shè)置的預設(shè)配置規(guī)則，所述第一輔助圖形根據(jù)所述預設(shè)配置規(guī)則設(shè)置到各第一修正圖形202周圍。雖然，基于經(jīng)驗規(guī)則設(shè)置第一輔助圖形203有利于減少制造成本，然而，由于所述預設(shè)配置規(guī)則根據(jù)已有的光刻掩膜版圖形設(shè)置，取決于技術(shù)人員的經(jīng)驗，因此所述第一輔助圖形203的尺寸、所述第一輔助圖形203的位置、以及所述第一輔助圖形203與第一修正圖形202之間的距離均不易精確控制，容易造成所述第一輔助圖形203與第一修正圖形202之間的距離不適，例如過近或過遠，繼而未能達到增強曝光圖形對比度的預期目的。

請參考圖6和圖7，圖7是圖6區(qū)域b的放大示意圖，對所述芯片圖形區(qū)200進行檢測，獲取缺陷點204。

對所述芯片圖形區(qū)200進行檢測的步驟包括：采用所述芯片圖形區(qū)200進行模擬曝光，獲取測試曝光圖形；對所述測試曝光圖形進行掃描，當所述曝光圖形的尺寸或位置參數(shù)不符合設(shè)計標準時，獲取缺陷點204。

在本實施例中，所述缺陷點204的方法包括：對芯片圖形區(qū)200進行模擬，獲得模擬曝光圖形；若所述模擬曝光圖形的尺寸超出預設(shè)范圍，則該模擬曝光圖形對應(yīng)的主圖形為缺陷點204。。

其中，當所述第一輔助圖形203與相鄰第一修正圖形202之間的距離過小時，會在曝光過程中使光線的干涉對曝光圖形的對比度造成不良影響，從 而使硅片上所曝光的圖形無法達到設(shè)計標準。

請參考圖8，通過所述缺陷點204建立缺陷區(qū)域240。

所述缺陷區(qū)域240包括：包圍所述缺陷點204的第一區(qū)域241；包圍所述第一區(qū)域241的第二區(qū)域242；包圍所述第二區(qū)域242的第三區(qū)域243。所述第一區(qū)域241、第二區(qū)域242和第三區(qū)域243為中心對稱圖形，且所述第一區(qū)域241、第二區(qū)域242和第三區(qū)域243為同心圖形。在本實施例中，所述第一區(qū)域241、第二區(qū)域242和第三區(qū)域243均以所述缺陷點204作為中心。

所述缺陷點204位于所述第一區(qū)域241的中心。在所述第一區(qū)域241內(nèi)，需要重新建立散射條，以消除缺陷點204。并且，由于所述第一區(qū)域241內(nèi)的散射條的尺寸、位置和形狀均發(fā)生變化，因此需要基于新的散射條參數(shù)，對第一區(qū)域241和第二區(qū)域242內(nèi)的第一修正圖形202重新進行修正，以消除第一區(qū)域241內(nèi)散射條發(fā)生變化而帶來的影響。

所述第一區(qū)域241、第二區(qū)域242和第三區(qū)域243為矩形。在本實施例中，所述第一區(qū)域241為正方形，所述正方形的邊長為0.3μm～0.8μm；所述第二區(qū)域242為正方形，所述正方形的邊長為4μm～6μm；所述第三區(qū)域243為正方形，所述正方形的邊長為8μm～12μm；在一實施例中，所述第一區(qū)域241的邊長為0.5μm；所述第二區(qū)域242的邊長為5μm；所述第三區(qū)域243的邊長為10μm。

當所述第一區(qū)域241的邊長過大時，則后續(xù)運行模型規(guī)則的區(qū)域面積過大，從而增加了模型規(guī)則需要計算的數(shù)據(jù)量，使得重新在第一區(qū)域241內(nèi)插入散射條的效率降低，而制造成本增加；當所述第一區(qū)域241的邊長過小時，則所述第一區(qū)域241容易無法覆蓋缺陷點204，則后續(xù)容易無法完全消除所述缺陷點204。

由于重新插入散射條會對第一修正圖形202形成的曝光圖形形貌產(chǎn)生影響，當所述第二區(qū)域242的邊長過小時，則所述第二區(qū)域242無法完全覆蓋受影響的第一修正圖形202。當所述第二區(qū)域242的邊長過大時，則后續(xù)需要重新進行光學臨近修正的區(qū)域變大，容易使制造效率降低而成本提高。

由于所述第三區(qū)域243作為后續(xù)對第二區(qū)域242進行第二次光學臨近修 正時獲取邊界條件的區(qū)域，當?shù)谌齾^(qū)域243的邊長過小時，則無法獲取足夠的邊界條件。

請參考圖9至圖10，基于模型規(guī)則將所述缺陷區(qū)域240內(nèi)的第一輔助圖形203(如圖8所示)轉(zhuǎn)換為第二輔助圖形205。

請參考圖9，移除第一區(qū)域241內(nèi)的第一輔助圖形203(如圖8所示)。

由于所述缺陷點204位于所述第一區(qū)域241的中心，且所述缺陷點204是由設(shè)置不當?shù)牡谝惠o助圖形203所造成，因此，重新優(yōu)化第一區(qū)域241內(nèi)的第一輔助圖形203，能夠去除所述缺陷點204。

請參考圖10，在去除第一輔助圖形203(如圖8所示)之后，以第一區(qū)域241內(nèi)的第一修正圖形202、以及第二區(qū)域242內(nèi)的第一修正圖形202和第一輔助圖形203作為參考，采用模型規(guī)則在第一區(qū)域241內(nèi)重新建立第二輔助圖形205。

采用模型規(guī)則在第一區(qū)域241內(nèi)重新建立第二輔助圖形205的步驟包括：掃描第一區(qū)域241內(nèi)的第一修正圖形202，獲取第一區(qū)域241內(nèi)的第一修正圖形參數(shù)；提供模型規(guī)則；根據(jù)所述第一修正圖形202參數(shù)，通過所述模型規(guī)則計算出第二輔助圖形參數(shù)；根據(jù)所述第二輔助圖形參數(shù)，在第一區(qū)域241的第一修正圖形202之間插入所述第二輔助圖形205。

由于僅需對第一區(qū)域241的第一修正圖形202進行掃描，且僅需根據(jù)第一修正圖形202參數(shù)進行計算，以獲取第二輔助圖形參數(shù)，因此，相對于針對整個芯片圖形區(qū)200使用模型規(guī)則來說，極大地降低了所需獲取的第一修正圖形參數(shù)的數(shù)量，也相應(yīng)減輕了通過所述模型規(guī)則進行計算的壓力。因此，提高了修正掩膜版圖形的效率，降低了掩膜版的制造成本。

所述第二輔助圖形205為不可曝光圖形，所述第二輔助圖形205的尺寸小于光刻工藝的分辨率臨界值。

在本實施例中，所述第二輔助圖形205為散射條，利用曝光過程中，曝光光線發(fā)生干涉衍射的現(xiàn)象，增強曝光圖形的對比度，提高曝光圖形的邊界形貌。在本實施例中，所述第二輔助圖形205為矩形，所述第二輔助圖形205的矩形寬度為10納米～50納米。

請參考圖11，在獲取第二輔助圖形205之后，對缺陷區(qū)域240內(nèi)的第一修正圖形202(如圖10所示)進行第二次光學臨近圖形修正，獲取第二修正圖形206。

所述第二次光學臨近修正用于對第二區(qū)域242和第一區(qū)域241內(nèi)的第一修正圖形202進行誤差修正。在本實施例中，獲取第二修正圖形206的步驟包括：以第三區(qū)域243內(nèi)的第一輔助圖形203和第一修正圖形202作為邊界條件，對第二區(qū)域242和第一區(qū)域241內(nèi)的第一修正圖形202進行第二次光學臨近圖形修正，使所述第二區(qū)域242和第一區(qū)域241內(nèi)的第一修正圖形202修正為第二修正圖形206。

在本實施例中，所述第一修正圖形202為可曝光圖形，則修正后的所述第二修正圖形206為可曝光圖形。所述第二修正圖形206的尺寸大于光刻工藝的分辨率臨界值。

在本實施例中，在獲取第二修正圖形206之后，對若干第一修正圖形202、第二修正圖形206、第一輔助圖形202和第二輔助圖形205進行檢測，用于檢測由第一修正圖形202和第二修正圖形206所形成的曝光圖形是否符合設(shè)計要求。

在一實施例后，在對若干第一修正圖形202、第二修正圖形206、第一輔助圖形203和第二輔助圖形205進行檢測之后，還能夠重復獲取步驟s104至步驟s106。

綜上，本實施例中，基于經(jīng)驗規(guī)則對主圖形設(shè)置第一輔助圖形之后，進行第一次光學臨近修正以獲取第一修正圖形，并對所述芯片圖形區(qū)形進行檢測，以獲取缺陷點。之后，僅對包括所述缺陷點的缺陷區(qū)采用基于模型規(guī)則，使第一輔助圖形轉(zhuǎn)換成基于模型規(guī)則設(shè)置的第二輔助圖形。根據(jù)模型規(guī)則設(shè)置的第二輔助圖形的位置、形狀和尺寸較第一輔助圖形更精確，從而能夠消除缺陷點。而且，由于僅在缺陷區(qū)基于模型規(guī)則設(shè)置第二輔助圖形，從而無需對整個芯片圖形區(qū)采用模型規(guī)則設(shè)置輔助圖形，由此能夠減小模型規(guī)則使用的區(qū)域面積，從而減少了根據(jù)模型規(guī)則所進行的計算量、提高了采用模型規(guī)則設(shè)置第二輔助圖形的效率，進而提高制造掩膜版圖形的效率，減小掩膜 版圖形的制造成本。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當以權(quán)利要求所限定的范圍為準。