本公開(kāi)涉及顯示裝置，并且更具體地，涉及具有窄邊框的顯示器。

背景技術(shù)：

諸如液晶顯示(lcd)裝置的顯示裝置包括顯示面板、用于向顯示面板的數(shù)據(jù)線提供數(shù)據(jù)信號(hào)的數(shù)據(jù)驅(qū)動(dòng)單元、用于向顯示面板的選通線提供選通信號(hào)的選通驅(qū)動(dòng)單元和用于控制數(shù)據(jù)驅(qū)動(dòng)單元和選通驅(qū)動(dòng)單元的定時(shí)控制器。

在lcd裝置中，選通驅(qū)動(dòng)單元和數(shù)據(jù)驅(qū)動(dòng)單元通常被制造成集成電路形式并且以tcp(載帶封裝)或cof(覆晶薄膜)類型附接至顯示面板。

因此，部件數(shù)量增多，并且制造工藝和成本也由于部件數(shù)量的增多而上升。這會(huì)導(dǎo)致在減小lcd裝置的重量和尺寸方面產(chǎn)生問(wèn)題。為了解決該問(wèn)題，已提出了在顯示面板中形成選通驅(qū)動(dòng)單元的gip(面板中選通)型lcd裝置。

圖1是根據(jù)現(xiàn)有技術(shù)的gip型lcd裝置的顯示面板的平面圖。

在圖1中，根據(jù)現(xiàn)有技術(shù)的gip型lcd裝置的顯示面板包括顯示區(qū)域aa和非顯示區(qū)域naa。非顯示區(qū)域naa被設(shè)置在顯示區(qū)域aa的外側(cè)處，例如，分別在顯示區(qū)域aa的左側(cè)和右側(cè)處。

這里，由彼此交叉的選通線gl和數(shù)據(jù)線dl限定的像素p被設(shè)置在顯示面板的顯示區(qū)域aa中，并且各自包括信號(hào)線(未示出)和晶體管(未示出)的gip電路被設(shè)置在各個(gè)非顯示區(qū)域naa中。

另外，最近，在lcd裝置中，隨著追求重量輕且厚度薄以實(shí)現(xiàn)諸如監(jiān)視器或tv的最終產(chǎn)品的輕薄設(shè)計(jì)，要求被限定為非顯示區(qū)域naa的寬度的邊框變窄。

技術(shù)實(shí)現(xiàn)要素：

但是，如上所述，在根據(jù)現(xiàn)有技術(shù)的gip型顯示裝置中，由于各自包括信號(hào)線(未示出)和晶體管(未示出)的gip電路gip被形成在顯示區(qū)域aa的左側(cè)和右側(cè)處的非顯示區(qū)域naa中，因此對(duì)實(shí)現(xiàn)窄邊框存在限制。

因此，本公開(kāi)涉及一種基本上消除了由于現(xiàn)有技術(shù)的限制和缺點(diǎn)而造成的一個(gè)或更多個(gè)問(wèn)題的顯示裝置。

本公開(kāi)的目的是提供一種通過(guò)設(shè)置gip電路的信號(hào)線和晶體管而具有窄邊框的顯示裝置。

本發(fā)明的其它特征和優(yōu)點(diǎn)將在下面的說(shuō)明中闡明，并且部分地將從說(shuō)明書(shū)中顯而易見(jiàn)，或可以通過(guò)實(shí)施本發(fā)明而獲知。通過(guò)在撰寫的說(shuō)明書(shū)及其權(quán)利要求書(shū)以及附圖中具體指出的結(jié)構(gòu)，將實(shí)現(xiàn)和獲得本發(fā)明的目的和其它優(yōu)點(diǎn)。

為了實(shí)現(xiàn)這些和其它優(yōu)點(diǎn)并且根據(jù)本公開(kāi)的目的，如本文具體表達(dá)和廣泛描述地，提供了一種顯示裝置，該顯示裝置包括：顯示面板，所述顯示面板包括顯示區(qū)域和非顯示區(qū)域，其中，在所述顯示區(qū)域中，第一方向的m/2(m是正偶數(shù))條數(shù)據(jù)線和第二方向的2n(n是大于5的整數(shù))條選通線彼此交叉以由此限定m×n個(gè)像素；以及2n個(gè)gip電路，所述2n個(gè)gip電路位于所述顯示區(qū)域中并且每個(gè)gip電路包括信號(hào)線和晶體管，其中，兩條選通線被設(shè)置在相鄰的兩個(gè)像素行之間，并且兩個(gè)像素列被設(shè)置在相鄰的兩條數(shù)據(jù)線之間，并且其中，所述信號(hào)線和所述晶體管單獨(dú)地被設(shè)置在所述兩個(gè)像素列之間。

將理解，上述一般性描述和下面的詳細(xì)描述兩者均是示意性和解釋性的，并且旨在提供對(duì)要求保護(hù)的本發(fā)明的進(jìn)一步說(shuō)明。

附圖說(shuō)明

附圖被包括進(jìn)來(lái)以提供對(duì)本發(fā)明的進(jìn)一步理解，并且結(jié)合到本申請(qǐng)中且構(gòu)成本申請(qǐng)的一部分，這些附圖例示了本發(fā)明的實(shí)施方式，并且與說(shuō)明書(shū)一起用于解釋本發(fā)明的原理。在附圖中：

圖1是根據(jù)現(xiàn)有技術(shù)的gip型lcd裝置的顯示面板的平面圖；

圖2是根據(jù)本公開(kāi)的實(shí)施方式的gip型顯示裝置的顯示面板的平面圖；

圖3是例示根據(jù)本公開(kāi)的實(shí)施方式的多個(gè)gip電路的示意圖；

圖4是示意性例示根據(jù)本公開(kāi)的實(shí)施方式的第一gip電路的示圖；以及

圖5是根據(jù)本公開(kāi)的實(shí)施方式的在顯示區(qū)域中包括gip電路的顯示面板的示圖。

具體實(shí)施方式

現(xiàn)在將詳細(xì)參照本公開(kāi)的實(shí)施方式，在附圖中例示了實(shí)施方式的示例。

圖2是根據(jù)本公開(kāi)的實(shí)施方式的gip型顯示裝置(諸如gip型lcd裝置)的顯示面板的平面圖。

在圖2中，根據(jù)本公開(kāi)的實(shí)施方式的gip型裝置的顯示面板100包括顯示區(qū)域aa和在顯示區(qū)域aa的外側(cè)處的非顯示區(qū)域(未示出)。

更具體地，由彼此交叉的多條選通線gl1至gl6和多條數(shù)據(jù)線(未示出)限定的多個(gè)像素(未示出)被設(shè)置在顯示面板100的顯示區(qū)域aa中。

具體地，各自包括多條信號(hào)線(未示出)和多個(gè)晶體管(未示出)的多個(gè)gip電路gip1至gip6被設(shè)置在顯示面板100的顯示區(qū)域aa中。

在本公開(kāi)的實(shí)施方式中，通過(guò)將gip電路gip1至gip6設(shè)置在顯示區(qū)域aa中可以實(shí)現(xiàn)窄邊框，而在根據(jù)現(xiàn)有技術(shù)的lcd裝置中將gip電路設(shè)置在圖1的顯示區(qū)域aa的左側(cè)和右側(cè)處的圖1的非顯示區(qū)域naa中。這將在下文中進(jìn)行更詳細(xì)地描述。

另外，雖然可以在顯示面板100的顯示區(qū)域aa中設(shè)置更多的選通線和gip電路，但是為了便于說(shuō)明，在附圖中示出了6條選通線gl1至gl6和6個(gè)gip電路gip1至gip6。

此時(shí)，gip電路gip1至gip6中的奇數(shù)gip電路gip1、gip3和gip5分別向選通線gl1至gl6中的奇數(shù)選通線gl1、gl3和gl5輸出選通信號(hào)，并且gip電路gip1至gip6中的偶數(shù)gip電路gip2、gip4和gip6分別向選通線gl1至gl6中的偶數(shù)選通線gl2、gl4和gl6輸出選通信號(hào)。

另外，雖然沒(méi)有在附圖中示出，但是還可以在顯示區(qū)域aa的上側(cè)或下側(cè)處的非顯示區(qū)域(未示出)中設(shè)置數(shù)據(jù)驅(qū)動(dòng)單元(未示出)。

此時(shí)，數(shù)據(jù)驅(qū)動(dòng)單元(未示出)向顯示區(qū)域aa中的數(shù)據(jù)線(未示出)輸出數(shù)據(jù)信號(hào)。

圖3是例示根據(jù)本公開(kāi)的實(shí)施方式的多個(gè)gip電路的示意圖。

在圖3中，gip電路gip1、…、gip(i-1)、gip(i)、gip(i+1)、…和gip(j)分別輸出在一個(gè)幀期間各自具有一個(gè)高電平的選通信號(hào)vout1、…、vout(i-1)、vout(i)、vout(i+1)、…和vout(j)，其中，i是大于2的整數(shù)，并且j是大于4的整數(shù)。

此時(shí)，第一gip電路gip1至第(j)gip電路gip(j)各自接收多個(gè)時(shí)鐘信號(hào)clk1和clk2中的至少一個(gè)并且分別向選通線gl1、…、gl(i-1)、gl(i)、gl(i+1)、…和gl(j)依次輸出具有高電平的選通信號(hào)vout1、…、vout(i-1)、vout(i)、vout(i+1)、…和vout(j)，其中，i是大于2的整數(shù)，并且j是大于4的整數(shù)。

另外，多個(gè)時(shí)鐘信號(hào)clk1和clk2中的每一個(gè)與下個(gè)時(shí)鐘信號(hào)部分地交疊，且多個(gè)時(shí)鐘信號(hào)clk1和clk2被依次和重復(fù)地施加至gip電路gip1、…、gip(i-1)、gip(i)、gip(i+1)、…和gip(j)。例如，多個(gè)時(shí)鐘信號(hào)clk1和clk2中的每一個(gè)可以與下個(gè)時(shí)鐘信號(hào)的高電平區(qū)間的2/3交疊。這里，雖然使用兩個(gè)時(shí)鐘信號(hào)clk1和clk2，但是時(shí)鐘信號(hào)clk1和clk2的數(shù)量不限于此。

分別從gip電路gip1、…、gip(i-1)、gip(i)、gip(i+1)、…和gip(j)輸出的選通信號(hào)vout1、…、vout(i-1)、vout(i)、vout(i+1)、…和vout(j)被依次提供至顯示圖像的顯示面板(未示出)的選通線gl1、…、gl(i-1)、gl(i)、gl(i+1)、…和gl(j)。

更具體地，第一gip電路gip1向第一選通線gl1輸出具有高電平的第一選通信號(hào)vout1、…、第(i-1)gip電路gip(i-1)向第(i-1)選通線gl(i-1)輸出具有高電平的第(i-1)選通信號(hào)vout(i-1)、第(i)gip電路gip(i)向第(i)選通線gl(i)輸出具有高電平的第(i)選通信號(hào)vout(i)、第(i+1)gip電路gip(i+1)向第(i+1)選通線gl(i+1)輸出具有高電平的第(i+1)選通信號(hào)vout(i+1)、…、并且第(j)gip電路gip(j)向第(j)選通線gl(j)輸出具有高電平的第(j)選通信號(hào)vout(j)。

首先，由于不存在第一gip電路gip1之前的在前gip電路，因此第一gip電路gip1不能接收之前的gip電路的選通信號(hào)作為用來(lái)啟動(dòng)的起始信號(hào)。因此，第一gip電路gip1接收起始信號(hào)vst并啟動(dòng)。

因此，起始信號(hào)vst被施加至第一gip電路gip1，第一gip電路gip1使用第一時(shí)鐘信號(hào)clk1輸出高電平的第一選通信號(hào)vout1、…、從第(i-1)gip電路gip(i-1)輸出的高電平的第(i-1)選通信號(hào)vout(i-1)被提供至第(i)gip電路gip(i)以由此啟動(dòng)第(i)gip電路gip(i)，并且第(i)gip電路gip(i)使用第二時(shí)鐘信號(hào)clk2輸出高電平的第(i)選通信號(hào)vout(i)(在附圖中，雖然使用第二時(shí)鐘信號(hào)clk2，但是也可以使用第一時(shí)鐘信號(hào)clk1或另一時(shí)鐘信號(hào))。

接下來(lái)，從第(i)gip電路gip(i)輸出的高電平的第(i)選通信號(hào)vout(i)被提供至第(i+1)gip電路gip(i+1)以由此啟動(dòng)第(i+1)gip電路gip(i+1)，并且第(i+1)gip電路gip(i+1)使用第一時(shí)鐘信號(hào)clk1輸出高電平的第(i+1)選通信號(hào)vout(i+1)(在附圖中，雖然使用第一時(shí)鐘信號(hào)clk1，但是可以使用第一時(shí)鐘信號(hào)clk1或其它時(shí)鐘信號(hào))、…、第(j)gip電路gip(j)使用第二時(shí)鐘信號(hào)clk2輸出高電平的第(j)選通信號(hào)vout(j)(在附圖中，雖然使用第二時(shí)鐘信號(hào)clk2，但是可以使用第一時(shí)鐘信號(hào)clk1或其它時(shí)鐘信號(hào))。

當(dāng)從一個(gè)幀結(jié)束的第(j)gip電路gip(j)輸出第(j)選通信號(hào)vout(j)時(shí)，第(j)gip電路gip(j)接收重置信號(hào)rst并且被初始化，從而從下個(gè)幀開(kāi)始的第一gip電路gip1輸出第一選通信號(hào)vout1。

圖4是示意性例示根據(jù)本公開(kāi)的實(shí)施方式的第一gip電路的示圖。

在圖4中，第一gip電路gip1包括控制第一節(jié)點(diǎn)q的控制單元110和根據(jù)在第一節(jié)點(diǎn)q處的電壓狀態(tài)輸出與第一時(shí)鐘信號(hào)clk1對(duì)應(yīng)的第一選通信號(hào)vout1的輸出單元120。

這里，控制單元110控制第一節(jié)點(diǎn)q的電壓狀態(tài)，從而從輸出單元120輸出與第一時(shí)鐘信號(hào)clk1對(duì)應(yīng)的第一選通信號(hào)vout1。

為此，控制單元110包括連接在起始信號(hào)(vst)輸入端子與第一節(jié)點(diǎn)q之間的第一晶體管t1和連接在第一節(jié)點(diǎn)q、第二選通信號(hào)vg2輸入端子和低電平電壓vss輸入端子之間的第二晶體管t2。

這里，第一晶體管t1的漏極和柵極彼此連接，并且第一晶體管t1用作二極管。也就是說(shuō)，在第一晶體管t1的漏極處的電壓被輸入至源極，并且與此相反，在源極處的電壓沒(méi)有被輸入至漏極。

因此，第一晶體管t1將起始信號(hào)vst施加至第一節(jié)點(diǎn)q，且同時(shí)，第一晶體管t1防止在第一節(jié)點(diǎn)q處所充入的電壓通過(guò)第一晶體管t1被放電至外部。

另外，第二晶體管t2使第一節(jié)點(diǎn)q初始化。此時(shí)，第二晶體管t2通過(guò)第二選通信號(hào)vg2導(dǎo)通，并且利用低電平電壓vss對(duì)第一節(jié)點(diǎn)q進(jìn)行充電。

據(jù)此，能夠在下個(gè)幀處通過(guò)高電平的起始信號(hào)vst對(duì)第一節(jié)點(diǎn)q進(jìn)行充電。

輸出單元120根據(jù)第一節(jié)點(diǎn)q的電壓狀態(tài)輸出高電平的第一選通信號(hào)vout1或低電平的第一選通信號(hào)vout1。

為此，輸出單元120包括連接在第一時(shí)鐘信號(hào)clk1輸入端子、第一節(jié)點(diǎn)q和第一選通信號(hào)vout1輸出端子之間的第三晶體管t3、連接在第二時(shí)鐘信號(hào)clk2輸入端子、低電平電壓vss輸入端子和第三晶體管t3的源極之間的第四晶體管t4、連接在第三晶體管t3的漏極與第一選通信號(hào)vout1輸出端子之間的第五晶體管t5和連接在第一節(jié)點(diǎn)q與第三晶體管t3的源極之間的電容器c。

此時(shí)，第三晶體管t3通過(guò)在第一節(jié)點(diǎn)q處所充入的高電平電壓而導(dǎo)通并且輸出與高電平的第一時(shí)鐘信號(hào)clk1對(duì)應(yīng)的第一選通信號(hào)vout1。

另外，將第一選通信號(hào)vout1作為起始信號(hào)輸入至第二gip電路(未示出)。然后，第二gip電路輸出第二選通信號(hào)vg2。

此外，第二選通信號(hào)vg2被輸入至第二選通信號(hào)vg2輸入端子，并且第二晶體管t2通過(guò)第二選通信號(hào)vg2而導(dǎo)通，由此通過(guò)低電平電壓vss對(duì)第一節(jié)點(diǎn)q進(jìn)行充電。

另外，第五晶體管t5的源極和柵極彼此連接，并且第五晶體管t5用作二極管。此時(shí)，如果高電平的第一時(shí)鐘信號(hào)被施加至第五晶體管t5的柵極，則第五晶體管t5導(dǎo)通，并且如果低電平的電壓vss被施加至第五晶體管t5的柵極，則第五晶體管t5截止。

另外，當(dāng)高電平的起始信號(hào)vst被輸入至第一晶體管t1的柵極并且第一晶體管t1導(dǎo)通時(shí)，通過(guò)起始信號(hào)vst的電壓電平對(duì)電容器c進(jìn)行充電。

然后，當(dāng)在第三晶體管t3的柵極和源極之間利用超過(guò)閾值電壓的電壓對(duì)電容器c進(jìn)行充電并且第一時(shí)鐘信號(hào)clk1為高時(shí)，發(fā)生自舉。在第一節(jié)點(diǎn)q處充電大于起始信號(hào)vst的高電平的電壓，并且第一節(jié)點(diǎn)q的電壓確定為高。因此，第三晶體管t3導(dǎo)通。

此外，第四晶體管t4通過(guò)第二時(shí)鐘信號(hào)clk2而導(dǎo)通，并且向第一選通信號(hào)vout1輸出端子輸出低電平電壓vss。

此時(shí)，在第一節(jié)點(diǎn)q處通過(guò)第二晶體管t2充電低電平電壓vss，該第二晶體管t2通過(guò)第二選通信號(hào)vg2而導(dǎo)通，第三晶體管t3截止，并且初始化完成。

在每個(gè)幀處重復(fù)執(zhí)行這些過(guò)程。

圖5是根據(jù)本公開(kāi)的實(shí)施方式的在顯示區(qū)域中包括gip電路的顯示面板的示圖。

在顯示面板100的顯示區(qū)域aa中，沿第一方向延伸的m/2(m是正偶數(shù))條數(shù)據(jù)線和沿第二方向延伸的2n(n是大于5的整數(shù))條選通線彼此交叉以由此限定m×n個(gè)像素，并且設(shè)置有2n個(gè)gip電路。但是，為了便于說(shuō)明，在附圖中示出了第二選通線gl2至第七選通線gl7、第一數(shù)據(jù)線dl1至第五數(shù)據(jù)線dl5和一個(gè)gip電路。此時(shí)，gip電路與圖2的第六gip電路gip6對(duì)應(yīng)，其中，i是6。

在圖5中，兩個(gè)像素p列被設(shè)置在第一數(shù)據(jù)線dl1至第五數(shù)據(jù)線dl5中的相鄰兩條數(shù)據(jù)線之間，并且第二選通線gl2至第七選通線gl7中的兩條選通線被設(shè)置在相鄰的兩個(gè)像素p行之間。

另外，每個(gè)像素p包括像素電極p和薄膜晶體管tr。來(lái)自第一數(shù)據(jù)線dl1至第五數(shù)據(jù)線dl5中的一條數(shù)據(jù)線的數(shù)據(jù)信號(hào)被提供至兩個(gè)像素p列，所述兩個(gè)像素p列彼此相鄰且使第一數(shù)據(jù)線dl1至第五數(shù)據(jù)線dl5中的一條數(shù)據(jù)線在它們之間。

此時(shí)，在彼此相鄰且使第一數(shù)據(jù)線dl1至第五數(shù)據(jù)線dl5中的一條數(shù)據(jù)線位于它們之間的兩個(gè)像素p列與后兩個(gè)像素p列之間不存在數(shù)據(jù)線。

這里，包括在gip電路中的信號(hào)線clk1、clk2、vss、圖3的vst和圖3的rst以及晶體管t1至t5單獨(dú)地被設(shè)置在不存在數(shù)據(jù)線的兩個(gè)像素p列與后兩個(gè)像素p列之間。

即，根據(jù)本發(fā)明的顯示裝置利用在顯示區(qū)域aa中沒(méi)有設(shè)置數(shù)據(jù)線dl1至dl5的區(qū)域。因此，由于不必在顯示區(qū)域aa中布置針對(duì)信號(hào)線clk1、clk2、vss、圖3的vst和圖3的rst以及晶體管t1至t5的附加區(qū)域，因此能夠防止開(kāi)口率下降。

此時(shí)，信號(hào)線clk1、clk2、vss、圖3的vst和圖3的rst包括第一時(shí)鐘信號(hào)線clk1和第二時(shí)鐘信號(hào)線clk2、圖3的起始信號(hào)線vst、圖3的重置信號(hào)線rst和低電平電壓線vss。

另外，gip電路還包括第一節(jié)點(diǎn)線ql和第二節(jié)點(diǎn)線(未示出)。第一節(jié)點(diǎn)線ql和第二節(jié)點(diǎn)線中的每一條可以被設(shè)置在相鄰的兩個(gè)像素p行之間。

另外，信號(hào)線clk1、clk2、vss、圖3的vst和圖3的rst沿第一方向延伸，并且可以在與數(shù)據(jù)線dl1至dl5相同的層上由相同的材料形成。

此外，第一節(jié)點(diǎn)線ql和第二節(jié)點(diǎn)線沿第二方向延伸。如果第一節(jié)點(diǎn)線ql和第二節(jié)點(diǎn)線與選通線gl2至gl7分隔開(kāi)，則第一節(jié)點(diǎn)線ql和第二節(jié)點(diǎn)線可以在與選通線gl2至gl7相同的層上由相同的材料形成。另選地，如果第一節(jié)點(diǎn)線ql和第二節(jié)點(diǎn)線與選通線gl2至gl7交疊，則第一節(jié)點(diǎn)線ql和第二節(jié)點(diǎn)線可以在與選通線gl2至gl7不同的層上由不同的材料形成。

另外，晶體管t1至t5包括第一晶體管t1至第五晶體管t5。

更具體地，第一晶體管t1的柵極和漏極連接至第五選通線gl5，并且第一晶體管t1的源極連接至第一節(jié)點(diǎn)線ql。

此時(shí)，第一晶體管t1接收從第五選通線gl5提供的選通信號(hào)作為起始信號(hào)并且將其輸入至第一節(jié)點(diǎn)線ql。

另外，由于不存在圖3的第一gip電路gip1之前的在前gip電路，因此圖3的第一gip電路gip1的第一晶體管t1不能接收從之前的gip電路輸出的選通信號(hào)作為用來(lái)啟動(dòng)的起始信號(hào)。因此，圖3的第一gip電路gip1的第一晶體管t1的柵極連接至圖3的起始信號(hào)線vst，并且接收從圖3的起始信號(hào)線vst提供的用來(lái)啟動(dòng)的起始信號(hào)。

另外，第一晶體管t1的柵極和漏極彼此連接，并且第一晶體管t1用作二極管。防止了在第一節(jié)點(diǎn)線ql處所充入的電壓通過(guò)第一晶體管t1被放電至外部。

此外，第二晶體管t2的漏極連接至第一節(jié)點(diǎn)線ql，第二晶體管t2的源極連接至低電平電壓線vss，并且第二晶體管t2的柵極連接至第七選通線gl7。

此時(shí)，第二晶體管t2通過(guò)從第七選通線gl7提供的選通信號(hào)而導(dǎo)通，并且將從低電平電壓線vss提供的低電平電壓輸出至第一節(jié)點(diǎn)線ql。

與此類似，通過(guò)利用低電平電壓對(duì)第一節(jié)點(diǎn)線ql進(jìn)行充電來(lái)準(zhǔn)備下個(gè)幀。

此外，第三晶體管t3的源極連接至第六選通線gl6，第三晶體管t3的漏極連接至第一時(shí)鐘信號(hào)線clk1，并且第三晶體管t3的柵極連接至第一節(jié)點(diǎn)線ql。

此時(shí)，第三晶體管t3通過(guò)在第一節(jié)點(diǎn)線ql處所充入的高電平電壓而導(dǎo)通并且向第六選通線gl6輸出與從第一時(shí)鐘信號(hào)線clk1提供的時(shí)鐘信號(hào)對(duì)應(yīng)的選通信號(hào)。

另外，如上所述，如果通過(guò)導(dǎo)通的第二晶體管t2在第一節(jié)點(diǎn)線ql處充電低電平電壓，則第三晶體管t3截止，并且初始化完成。

另外，第四晶體管t4的柵極連接至第二時(shí)鐘信號(hào)線clk2，第四晶體管t4的源極連接至低電平電壓線vss，并且第四晶體管t4的漏極連接至第六選通線gl6和第三晶體管t3的源極。

此時(shí)，第四晶體管t4通過(guò)從第二時(shí)鐘信號(hào)線clk2提供的時(shí)鐘信號(hào)而導(dǎo)通，并且將從低電平電壓線vss提供的低電平電壓輸出至第六選通線gl6。

此外，第五晶體管t5的漏極連接至第一時(shí)鐘信號(hào)線clk1，并且第五晶體管t5的柵極和源極連接至第六選通線gl6和第三晶體管t3的源極。

此時(shí)，第五晶體管t5通過(guò)從第一時(shí)鐘信號(hào)線clk1提供的時(shí)鐘信號(hào)而導(dǎo)通并且向第六選通線gl6輸出與該時(shí)鐘信號(hào)對(duì)應(yīng)的選通信號(hào)，并且第五晶體管t5通過(guò)從低電平電壓線vss提供的低電平電壓而截止并且向第六選通線gl6輸出低電平電壓。

另外，第五晶體管t5的柵極和源極彼此連接，并且第五晶體管t5用作二極管。

在以上處理中，雖然解釋了將來(lái)自設(shè)置在顯示區(qū)域aa中的圖3的第六gip電路gip6的選通信號(hào)輸出至第六選通線gl6，但是其它gip電路也可以根據(jù)與上述處理相同的處理向各選通線輸出選通信號(hào)。

在下文中，將參照?qǐng)D5說(shuō)明第一晶體管t1至第五晶體管t5、連接至第一晶體管t1至第五晶體管t5的信號(hào)線clk1、clk2和vss以及第一節(jié)點(diǎn)線ql的布置結(jié)構(gòu)和連接關(guān)系。

首先，由于圖3的第六gip電路gip6向第六選通線gl6輸出選通信號(hào)，因此圖3的第六gip電路gip6的第一晶體管t1至第五晶體管t5被設(shè)置在第五選通線gl5與第六選通線gl6之間。

此時(shí)，第一晶體管t1被設(shè)置在連接至第一數(shù)據(jù)線dl1的第一像素p列的左側(cè)處，第二晶體管t2被設(shè)置在位于第四數(shù)據(jù)線dl4與第五數(shù)據(jù)線dl5之間的兩個(gè)像素p之間，第三晶體管t3被設(shè)置在位于第一數(shù)據(jù)線dl1與第二數(shù)據(jù)線dl2之間的兩個(gè)像素p之間，第四晶體管t4被設(shè)置在位于第三數(shù)據(jù)線dl3與第四數(shù)據(jù)線dl4之間的兩個(gè)像素p之間，并且第五晶體管t5被設(shè)置在位于第二數(shù)據(jù)線dl2與第三數(shù)據(jù)線dl3之間的兩個(gè)像素p之間。

另外，第一時(shí)鐘信號(hào)線clk1被設(shè)置在位于第一數(shù)據(jù)線dl1與第二數(shù)據(jù)線dl2之間的兩個(gè)像素p列之間，并且還被設(shè)置在位于第二數(shù)據(jù)線dl2與第三數(shù)據(jù)線dl3之間的兩個(gè)像素p列之間。

此時(shí)，第一時(shí)鐘信號(hào)線clk1連接至第三晶體管t3和第五晶體管t5。

此外，第二時(shí)鐘信號(hào)線clk2被設(shè)置在位于第三數(shù)據(jù)線dl3與第四數(shù)據(jù)線dl4之間的兩個(gè)像素p列之間，并且連接至第四晶體管t4。

另外，低電平電壓線vss被設(shè)置在位于第五數(shù)據(jù)線dl5的右側(cè)處的像素p列的右側(cè)處。

此時(shí)，低電平電壓線vss在第四選通線gl4與第五選通線gl5之間與第四選通線gl4和第五選通線gl5平行地延伸，并且連接至第二晶體管t2和第四晶體管t4。

另外，第一節(jié)點(diǎn)線ql在第六選通線gl6與第七選通線gl7之間與第六選通線gl6和第七選通線gl7平行地被設(shè)置，并且連接至第一晶體管t1、第二晶體管t2和第三晶體管t3。

在以上實(shí)施方式中，使用兩個(gè)時(shí)鐘信號(hào)。但是，時(shí)鐘信號(hào)的數(shù)量不限于此且可改變。

另外，可以改變第一晶體管t1接收起始信號(hào)所經(jīng)由的選通線和第二晶體管t2接收選通信號(hào)以導(dǎo)通所經(jīng)由的選通線。

例如，當(dāng)使用八個(gè)時(shí)鐘信號(hào)時(shí)，第一晶體管t1可以從第(i-4)選通線接收起始信號(hào)，并且第二晶體管t2可以接收第(i+4)選通線的選通信號(hào)以導(dǎo)通。也就是說(shuō)，由于i是6，因此第一晶體管t1的柵極可以連接至第二選通線，并且第二晶體管t2的柵極可以連接至第十選通線。

此時(shí)，第一至第四gip電路中的每一個(gè)的第一晶體管t1的柵極可以連接至圖3的起始信號(hào)線vst，并且第(j-3)至第(j)gip電路中的每一個(gè)的第二晶體管t2的柵極可以連接至圖3的重置信號(hào)線rst。

與此類似，通過(guò)在顯示區(qū)域aa中設(shè)置信號(hào)線clk1、clk2、vss、圖3的vst和圖3的rst以及gip電路的晶體管t1至t5可以實(shí)現(xiàn)窄邊框，這些信號(hào)線clk1、clk2、vss、圖3的vst和圖3的rst以及gip電路的晶體管t1至t5過(guò)去被設(shè)置在圖1的顯示區(qū)域aa的左側(cè)和右側(cè)處的圖1的非顯示區(qū)域naa處。

另外，由于當(dāng)形成數(shù)據(jù)線dl1至dl5、選通線gl2和gl7以及像素p的薄膜晶體管tr時(shí)，信號(hào)線clk1、clk2、vss、圖3的vst和圖3的rst以及gip電路的晶體管t1至t5一起形成，因此簡(jiǎn)化了制造工藝，并且降低了制造成本。

對(duì)于本領(lǐng)域技術(shù)人員而言，很明顯的將是，可以在不脫離本發(fā)明的精神或范圍的情況下對(duì)本公開(kāi)的顯示裝置做出各種修改和變型。因此，本公開(kāi)旨在涵蓋本發(fā)明的落入所附權(quán)利要求書(shū)及其等同物的范圍內(nèi)的這些修改和變型。

相關(guān)申請(qǐng)的交叉引用

本申請(qǐng)要求2015年12月30日在韓國(guó)提交的韓國(guó)專利申請(qǐng)no.10-2015-0190179的優(yōu)先權(quán)，將其全文通過(guò)引用方式并入本文。