本申請是申請?zhí)枮?01410646186.8,申請日為2014年11月14日，發(fā)明名稱為“在euv光刻制程期間使用的euv掩膜”的中國專利申請的分案申請。

本揭露通常涉及半導(dǎo)體裝置的制造，尤其涉及在極紫外(euv)光刻制程期間使用的各種新穎掩膜。

背景技術(shù)：

制造例如cpu(中央處理單元)、存儲裝置、asic(專用集成電路；applicationspecificintegratedcircuit)等先進集成電路需要依據(jù)特定的電路布局在給定的芯片面積上形成大量電路元件，其中，場效應(yīng)晶體管(nmos及pmos晶體管)代表制造此類集成電路裝置所使用的一種重要的電路元件類型。一般來說，通過以詳細的序列或流程執(zhí)行若干制程操作來形成集成電路裝置。此類制程操作通常包括沉積、蝕刻、離子注入、光刻及加熱制程，通過以非常詳細的序列執(zhí)行這些制程來生產(chǎn)最終的裝置。

裝置設(shè)計人員不斷被迫增加晶體管以及使用此類晶體管的集成電路產(chǎn)品的操作速度及電性性能。持續(xù)用于實現(xiàn)此類結(jié)果的一種技術(shù)是縮小各種裝置的尺寸，例如晶體管的柵極長度。目前，晶體管裝置的柵極長度(源漏區(qū)之間的距離)約為22至50納米，未來可望進一步縮小尺寸。制造如此小的裝置是一個巨大的挑戰(zhàn)，尤其對于一些制程，例如光刻工具及技術(shù)。

典型的光刻制程通常包括如下步驟：(1)在晶圓或襯底上施加光阻層(感光材料)，通常通過旋涂制程實施；(2)在約90至120℃的溫度下預(yù)烘烤(或軟烘烤)該光阻層，以降低該光阻層中的溶劑水平并提升該光阻的黏附特性；(3)執(zhí)行曝光制程，其中，使用光刻曝光工具將光罩或掩膜上的圖案投射到該光阻層上,以在該光阻層中形成潛在圖像；(4)在與該預(yù)烘烤制程相比高約5至15℃的溫度下在該光阻層上執(zhí)行曝光后烘烤；(5)執(zhí)行顯影制程，以將該光阻層中的該潛在圖像轉(zhuǎn)換為最終的光阻圖像；以及(6)在約125至160℃的溫度下執(zhí)行后烘烤制程(或硬烘烤)，以移除殘留固態(tài)物并提升該圖案化光阻掩膜的黏附力。這些制程步驟導(dǎo)致形成“光刻后(post-litho)”圖案化蝕刻掩膜，該圖案化蝕刻掩膜可用于各種目的，例如作為蝕刻掩膜以在下方的絕緣材料層中形成溝槽/孔類型特征。上面的制程為本領(lǐng)域的技術(shù)人員所熟知，且因此這里將不再作更詳細的說明。

作為背景，光刻工具及系統(tǒng)通常包括具有需要的波長的輻射源，光學(xué)系統(tǒng)，以及如上所述，包含想要在晶圓上形成的圖案的掩膜或光罩。使輻射透過該掩膜或光罩或使其從該掩膜或光罩上反射回來，從而在由半導(dǎo)體晶圓的表面上所形成的光阻材料構(gòu)成的感光層上形成圖像。在此類系統(tǒng)中所使用的輻射可為光，例如紫外光、深紫外光(deepultravioletlight；duv)、真空紫外光(vacuumultravioletlight；vuv)、極紫外光(extremeultravioletlight；euv)等。該輻射還可為x射線輻射、電子束輻射等。目前，半導(dǎo)體制造操作中所使用的大多數(shù)光刻系統(tǒng)是所謂的深紫外系統(tǒng)(duv)，這些系統(tǒng)產(chǎn)生波長為248納米或193納米的輻射。不過，隨著裝置尺寸持續(xù)縮小，正在考驗傳統(tǒng)duv光刻系統(tǒng)的功能及限制。這已導(dǎo)致所謂的極紫外系統(tǒng)的開發(fā)，也就是euv系統(tǒng)，這些系統(tǒng)使用具有更短波長的輻射，例如波長小于20納米，且在一些特定情況下，波長約為13.5納米。duv系統(tǒng)與euv系統(tǒng)之間的一個基本區(qū)別涉及光罩的結(jié)構(gòu)，以及光與光罩交互的方式。在duv系統(tǒng)中，光(來自光源)通過光罩并照射感光材料層。相反，在euv(或軟x射線)光系統(tǒng)中，光(來自光源)從光學(xué)干涉涂層結(jié)構(gòu)、多層掩膜上反射至感光材料。

圖1a及1b顯示現(xiàn)有技術(shù)euv掩膜10的一個示例。掩膜10通常包括襯底12、多層膜堆棧14、覆蓋層16以及吸收層18。多層堆棧14由多個多層對組成，其中，各多層對由第一層14a和第二層14b組成。在一個例子中，第一層14a可為鉬層，第二層14b可為硅層。通常，在當(dāng)前的技術(shù)中，掩膜10可包括40至50個這樣的多層對。層14a、14b的厚度經(jīng)設(shè)置以使入射光從多層堆棧14中的各界面同相反射。

覆蓋層16經(jīng)設(shè)置以使掩膜10在使用期間具有更好的化學(xué)穩(wěn)定性及耐用性。通常，覆蓋層16可為厚度約2納米的釕層。吸收層18由一個或多個材料層組成，這些層適于吸收來自euv系統(tǒng)的光源的入射光。例如，吸收層18可由鉭基材料組成，例如氮化鉭或氮化鉭硼，且它可具有約50至70納米的厚度。如圖1a所示的各種材料層可通過執(zhí)行已知的制造制程形成，例如物理氣相沉積(physicalvapordeposition；pvd)、電子束沉積(electronicbeamdeposition；ebd)、化學(xué)氣相沉積(chemicalvapordeposition；cvd)、此類制程的等離子增強型版本等。

圖1b顯示在吸收層18上執(zhí)行圖案化制程操作以定義圖案化吸收層18a以后的掩膜10，圖案化吸收層18a包含將最終成像在光阻材料層上的圖案。可使用傳統(tǒng)的光刻及蝕刻技術(shù)生產(chǎn)圖案化吸收層18a。當(dāng)吸收層18a的圖案比將要在光阻材料層中形成的實際圖案大4倍(4倍放大率)時，可使用傳統(tǒng)光刻來圖案化吸收層18。通常，此類現(xiàn)有技術(shù)掩膜10可具有多達約70-75％的效率，也就是說，掩膜10反射入射光20的65-75％(以虛線箭頭22表示反射光)。

現(xiàn)有技術(shù)掩膜10的一個問題涉及吸收層18的厚度，如上所述，通過使用傳統(tǒng)上用于吸收層18的材料，該厚度可為約50至70納米。理論上，有一些材料可用于吸收層，使吸收層形成更小的厚度，例如約30納米。不過，這些更薄的吸收層材料從未用于生產(chǎn)環(huán)境中。使用較厚的吸收層材料導(dǎo)致euv掩膜中的入射光20顯著陰影。也就是說，吸收層18的厚度(約50至70納米)約為euv系統(tǒng)中所使用的euv光的13.5納米波長的3.5至4倍。此類陰影可在光刻制程中引起顯著誤差，例如圖案設(shè)置誤差、線寬誤差等。而且，較厚的吸收層18強制入射光22以較低入射角度投射至掩膜10，因為從純幾何角度考慮，陰影隨入射角度增大而增加。投射至掩膜的射線的最大角度隨數(shù)值孔徑(numericalaperture；na)增加而增加，但需要高數(shù)值孔徑以在euv光刻步進機-掃描機中獲得更高分辨率。由于在考慮通常用于制造吸收層18的材料的吸收系數(shù)的情況下已將當(dāng)前的吸收層制造得盡可能薄，因此簡單地降低吸收層18的厚度18t不容易實現(xiàn)。而且，簡單地降低吸收層的厚度可導(dǎo)致圖案化吸收層18a的“泄漏”增加，也就是說，較薄的吸收層阻擋入射光22可能不如較厚的吸收層18a有效，這也可能導(dǎo)致圖案化誤差。

本揭露涉及在euv光刻制程期間使用的各種掩膜，以減少或消除上述一個或多個問題。

技術(shù)實現(xiàn)要素：

下面提供本發(fā)明的簡要總結(jié)，以提供本發(fā)明的一些實施方面的基本理解。本發(fā)明內(nèi)容并非詳盡概述本發(fā)明。其并非意圖識別本發(fā)明的關(guān)鍵或重要元件或劃定本發(fā)明的范圍。其唯一目的在于提供一些簡化的概念，作為后面所討論的更詳細說明的前序。

一般來說，本發(fā)明涉及euv光刻制程期間使用的各種掩膜。在一個例子中，所揭露的euv掩膜包括：除其它以外，襯底；多層堆棧，由形成于該襯底上方的釕和硅構(gòu)成的多個多層對組成，其中，當(dāng)使用euv光照射時，該掩膜適于具有有效反射平面，該有效反射平面位于該多層堆棧的最上層表面下方32納米或更淺處；以及覆蓋層，位于該多層堆棧的該最上層表面上方。

在另一個例子中，所揭露的euv掩膜包括：除其它以外，襯底；多層堆棧，由形成于該襯底上方的釕和硅構(gòu)成的多個多層對組成，其中，當(dāng)使用euv光照射時，該掩膜適于具有有效反射平面，該有效反射平面位于該多層堆棧的最上層表面下方32納米或更淺處，以及其中，該多層堆棧中的各該釕層具有落入約2.5至3.6納米范圍內(nèi)的厚度，且該多層堆棧中的各該硅層具有落入約3.6至4.8納米范圍內(nèi)的厚度；以及覆蓋層，由位于該多層堆棧的該最上層表面上方的釕組成。

在另一個示例中，所揭露的方法包括：除其它以外，在光刻系統(tǒng)中定位euv掩膜，其中，該euv掩膜由多層堆棧組成，該多層堆棧由釕和硅構(gòu)成的多個多層對組成，其中，當(dāng)使用具有20納米或更小波長的光照射時，該掩膜適于具有有效反射平面，該有效反射平面位于該多層堆棧的最上層表面下方32納米或更淺處；將具有20納米或更小波長的euv光對準該euv掩膜；以及使用從該euv掩膜反射回來的該euv光的部分照射位于第一襯底上方的第一感光材料層。

附圖說明

結(jié)合附圖參照下面的說明可理解本揭露，這些附圖中類似的附圖標記代表類似的元件，其中：

圖1a及1b顯示現(xiàn)有技術(shù)euv掩膜的一個示例實施例；

圖2顯示這里所揭露的新穎euv掩膜的一個示例實施例；

圖3a至3g顯示與一些示例現(xiàn)有技術(shù)euv掩膜相比，這里所揭露的新穎掩膜結(jié)構(gòu)的方面的各種圖形；以及

圖4a及4b示例一個系統(tǒng)，在該系統(tǒng)中，可使用該新穎euv掩膜來制造集成電路產(chǎn)品。

盡管這里所揭露的發(fā)明主題容許各種修改及替代形式，但附圖中以示例形式顯示本發(fā)明主題的特定實施例，并在此進行詳細說明。不過，應(yīng)當(dāng)理解，這里對特定實施例的說明并非意圖將本發(fā)明限于所揭露的特定形式，相反，意圖涵蓋落入由所附權(quán)利要求定義的本發(fā)明的精神及范圍內(nèi)的所有修改、等同及替代。

具體實施方式

下面說明本發(fā)明的各種示例實施例。出于清楚目的，不是實際實施中的全部特征都在本說明書中進行說明。當(dāng)然，應(yīng)當(dāng)了解，在任意此類實際實施例的開發(fā)中，必須作大量的特定實施決定以滿足開發(fā)者的特定目標，例如符合與系統(tǒng)相關(guān)及與商業(yè)相關(guān)的約束條件，該些約束條件因不同實施而異。而且，應(yīng)當(dāng)了解，此類開發(fā)努力可能復(fù)雜而耗時，但其仍然是本領(lǐng)域技術(shù)人員借助本說明書所執(zhí)行的常規(guī)程序。

下面參照附圖說明本發(fā)明。附圖中示意各種結(jié)構(gòu)、系統(tǒng)及裝置僅是出于解釋目的以及避免使本發(fā)明與本領(lǐng)域技術(shù)人員已知的細節(jié)混淆。然而，本發(fā)明仍包括該些附圖以說明并解釋本發(fā)明的示例。這里所使用的詞語和詞組的意思應(yīng)當(dāng)被理解并解釋為與相關(guān)領(lǐng)域技術(shù)人員對這些詞語及詞組的理解一致。這里的術(shù)語或詞組的連貫使用并不意圖暗含特別的定義，也就是與本領(lǐng)域技術(shù)人員所理解的通常慣用意思不同的定義。若術(shù)語或詞組意圖具有特定意思，也就是不同于本領(lǐng)域技術(shù)人員所理解的意思，則此類特別定義會以直接明確地提供該術(shù)語或詞組的特定定義的定義方式明確表示于說明書中。

本揭露涉及在euv光刻制程期間使用的各種euv掩膜。一般來說，此類euv系統(tǒng)使用具有約20納米或更小波長的euv光，在一些情況下，使用具有約13.5納米波長的euv光。在完整閱讀本申請以后，本領(lǐng)域的技術(shù)人員很容易了解，這里所揭露的掩膜可結(jié)合各種裝置的制造使用，而不限于半導(dǎo)體裝置，例如邏輯裝置、存儲器裝置、納米光學(xué)裝置等?，F(xiàn)在參照附圖詳細說明這里所揭露的裝置及方法的各種示例實施例。

在一個很高層面上，發(fā)明人已發(fā)現(xiàn)，與典型的現(xiàn)有技術(shù)euv掩膜中的有效反射平面的位置相比，通過由硅和釕構(gòu)成的多個多層對制造euv掩膜，可使該euv掩膜的有效反射平面(zeff)更靠近多層堆棧的最上層表面。相應(yīng)地，當(dāng)該新穎euv掩膜用于生產(chǎn)時，這至少在一定程度上降低圖案化吸收層的陰影量。因此，可減少或消除因不良陰影而造成的本申請的背景部分所述問題的至少其中一些。

圖2顯示這里所揭露的新穎euv掩膜100的一個示例實施例的剖視圖。掩膜100通常包括襯底112、多層膜堆棧114、覆蓋層116以及圖案化吸收層118。多層堆棧114由多個多層對組成，其中，各多層對由第一層114a和第二層114b組成。在一個例子中，第一層114a可為釕(ru)層，第二層114b可為硅(si)層。依據(jù)特定的應(yīng)用，掩膜100可包括大約13至34個這樣的多層對。層114a、114b的厚度經(jīng)設(shè)置以使入射光120從多層堆棧114中的各界面同相反射。在一個示例實施例中，層114a(例如釕)可具有落入約2.5至3.6納米范圍內(nèi)的厚度(“d1”)，而層114b(例如硅)可具有落入約3.6至4.8納米范圍內(nèi)的厚度(“d2”)。層114a、114b經(jīng)制造以具有預(yù)定周期“d”，它是層114a、114b的組合厚度的和(d1+d2)?；诠鈱W(xué)干涉理論，層114a、114b的厚度經(jīng)指定以使從這兩層之間的界面反射的反射光波的相位彼此相符。如需要，可使用界面工程技術(shù)來改善ru-si界面，如同對標準的mo/si多層所做的那樣。依據(jù)所使用的沉積技術(shù)可觀察到ru/si與mo/si界面層中的區(qū)別。參見yanagihara等人的“insituperformancetestsofsoft-x-raymultilayermirrorsexposedtosynchrotronradiationfromabendingmagnet”，appl.opt.,31:972(1992)。當(dāng)比較ru/si與mo/si多層時，數(shù)個研究已顯示非常類似的界面互擴散特性。參見windt等人的“interfaceimperfectionsinmetal/simultilayers，”j.appl.phys.,71:2675(1992)。在一個例子中，該些多層對可由薄的碳化硼(b4c)層隔離，這些碳化硼層充當(dāng)擴散阻擋層，以最大限度降低硅化物形成。不過，無需執(zhí)行此類界面工程技術(shù)來實施這里所揭露的各種發(fā)明的至少其中一些方面。

這里所揭露的新穎掩膜100可用于任意已知的襯底112，任意類型的覆蓋層116以及任意類型的吸收層118。襯底112通常為具有超低(接近零)線性熱膨脹系數(shù)的玻璃基襯底。覆蓋層116經(jīng)設(shè)置以使掩膜100在使用及清洗期間具有更好的化學(xué)穩(wěn)定性及持久性。在一個示例實施例中，覆蓋層116可為具有約2納米厚度的釕層。在圖2所示的制造點，通過使用傳統(tǒng)的電子束光刻及已知的蝕刻制程已圖案化吸收層118。吸收層118可由一個或多個材料層組成，這些層適于吸收來自euv系統(tǒng)的光源(未圖示)的入射光120，在該euv系統(tǒng)中，這里所揭露的euv掩膜100將用于生產(chǎn)。例如，吸收層118可由多層鉭、氮化鉭、氮化鉭硼以及其它類似吸收多層材料組成，且它通常可具有約50至70納米的總體厚度。在其它實施例中，吸收層118可由含鎳材料組成，例如鎳-鉬-鎳堆棧、鎳-鎢-鉑堆棧等，其中，吸收層118具有約25至35納米的總體高度或厚度。因此，不應(yīng)當(dāng)認為這里所揭露的新穎euv掩膜100的使用限于任意特定類型的襯底112、覆蓋層116或吸收層118。圖2所示的各種材料層可通過執(zhí)行已知的制造制程形成，例如物理氣相沉積(pvd)、化學(xué)氣相沉積(cvd)或此類制程的等離子增強型版本等。

圖3a簡單顯示這里所揭露的euv掩膜100，其中標示各種參數(shù)以解釋euv掩膜100的特定功能方面。一般來說，當(dāng)入射光120從掩膜100反射回來時，多層反射器將經(jīng)歷群延遲。下面的計算是基于標準的特征矩陣方法，該方法廣泛用于薄膜光學(xué)建模。后面的討論中將參考下列等式。

符式1：

等式2：

等式3：(在真空中)

其中，k＝光的波矢量；

v＝沿光波傳播方向的單位矢量；

zeff＝有效反射平面(納米)；

θ＝入射角度(度)；

τ＝群延遲(飛秒(fs))；

φ＝光反射后相位變化(弧度)；

λ＝波長(納米)；以及

c＝光速(每飛秒299.792458納米)。

上述等式是基于下列假設(shè)。模型是基于一維近似并且是對于小于20度的入射角度的良好近似。等式1數(shù)學(xué)說明當(dāng)波矢量從層114a、114b之間的界面反射回來時它的相位的變化。等式2數(shù)學(xué)說明從掩膜100反射回來的所有反射光波122(名義上是無限的)的集合的群延遲(τ)。等式3數(shù)學(xué)說明作為與反射波包相關(guān)聯(lián)的群延遲的結(jié)果，總體掩膜100的有效反射平面(zeff)(在真空中)。圖3b顯示這里所揭露的新穎掩膜100的有效反射平面(zeff)130(見圖2)與具有有效反射平面(zeff)132的代表性現(xiàn)有技術(shù)euv掩膜(mo/si多層)的對比圖形。如圖3b所示，相對多層堆棧的上表面114u，這里所揭露的新穎掩膜100的有效反射平面(zeff)130位于深度130d處，該深度130d小于(或淺于)示例現(xiàn)有技術(shù)euv掩膜的有效反射平面(zeff)132的深度132d。相對而言(δzeff)，有效反射平面(zeff)130距離多層堆棧的最上層表面114u近大約10至15納米處(與標準mo/si多層掩膜相比)，其有效降低由吸收層118引起的陰影量。

圖3c顯示這里所揭露的由釕-硅多層組成的新穎掩膜100的一個示例實施例與由鉬-硅多層組成的代表性現(xiàn)有技術(shù)euv掩膜的對比圖形。在該圖形中，水平軸是波長，左垂直軸是反射率，右垂直軸是光從掩膜反射時的相位變化。更具體地說，圖3c中所示的示例掩膜100是具有2納米釕覆蓋層的34周期ru/si多層掩膜(34組雙層114a、114b)，其中，該多層堆棧中釕層的厚度約為3納米，硅層的厚度約為4.1納米。圖3c中所示的現(xiàn)有技術(shù)掩膜是具有2納米釕覆蓋層的40周期mo/si多層掩膜，其中，該多層堆棧中鉬層的厚度約為2.8納米，硅層的厚度約為4.2納米。從圖3c中可看出，在波長13.5納米及附近，現(xiàn)有技術(shù)掩膜的反射率峰值大于這里所揭露的掩膜100的反射率峰值，分別約為75％和70％。其原因在于與釕(k＝0.00165)相比，鉬(k＝0.0064)吸收較少的入射光。不過，從圖3c中也可看出，與現(xiàn)有技術(shù)mo/si掩膜相比，這里所揭露的新穎掩膜100具有較寬的反射率波帶。該較寬的反射率波帶是由于與現(xiàn)有技術(shù)mo/si掩膜的材料之間的“δn”值(δn＝0.069)相比，這里所揭露的ru/si掩膜100的材料之間的“δn”值較大(δn＝0.119)的緣故。該較寬的反射率波帶導(dǎo)致與這里所揭露的掩膜100相關(guān)聯(lián)的延遲時間(τ)較小。這是時間-帶寬乘積關(guān)系的直接結(jié)果，類似于不確定原理。因此，ru/si掩膜100的有效反射平面(zeff)130的深度(相對多層堆棧114的最上層表面)小于圖3c中所示的現(xiàn)有技術(shù)掩膜mo/si掩膜的有效反射平面(zeff)的深度。

圖3d及3e顯示這里所揭露的由釕-硅多層組成的新穎掩膜100的另一示例實施例(圖3d)以及由鉬-硅多層組成的另一代表性現(xiàn)有技術(shù)euv掩膜(圖3e)的反射率(垂直軸)隨入射角度(水平軸)變化的圖形。這些圖中還顯示兩個偏振平面(“s”及“p”)的反射率。圖3d至3e中顯示的掩膜設(shè)計意圖用于具有約0.33的數(shù)值孔徑(na)以及約6度的假設(shè)主光線角度(chiefrayangle；cra)的euv系統(tǒng)。應(yīng)當(dāng)注意的是，在圖3d中，在大約11度的入射角度測量反射率，因為這是針對na＝0.33優(yōu)化的掩膜的最大入射角度。圖3d中所示的示例新穎掩膜100是具有2納米釕覆蓋層的18周期ru/si多層掩膜，其中，該多層堆棧中釕層的厚度約為3.4納米，硅層的厚度約為3.6納米。圖3e中所示的現(xiàn)有技術(shù)掩膜是具有2納米釕覆蓋層的33周期mo/si多層掩膜，其中，該多層堆棧中鉬層的厚度約為3.0納米，硅層的厚度約為3.9納米。從圖3d與3e的比較可看出，針對na＝0.33使用現(xiàn)有技術(shù)mo/si多層沒有峰值反射率優(yōu)勢。由于較寬的頻譜響應(yīng)，ru/si多層在例如高至0.45的較高na上具有更大的優(yōu)勢。另外，對于ru/si(圖3d)的11度的入射角變化，～0.16π弧度的相位變化與mo/si(圖3e)的～0.23π相比潛在放松成像(投影)光學(xué)中的光學(xué)設(shè)計要求?？紤]到投影光學(xué)上的嚴格像差以及其它設(shè)計約束，這是非常有利的。

圖3f及3g還顯示圖3d及3e中涉及的所述掩膜100與現(xiàn)有技術(shù)掩膜之間的對比圖形。在圖3f中，水平軸是波長(納米)，左垂直軸是群延遲(τ)，右垂直軸是在多層堆棧的最上層表面下方的有效反射平面(zeff)的位置。從圖3f可看出，在約13.5納米的波長處，這里所揭露的新穎結(jié)構(gòu)100與現(xiàn)有技術(shù)mo/sieuv掩膜相比，具有較小的群延遲時間(τ)，分別為約0.22飛秒和約0.32飛秒。因此，ru/si掩膜100的有效反射平面(zeff)130比現(xiàn)有技術(shù)掩膜mo/si掩膜的有效反射平面(zeff)更接近多層堆棧的最上層表面(也就是圖3f中的“0”)，例如分別為約33納米和約45納米。圖3g顯示這兩個掩膜的群延遲隨入射角度(aoi)變化的比較圖形。從該圖中可看出，在感興趣的所有入射角度(高達約11度)，這里所揭露的新穎掩膜結(jié)構(gòu)100與現(xiàn)有技術(shù)mo/sieuv掩膜相比，具有較低的群延遲時間(τ)，例如分別為約0.22-0.25飛秒和0.32-0.35飛秒。另外，這里所揭露的新穎掩膜結(jié)構(gòu)100的總體反射率可落在約65-68％范圍內(nèi)。

圖4a及4b顯示示例euv光刻系統(tǒng)或工具200的示意圖，其中，可使用euv掩膜100制造集成電路產(chǎn)品。圖4b顯示euv系統(tǒng)200的放大部分。如圖4a所示，euv光刻系統(tǒng)或工具200通常由這里所揭露的euv掩膜100、襯底或晶圓支持臺202以及euv輻射源204組成。euv輻射源204適于產(chǎn)生euv輻射120，該euv輻射將被對準掩膜100并從掩膜100反射。光刻系統(tǒng)或工具200可包括多個反射鏡或透鏡(未圖示)，以根據(jù)需要引導(dǎo)euv輻射120。示例硅晶圓206位于晶圓臺202上，示例硅晶圓206由多個芯片(未圖示)組成，在這些芯片上將形成集成電路裝置。當(dāng)然，本領(lǐng)域的技術(shù)人員將了解，euv系統(tǒng)或工具200的示意圖實質(zhì)上為簡化圖形，它并未顯示現(xiàn)實世界的euv光刻系統(tǒng)或工具的所有方面。不過，借助本揭露，本領(lǐng)域的技術(shù)人員將能夠在此類euv工具及系統(tǒng)上使用這里所揭露的euv掩膜100。

如圖4b所示，掩膜100具有圖案化吸收層118以及上述示意顯示的多層堆棧114。掩膜100經(jīng)調(diào)整以反射具有給定波長(例如20納米或更小，以及在一些情況下約13.5納米)的euv輻射。入射光120自掩膜100反射回來，且反射光122最終對準形成于襯底206上方的感光材料層(未圖示)，例如光阻。

這里所揭露的一種示例方法包括：在光刻系統(tǒng)中定位euv掩膜100，其中，euv掩膜100由上述多層堆棧114組成，其中，當(dāng)使用具有20納米或更小波長的euv光照射時，掩膜100適于具有有效反射平面，該有效反射平面位于該多層堆棧的最上層表面下方32納米或更淺處；將該euv光對準該euv掩膜；以及使用從該euv掩膜反射回來的該euv光的部分照射位于第一襯底上方的第一感光材料層。在其它實施例中，在照射第一感光材料層以后，從該系統(tǒng)移除該第一襯底，以及將具有另一感光材料層的第二襯底定位于該光刻系統(tǒng)中，并重復(fù)制程。

在完整閱讀本申請以后，本領(lǐng)域的技術(shù)人員將容易了解使用這里所揭露的新穎euv掩膜100的數(shù)個顯著優(yōu)點。首先，由于有效反射平面((zeff)130距離多層堆棧的最上層表面114u近約10至15納米(與現(xiàn)有技術(shù)掩膜相比)，因此有效降低由吸收層118引起的陰影量。相應(yīng)地，這有助于避免本申請的背景部分中所述的與陰影相關(guān)聯(lián)的一些問題。其次，這里所揭露的掩膜100中的多層對的數(shù)目(例如13至33)可小于典型現(xiàn)有技術(shù)euvmo/si掩膜中所使用的多層對的數(shù)目(例如約40至50對或更多)。這導(dǎo)致至少兩個顯著優(yōu)點。一般來說，每當(dāng)入射光從界面反射回來時，總有一些光損失，也就是一些入射光被吸收。這樣，生產(chǎn)具有較少的多層對的可接受掩膜意味著具有較少的界面。因此，在這里所揭露的euv掩膜100中，由于其中所使用的多層對的數(shù)目減少，因此入射光的吸收較少。另一個優(yōu)點涉及掩膜本身的制造。簡單地說，用來制造euv掩膜的多層對的數(shù)目越大，制造成本越高。另外，當(dāng)euv掩膜上的多層對的數(shù)目增加時，制造誤差的機會越大。在完整閱讀本申請以后，本領(lǐng)域的技術(shù)人員將意識到其它優(yōu)點。

由于本領(lǐng)域的技術(shù)人員借助這里的教導(dǎo)可以很容易地以不同但等同的方式修改并實施本發(fā)明，因此，上述特定的實施例僅為示例性質(zhì)。例如，可以不同的順序執(zhí)行上述制程步驟。而且，本發(fā)明并不限于這里所示架構(gòu)或設(shè)計的細節(jié)，而是如權(quán)利要求書所述。因此，顯然，可對上面揭露的特定實施例進行修改或變更，所有此類變更落入本發(fā)明的范圍及精神內(nèi)。因此，權(quán)利要求書規(guī)定本發(fā)明的保護范圍。