專利名稱：電光器件的制作方法
技術領域：
本發(fā)明涉及一種諸如液晶顯示器件的電光器件，特別涉及一種有源矩陣的顯示器件。
近來，驅動液晶顯示器的有源矩陣已經(jīng)得到了深入的研究和實際的使用。在常規(guī)的有源矩陣電路中，在液晶的像素電極和計數(shù)電極之間形成了一個電容器，流入和流出該電容器的電荷由薄膜晶體管(TFT)進行控制。為了得到穩(wěn)定的顯示，要求加在該電容器的這兩個電極之間的電壓保持恒定，但有些因素使這種要求難以達到。
最主要的因素是來源于電容器的電荷泄漏，即使TFE處于截止狀態(tài)也有這種電荷泄漏。另一個因素是在電容器內部也要發(fā)生電荷泄漏，但一般而言來源于TFT的泄漏電荷約為電容器內部的泄漏電荷的10倍。當泄漏嚴重時，圖像的亮度就要隨和幀頻相同的頻率變化，稱這種現(xiàn)象為“閃爍”。還有一個因素是電壓擾動(△V)，這種電壓擾動是由于在TFT選通信號和像素電壓之間存在的分布電容引起的電容耦合而產(chǎn)生的。
為了解決這些問題，使用了一個與像素電容器并聯(lián)的輔助電容器(或附加電容器)。在

圖1(A)電路圖中說明了這種情況。設置一個電壓控制裝置以便控制輔助電容器100的一個電極上的電壓，使其基本上等于計數(shù)電極的電壓，從而即可得到圖1(A)這一等效電路。因而，這一輔助電容器即增加了像素電容器放電的時間常數(shù)。
△V由下式表示△V＝C′VG/(CLC+C′+C)其中VG、CLC、C和C′分別表示選通脈沖(信號電壓)、像素電容、輔加電容、和選通電極與像素電極之間的分布電容。如果C大于C′或CLC，則可減少△V。按常規(guī)方式，可使用由CVD方法形成的氧化硅或氮化硅薄膜作為輔助電容器的電介質材料。
但在由CVD方法制成的薄膜中，如果薄膜的基底層是粗糙的，該基底層上的粗糙性(不均勻性)有增大的趨勢，并且不均勻性的這種增大使諸如微孔之類的缺陷數(shù)目增多。特別是為了提高顯示器件的孔隙率，難以給大面積顯示區(qū)域設置如上所述的輔助電容。因此要求減少電介質材料的厚度或利用高介電常數(shù)的材料。但氧化硅的介電常數(shù)小(約為4)。另一方面，氮化硅的介電常數(shù)大(約為9)，但氮化硅的薄膜質量不佳。
本發(fā)明的一個目的是提供一種均勻的薄膜，即使通過改進介電材料的薄膜質量使薄膜很薄，這種薄膜的擊穿電壓也是很高的，另一個目的是用高介電常數(shù)的薄膜作為輔助電容的電介質材料。
為達到上述目的，按照本發(fā)明，用可陽極氧化的材料(如鋁、鈦、鉭、等)構成選通接線或與其等效的接線，并且使接線陽極氧化以獲得氧化膜，并將其用作輔助電容的介電材料。因此，通過陽極氧化構成的薄膜與用氣相反應法(如CVD方法等)構成的薄膜、以及與用物理方法(如濺射方法)構成的薄膜的不同點在于，薄膜緊緊地粘結到一個粗糙的基底層上。因此，這種薄膜的均勻性、密度、以及擊穿電壓都很高。
通過讓鋁、鈦、鉭、等陽極氧化制得的氧化物材料的介電常數(shù)很大。例如，氧化鋁的介電常數(shù)約為9，氧化鉭的介電常數(shù)約為50，氧化鈦的介電常數(shù)超過80。當然，當大介電常數(shù)的這些材料覆蓋了接線時，由位于上、下兩側的接線之間產(chǎn)生的靜態(tài)電容會引起信號延遲或信號衰減，但通過在接線之間放置適當厚度的內層絕緣體，就可明顯緩解這一問題。倒如，在上述材料上形成一個厚度為600nm的內層絕緣體，其介電常數(shù)為4，然后形成上部接線，從而給出厚度為200nm、介電常數(shù)為100的材料。即使在這種情況下，也能將電容減少到不使用內層絕緣體情況下的電容的1%左右。這一數(shù)值僅比只提供厚度為800nm、介電常數(shù)為4的內層絕緣體材料得到的數(shù)值大30%。
一種按照本發(fā)明的有源矩陣電光顯示器件包括一個基片;
一個設在所說基片上的接線;
一個設置在所說接線上、并且由所說接線的材料的氧化物形成的陽極氧化薄膜;以及一個設置在所說基片上并且與所說陽極氧化薄膜接觸的像素電極。
該電光器件進一步還包括設有一個計數(shù)電極的另一個基片以及設置在兩個基片之間的一個電光調制層?？梢越o接線加上電位。例如，可為電光器件提供控制接線的電位使其基本上等于計數(shù)電極電位的裝置。另外，該接線還可用作有源矩陣的晶體管的選通接線。在這種情況下，選通接線與設在該基片上(不是另外一個基片上)的一個晶體管的選通電極相連，并且像素電極設置在陽極氧化薄膜上并且與設在該基片上(但不是另一個基片上)的另一個晶體管的源極和漏極中的一個極相連。在這種情況下，像素電極可進而與所說的這一個晶體管的源極和漏極中的一個極相連。
按照本發(fā)明的另一方面的一種電光器件包括一個基片;
一個設在所說基片上的一個晶體管的選通電極;
一個設在所說選通電極上并且由所說選通電極的材料的氧化物形成的阻極氧化薄膜;
一個設在所說基片上的接線;
另一個設在所說接線上并且由所說接線的材料的氧化物形成的陽極氧化薄膜;
一個設在所說另一個陽極氧化薄膜上并且與所說晶體管的源極和漏極中的一個極相連的像素電極;
一個設在另一個基片上的計數(shù)電極;
一個設在兩個基片之間的電光調制層;以及用于控制所說接線的電位使其基本上等于所說計數(shù)電極電位的裝置。
晶體管可以包括一個溝道區(qū)和至少一個補償區(qū)，補償區(qū)設在溝道區(qū)和至少源極和漏極中的一個極之間。
按照本發(fā)明的另一方面的一種電光器件包括一個基片;
一個設在所說基片上并且用作為一對電容器電極中的一個電極的接線;
一個設在所說接線上、且包括組成所說接線的材料的氧化物、并且用作為所說電容器的電介質的陽極氧化薄膜;以及一個設在所說陽極氧化薄膜上并且用作為一個像素電極和所說電極對中的另一電極的透明導電薄膜。
該電光器件可進一步包括一個晶體管，該晶體管設在該基片上，并且在該晶體管的源極和漏極中的一個極處與透明導電薄膜相連。該接線可用作為設置在該基片上的另一個晶體管的選通接線。
為了得到輔助電容器，一種方法是使用另一根選通接線作為它的電極，還有一種方法是使用輔助電容器的專用接線作為它的電極，這兩種方法都是已知的。對于這兩種方法，都可應用本發(fā)明。
特別是在后一種情況下，可使制成的陽極氧化薄膜的厚度適宜于輔助電容器。在前一種情況下，除非使用特殊的方法，否則覆蓋選通接線的陽極氧化薄膜的厚度變得和輔助電容器電介質材料的厚度相同。
例如，按日本專利申請平4-30220和平4-38637(它們是本發(fā)明的發(fā)明人的發(fā)明)所述，在補償區(qū)設在TFT的溝道區(qū)的情況下，必須將陽極氧化薄膜的厚度制成符合TFT需要的適當數(shù)值(用于驅動器或矩陣，NMOS或PMOS)。當然，電介質材料的厚度和輔助電容器一樣有其最適當?shù)臄?shù)值。因此要求電介質材料要有足夠大的擊穿電壓并且要求很薄(20-200nm)。另一方面，在使用陽極氧化薄膜來形成TFT的補償區(qū)的情況下，一般要求電介質材料比較厚(150-400nm)。因此，這些要求之間不必彼此一致。
因此最理想的情況是，為輔助電容器形成一個專用的接線，在最佳的時間內給該接線通以電流，從而即可形成具有最合適厚度的陽極氧化薄膜，而和選通接線無關。但不能說設置了輔助電容的專用接線會使孔隙率降低。因此，被認為最佳的方法應當由所期望得到的顯示器件的特性、成本、或應用場合確定。
另外，例如通過形成鋁的選通電極和選通接線以及鈦的輔助電容器接線，則只能提高輔助電容。在這種情況下，雖然輔助電容器接線的寬度很窄，但因為氧化鈦的介電常數(shù)大，所以電容足夠大，因此這就改進了孔隙率。再有，例如在輔助電容接線和數(shù)據(jù)線交叉處減少輔助電容接線的寬度，也可以減少輔助電容接線和數(shù)據(jù)線之間的分布電容。
圖1表示具有輔助電容的各種有源矩陣電路。除了這些有源矩陣電路外，還有其它的一些有源矩陣電路，它們都公開在日本專利申請平3-169306、平3-169307、平3-169308、以及平3-169309中，這些申請都是由本申請的發(fā)明人發(fā)明的。
在圖1(B)中，輔助電容器的專用接線Xn′與選通接線Xn平行。另一方面在圖1(C)中，將第n+1條線的選通接線設計成還用作第n條像素線的輔助電容器。
在圖1(D)中，用CMOS傳輸門作為一個有源元件(日本公開的專利申請平2-178632)，在這種類型的電路中，由于△V由下式表示△V＝(C1-C2)VG/(C1+C2+CLC)(其中的C1和C2中的每一個都包括一個不期望有的每個TFT的分布電容和像素電容)，因此如果讓C1和C2彼此相等，即可使△V為零。
在圖1(E)中，也用CMOS傳輸門作為一個有源元件。在這種情況下，與圖1(D)不同，既使用了NMOS的選通接線，又使用了PMOS的選通接線。在這種類型的電路中，△V與圖1(D)中的△V相同。
圖1是本發(fā)明的有源矩陣電路圖;
圖2表示本發(fā)明的有源矩陣電路的一個電路布局;
圖3表示本發(fā)明的有源矩陣電路的一個電路布局;以及圖4表示本發(fā)明電路的制造方法的一個實例。
下面參照附圖描述按照本發(fā)明的優(yōu)選實施例。圖2(A)是具有按該實施例制作的輔助電容的一個電路的頂視圖。在該圖中，Xn代表選通接線，Xn′代表輔助電容的專用接線。Ym代表數(shù)據(jù)線。CLC代表像素電容，C代表在Xn和CLC的重疊部分產(chǎn)生的輔助電容。
圖4表示該實施例的制造方法。圖4(A-1)、(B-1)、(C-1)、和(D-1)是剖面圖，而圖4(A-2)、(B-2)、(C-2)、和(D-2)是頂視圖。下面不去描述每一過程的細節(jié)，因為它們在日本專利申請平4-30220、平4-38637和平3-273377中已有敘述。
第一步，在基片1上形成用作為基底層的氧化硅薄膜2。多層氧化硅和氮化硅也可用于此項目的。然后，形成一個島狀的半導體區(qū)3、絕緣體薄膜(氧化硅)4，然后形成鋁的選通接線5和輔助電容接線6(如圖4(A-1)和(A-2)所示)。
下一步，通過陽極氧化處理方法在選通接線5和輔助電容接線6的周圍形成氧化鋁涂敷薄膜7和8。通過獨立地控制加到選通接線5和輔助電容接線6上的相對應的電流來形成陽極氧化薄膜，使選通接線5的厚度為350nm，而輔助電容接線6的厚度為150nm。另一方面，還可通過兩個步驟的陽極氧化處理來控制該氧化薄膜的厚度，如日本專利申請平4-30220或平4-38637所述。接著，進行摻雜以形成摻雜區(qū)(源極/漏極)9(如圖4(B-1)和(B-2)所示)。
隨后，形成一個150nm厚度的氧化硅內層絕緣體。將除數(shù)據(jù)線下方那部分外的所有部分上的氧化硅10除掉(如圖4(C-1)和(C-2)所示)。
在數(shù)據(jù)線和選通接線或輔助電容器接線彼此交叉的區(qū)域產(chǎn)生一個電容，該電容使選通信號或數(shù)據(jù)延遲。為了減少這一電容，有效的辦法是形成厚的內層絕緣體，但在其它區(qū)域內層絕緣體卻不是非常必要的。特別是在既使除掉一個用作選通絕緣體薄膜的氧化硅薄膜的情況下(像該實施例那樣)，就不需再有常規(guī)器件中的接觸孔，因此可顯著減少接觸失效。
按此方法，在氧化硅區(qū)域10需要一個掩模，但在其它區(qū)域掩模卻不是非常必要的。這是因為作為陽極氧化薄膜形成的氧化鋁具有很大的強度，例如在使用緩沖的氫氟酸進行蝕刻處理過程中，氧化鋁的蝕刻速度比氧化硅慢得多。
因此，對位于選通電極區(qū)域的氧化硅薄膜的蝕刻可按自動調整的方式進行。按常規(guī)，要求有一個微小的掩模調整以便形成TFT的接觸孔。但在本實施例中不需要這種調整。當然，還要除掉在輔助接線上形成的氧化硅并露出陽極氧化薄膜。
最后一步，用鋁或鉻作為上部接線來形成數(shù)據(jù)接線11。氧化硅內層絕緣體保持在氧化鋁涂敷薄膜(陽極氧化薄膜)之上，在數(shù)據(jù)線11之下。該上部接線與下部接線6交叉，在兩個接線之間有陽極氧化薄膜8和內層絕緣體。如圖4(D-1)所示，上部接線與源極或漏極9相連。通過ITO形成像素電極12。這時，通過沉積像素電極和輔助電容器的專用接線使它們彼此重疊，可以制作輔助電容器13(如圖4(D-1)和(D-2)所示)。當然，也可以在TFT的像素電極一側形成鋁(或鉻)電極和接線，并可在其上形成ITO像素電極。通過和實施例1相同的方法制造圖2(B)所示的具有輔助電路的矩陣電路。在本實施例中與實施例1的不同點在于，選通接線也是作為上部線(行)的像素電容器的一個電極而工作的。在本實施例中，將選通接線(它也是輔助電容器的一條接線)上的陽極氧化薄膜的厚度定為200mm。
特別是像在本實施例這種情況下，該如圖2(B)所示的TFT的另一種布局對于節(jié)省接線之間的距離、以及改善孔隙率都是有效的。因此，在本實施例中，同一列中相鄰的TFT的排列方式是，當上部的TFT位于數(shù)據(jù)線右側時，下部的TFT要位于數(shù)據(jù)線的左側。通過和實施例1相同的方法制作如圖2(C)所示的具有輔助電路的矩陣電路。這個電路和圖1(D)所示電路相同。即，制成的像素電極CLC覆蓋NMOS選通接線Xn和PMOS選通接線Xn′，以便驅動CMOS的傳輸門，并且形成了輔助電容C1和C2。
在這樣一種電路中，由上述的△V表達式顯然可見，因為若C1和C2彼此不相等就要產(chǎn)生△V并且像素電位要經(jīng)受強烈的波動，因此必須特別注意選通接線的寬度和像素電極的電容。使用和實施例1相同的方法制作如圖3(A)所示的具有輔助電路的矩陣電路。這個電路與圖1(E)所示電路相同。形成的像素電極LC要覆蓋第n條線的選通接線Xn和第n+1條線的選通接線Xn+1，以便驅動CMOS的傳輸門，并且形成了輔助電容器C1和C2。
在這樣一個電路中，由上述的△V表達式明顯可見，因為若C1和C2彼此不相等會產(chǎn)生△V并且像素電位會有強烈的波動，因此必須特別注意選通接線的寬度和像素電極的電容。
在像本實施例的這種情況下，這種傳輸門電路的另一種布局對于節(jié)省接線之間的距離、以及因此改善孔隙率是有效的，如圖3(A)所示。因此，在本實施例中，在相同線上的相鄰傳輸門電路的排列方式是當上部的傳輸電路位于數(shù)據(jù)線右側時，下部的傳輸電路要位于數(shù)據(jù)線的左側。通過和實施例1相同的方法制造如圖3(B)所示的具有輔助電路的矩陣電路。除輔助電容器外，該電路與圖1(E)所示電路相同，形成的像素電極CLC覆蓋了和相關像素無關的選通接線，并且形成了輔助電容器C。
因此，注意第m列，NMOS設在第n行，PMOS設在第n+2行，從而形成了傳輸門電路，并且在第n+1行上的選通接線Xn+1的陽極氧化薄膜上形成像素電極，從而形成輔助電容C。
在這樣的電路中，和實施例3和4不同的是，如果每個TFT分布電容極小，每個TFT的輔助電容將不會像分布電容器那樣起作用，所以從上述表達式可明顯看出，可以將其視作基本上為零。
在本實施例中，傳輸門電路的這個另一種布局對于節(jié)省接線間的距離以及因此改善孔隙率(如圖3(B)所示)是有效的。
按本發(fā)明如上所述形成了一個穩(wěn)定像素電壓的高可靠性輔助電容器。在本實施例中，有代表性地描述了平面型TFT，但對于在現(xiàn)有的非晶硅TFT中經(jīng)常使用的反向交錯型TFT，也能得到相同的效果。
權利要求
1.一種有源矩陣電光器件，包括一個基片；一個設在所說基片上的接線；一個設在所說接線上、并由所說接線的材料的氧化物形成的陽極氧化薄膜；以及一個設在所說基片上并與所說陽極氧化薄膜接觸的像素電極。
2.如權利要求1所述的器件，其中所說的接線是作為所說有源矩陣的一個晶體管的一個接線起作用的。
3.如權利要求1所述的器件，進一步還包括設有計數(shù)電極的另一基片;設在兩個基片之間的一個電光調制電極;以及用于控制所說接線的電位使其基本上等于所說計數(shù)電極電位的裝置。
4.如權利要求3所述的器件，其中所說陽極氧化薄膜的厚度為20-200nm。
5.如權利要求1所述的器件，其中所說接線包括從鋁、鈦和鉭這組材料中選擇出來的一種材料。
6.一種電光器件，包括一個基片;一個設在所說基片上的晶體管選通電極;一個設在所說選通電極上并且由所說選通電極的材料的氧化物形成的陽極氧化薄膜;一個設在所說基片上的接線;另一個設在所說接線上并且由所說接線的材料的氧化物形成的陽極氧化薄膜;一個設在所說另一個陽極氧化薄膜上并且與所說晶體管的源極和漏極中的一個極相連的像素電極;一個設在另一個基片上的計數(shù)電極;一個設在兩個基片之間的電光調制層;以及用于控制所說接線的電位使其基本上等于所說計數(shù)電極電位的裝置。
7.如權利要求6所述的器件，其中所說晶體管包括一個溝道區(qū)和至少一個補償區(qū)，該補償區(qū)設在所說溝道區(qū)和所說源極、漏極中的至少一個極之間。
8.如權利要求7所述的器件，其中所說選通電極包括鋁，并且所說接線包括鈦。
9.如權利要求6所述的器件，其中所說另一個陽極氧化薄膜的厚度為20-200nm。
10.如權利要求6所述的器件，進一步還包括一個設在所說另一個陽極氧化薄膜上并以所說接線作為下部接線的內層絕緣體;以及一個與所說下部接線交叉的上部接線，在它們之間設有所說另一個陽極氧化薄膜和所說內層絕緣體。
11.如權利要求10所述的器件，其中所說上部接線與所說晶體管的源極和漏極中的另一個極相連。
12.一種電光器件，包括一個基片;一個設在所說基片上并且與設在所說基片上的一個晶體管的一個選通電極相連的選通接線;一個設在所說選通接線上并由所說選通接線的材料的氧化物形成的陽極氧化薄膜;以及一個設在所說陽極氧化薄膜上并且與設在所說基片上的另一個晶體管的源極和漏極中的一個極相連的像素電極。
13.如權利要求12所述的器件，其中所說的像素電極與所說的一個晶體管的源極和漏極中的一個極相連接。
14.一種電光器件，包括一個基片;一個設在所說基片上并且起一個電容器的一對電極中的一個電極作用的接線;一個設在所說接線上、并由所說接線的材料的氧化物形成的并且起所說電容的電介質作用的陽極氧化薄膜;以及一個設在所說陽極氧化薄膜上并且起像素電極和所說電極對中的另一個電極作用的透明導電薄膜。
15.如權利要求14所述的器件，進一步還包括一個晶體管，該晶體管設在所說基片上并且在所說晶體管的源極和漏極中的一個極處與所說透明導電薄膜相連。
16.如權利要求15所述的器件，其中所說的接線起設在所說基片上的另一個晶體管的選通接線的作用。
17.如權利要求14所述的器件，進一步還包括設有計數(shù)電極的另一個基片;設在兩個基片之間的一個電光調制層;以及用于控制所說接線的電位使其基本上等于所說計數(shù)電極電位的裝置。
18.如權利要求17所述的器件，其中所說陽極氧化薄膜的厚度為20-200nm。
全文摘要
在諸如有源矩陣液晶顯示器之類的電光器件中，用鋁選通接線或與其等效的接線作輔助電容的一個電極，用像素電極作另一個電極，用通過對選通接線或與其等效的接線進行陽極氧化處理得到的高電介質常數(shù)的氧化薄膜作為該電容器的電介質材料，由此即得到了高擊穿電壓和大電容值的輔助電容(附加電容)，用于穩(wěn)定像素電極的電位。
文檔編號G02F1/1343GK1078311SQ93105190
公開日1993年11月10日 申請日期1993年4月1日 優(yōu)先權日1992年4月1日
發(fā)明者山崎舜平 申請人:株式會社半導體能源研究所