線(Dl、D2、D3*”Dj*”Gn)的延長線方向大致相同。當(dāng)然優(yōu)選的，附加線L可以與數(shù)據(jù)線(D1、D2、D3…Dj…Gn)相平行，這樣一來，可以使得避免附加線L與數(shù)據(jù)線(D1、D2、D3…Dj)之間出現(xiàn)交叉而導(dǎo)致信號(hào)短路，或出現(xiàn)重疊而導(dǎo)致耦合電容增加。
[0037]此外，上述附加線L可以部分或全部與所述數(shù)據(jù)線(D1、D2、D3-Dj)同層同材料設(shè)置，從而可以簡化制作工藝。
[0038]本發(fā)明實(shí)施例提供一種陣列基板，包括多條柵線和數(shù)據(jù)線，以及由柵線和數(shù)據(jù)線交叉界定的多個(gè)亞像素。此外，相鄰兩列亞像素之間設(shè)置有至少一條用于提供附加數(shù)據(jù)信號(hào)的附加線同一列的亞像素對(duì)應(yīng)至少一條附加線，同一列的亞像素中至少一個(gè)亞像素由該亞像素對(duì)應(yīng)的附加線驅(qū)動(dòng)。這樣一來，通過設(shè)置上述附加線，柵極驅(qū)動(dòng)器可以同時(shí)掃描多條柵線，使得分別連接有數(shù)據(jù)線和附加線的不同行的亞像素同時(shí)開啟，并分別接收數(shù)據(jù)線輸入的數(shù)據(jù)信號(hào)以及附加線輸入的附加數(shù)據(jù)信號(hào)。從而提高了用于顯示圖像的數(shù)據(jù)信號(hào)或附加數(shù)據(jù)信號(hào)的傳輸速度，使得驅(qū)動(dòng)顯示器進(jìn)行顯示的能力倍增，提升了顯示器的響應(yīng)速度。
[0039]由于在陣列基板上，附加線L的數(shù)量不同，陣列基板的結(jié)構(gòu)也不盡相同。以下，通過具體的實(shí)施例對(duì)不同數(shù)量的附加線L對(duì)應(yīng)的陣列基板的結(jié)構(gòu)進(jìn)行詳細(xì)的舉例說明。
[0040]實(shí)施例一
[0041]每相鄰兩列亞像素10與亞像素10’之間設(shè)置有一條附加線L，同一列的亞像素10對(duì)應(yīng)一條數(shù)據(jù)線和一條附加線，例如圖3中第一列的亞像素10對(duì)應(yīng)左邊的數(shù)據(jù)線Dl和右邊的附加線L。
[0042]第2i+l行亞像素10的開關(guān)單元，例如TFT與該亞像素10對(duì)應(yīng)的數(shù)據(jù)線(D1、D2、D3…Dj?…Dm)相連接。
[0043]第2i+2行亞像素10的TFT與該亞像素10對(duì)應(yīng)的附加線L相連接。
[0044]其中，i彡0，且為整數(shù)。
[0045]具體的，如圖3所示，奇數(shù)行亞像素10的TFT與數(shù)據(jù)線(D1、D2、D3-Dj…Dm) ?’偶數(shù)行亞像素10的TFT與附加線L相連接。這樣一來，柵極驅(qū)動(dòng)器12可以同時(shí)向第2i+l行和第2i+2行柵線G2i+1和G2i+2輸入掃描信號(hào)，以使得第2i+l行和第2i+2行的亞像素10同時(shí)打開，在此情況下，源極驅(qū)動(dòng)器13可以同時(shí)向數(shù)據(jù)線(D1、D2、D3-Dj-Dm)輸入數(shù)據(jù)信號(hào)Vdata，以及向每一條附加線L輸入附加數(shù)據(jù)信號(hào)Add_Vdata，用于顯示圖像。由于兩行柵線同時(shí)被掃描，因此第2i+2行柵線G2i+2上的亞像素與第2i+l行柵線G2i+1上的亞像素10可以同時(shí)接收源極驅(qū)動(dòng)器13輸出的用于顯示圖像的信號(hào)。從而避免了現(xiàn)有技術(shù)中，逐行對(duì)柵線G2i+1和柵線G2i+2進(jìn)行掃描時(shí)，由于柵線G2i+2打開時(shí)間晚于柵線G2i+1，而導(dǎo)致的柵線G2i+2上所在的亞像素10接收源極驅(qū)動(dòng)器13輸出信號(hào)有所延遲。因此，減小了信號(hào)延時(shí)，提升了顯示器件的響應(yīng)速度。
[0046]實(shí)施例二
[0047]每相鄰兩列亞像素10與亞像素10’之間設(shè)置有兩條附加線L，同一列的亞像素10對(duì)應(yīng)一條數(shù)據(jù)線和兩條附加線L，所述兩條附加線分別為第一附加線LI和第二附加線L2，例如圖4中第一列的亞像素10對(duì)應(yīng)左邊的數(shù)據(jù)線Dl和右邊的第一附加線LI和第二附加線L2。
[0048]第3?+1行亞像素10的TFT與該亞像素10對(duì)應(yīng)的數(shù)據(jù)線(DU D2、D3…Dj…Dm)
相連接。
[0049]第3i+2行亞像素10的TFT與該亞像素10對(duì)應(yīng)的第一附加線LI相連接。
[0050]第3i+3行亞像素10的TFT與該亞像素10對(duì)應(yīng)的第二附加線L2相連接。
[0051]其中，i彡0，且為整數(shù)。
[0052]具體的，如圖4所示，第一行、第四行亞像素10的TFT與數(shù)據(jù)線(D1、D2、D3-Dj...Dm);第二行、第五行亞像素10的TFT與第一附加線LI相連接；第三行、第六行亞像素10的TFT與第二附加線L2相連接。
[0053]這樣一來，柵極驅(qū)動(dòng)器12可以同時(shí)向第3i+l行、第3i+2行以及第3i+3行柵線G3i+1、柵線G3i+2以及G3i+3輸入掃描信號(hào)，以使得第3i+l行、第3i+2行以及第3i+3行的亞像素10同時(shí)打開，在此情況下，源極驅(qū)動(dòng)器13可以同時(shí)向數(shù)據(jù)線(Dl、D2、D3…Dj?…Dm)輸入數(shù)據(jù)信號(hào)Vdata、向每一條第一附加線LI以及向第二附加線L2分別輸入第一附加數(shù)據(jù)信號(hào)Add_Vdatal和第二附加數(shù)據(jù)信號(hào)Add_Vdata2，用于顯示圖像。其中，根據(jù)實(shí)際圖像顯示的需要，上述第一附加數(shù)據(jù)信號(hào)Add_Vdatal和第二附加數(shù)據(jù)信號(hào)Add_Vdata2可以相同，也可以不同。
[0054]由于上述三行柵線同時(shí)被掃描，因此第3i+3行柵線G3i+3上的亞像素10、第3i+2行柵線G3i+2上的亞像素10，以及第3i+l行柵線G3i+1上的亞像素10可以同時(shí)接收源極驅(qū)動(dòng)器13輸出的用于顯示圖像的信號(hào)。從而避免了現(xiàn)有技術(shù)中，逐行對(duì)柵線G3i+1和柵線G3i+2進(jìn)行掃描時(shí)，由于柵線G3i+2打開時(shí)間晚于柵線G3i+1，而導(dǎo)致的柵線G3i+2上所在的亞像素10接收源極驅(qū)動(dòng)器13輸出信號(hào)有所延遲。因此，減小了信號(hào)延時(shí)，提升了顯示器件的響應(yīng)速度。
[0055]實(shí)施例二相對(duì)于實(shí)施例一而言，由于實(shí)施例二打開的柵線的數(shù)量較多，因此源極驅(qū)動(dòng)器13輸出信號(hào)的傳輸速度越快，構(gòu)成的顯示器的響應(yīng)速度也越快。然而，由于實(shí)施例二設(shè)置的附加線L的數(shù)量較多，因此相對(duì)于實(shí)施例一而言，如果布線區(qū)域相同，那么實(shí)施例二提供給的方案中數(shù)據(jù)線(Dl、D2、D3…Dj…Dm)和附加線L的線寬較窄，從而對(duì)制作工藝和精度的要求較高。
[0056]綜上所述，同時(shí)打開的柵線越多，需要設(shè)置的附加線的條數(shù)越多，信號(hào)的延時(shí)率越低，顯示器件的響應(yīng)速度越高，然而制作工藝和精度的要求也越高。本發(fā)明實(shí)施例僅僅是對(duì)設(shè)置有一條和兩條附加線的陣列基板的具體結(jié)構(gòu)進(jìn)行了說明，具有其它數(shù)目的附加線的陣列基板在此不再一一贅述，但都應(yīng)當(dāng)屬于本發(fā)明的保護(hù)范圍。此外，實(shí)施例一和實(shí)施例二均是以奇數(shù)行柵線控制的亞像素與偶數(shù)行控制的亞像素連接不同的數(shù)據(jù)線(D1、D2、D3…Dj?…Dm)或附加線L為例進(jìn)行的說明。當(dāng)然，本發(fā)明提供的方案不僅限于上述連接方式，對(duì)與附加線L連接的亞像素10所在的柵線和與數(shù)據(jù)線(D1、D2、D3-Dj-Dm)連接的亞像素10所在的柵線不做限定，只要向同時(shí)打開的各行柵線提供數(shù)據(jù)信號(hào)的信號(hào)線不同即可。例如需要同時(shí)打開柵線Gl和柵線G4，那么柵線Gl控制的亞像素10可以連接數(shù)據(jù)線(D1、D2、D3...Dj…Dm)，柵線G4控制的亞像素10可以連接附加線?；蛘撸枰瑫r(shí)打開柵線G2、柵線G7和柵線G10，那么柵線G2控制的亞像素10可以連接數(shù)據(jù)線(01、02、03?0>.0111)，柵線G7控制的亞像素10可以連接第一附加線LI，柵線GlO控制的亞像素10可以連接第二附加線L2。其他連接方式同理可得，此處不再贅述。
[0057]以下通過具體的實(shí)施例，對(duì)實(shí)施例二提供的陣列基板中，第一附加線L和第二附加線L2的設(shè)置方式進(jìn)行詳細(xì)的說明:
[0058]實(shí)施例三
[0059]如圖4或圖5a所示，第一附加線LI設(shè)置于亞像素10與第二附加線L2之間；
[0060]第3i+3行(例如第三行)亞像素10的TFT的源極20上設(shè)置有第一過孔30 ；
[0061]第二附加線L2上設(shè)置有第二過孔31。
[0062]第3i+3行(例如第三行)亞像素10的TFT的源極20，通過分別貫通第一過孔30和第二過孔31的第一搭接電極層21，與第二附加線L2相連接，從而使得第i+2行亞像素10的TFT能夠與第二附加線L2相連接。其中，所述第一搭接電極層21可以采用透明導(dǎo)電材料構(gòu)成，例如氧化銦錫或氧化銦鋅，還可以采用構(gòu)成TFT柵極22的柵極金屬層進(jìn)行制備。
[0063]其中，第一附加線LI上與第一搭接電極層21之間重疊部分的線寬a，可以小于第一附加線LI的線寬b。
[0064]或者，還可以將第一搭接電極層21上與第一附加線LI之間重疊部分的線寬，小于上述第一搭接電極層21的線寬。這樣一來，通過減小構(gòu)成第一附加線LI與第一搭接電極層21之間耦合電容上、下基板的面積，可以達(dá)到減小耦合電容的目的。
[0065]