一種硅基集成電光或-與邏輯器件的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于光信息處理和光計算領(lǐng)域，尤其涉及一種基于硅基納米線波導(dǎo)的可實 現(xiàn)兩輸入變量任意邏輯函數(shù)的集成電光或與邏輯器件。
【背景技術(shù)】
[0002] 光信息處理技術(shù)具有處理并行度高、串?dāng)_低、帶寬大、功耗低等優(yōu)點，將在未來的 大規(guī)模數(shù)據(jù)處理和數(shù)據(jù)互連中扮演著重要的角色。光邏輯器件作為未來光計算機的重要單 元，近年來得到了長足的發(fā)展。2007年，美國科學(xué)家JamesHardy和以色列科學(xué)家Joseph Shamir提出了電光導(dǎo)向邏輯（"Opticsinspiredlogicarchitecture"，OpticsExpress， Vol. 15,IssueI，2007,pp. 150-165)的概念，該邏輯運算構(gòu)架的基本思想是利用電信號操 作數(shù)控制光開關(guān)網(wǎng)絡(luò)中的開關(guān)狀態(tài)來改變光的傳播方向，最終將邏輯運算結(jié)果以光的形式 在特定的端口輸出。電光導(dǎo)向邏輯利用光開關(guān)網(wǎng)絡(luò)來控制光的傳播完成邏輯運算，操作數(shù) 對光開關(guān)的作用是同時完成的，不會產(chǎn)生逐級的處理延遲，其運算過程依賴于光的傳播，可 以實現(xiàn)高速的邏輯運算。
[0003] 電光導(dǎo)向邏輯器件的基本單元是光開關(guān)，基于硅基微納波導(dǎo)微環(huán)諧振器的光開 關(guān)，具有功耗低、結(jié)構(gòu)緊湊、與CMOS工藝兼容等優(yōu)點，利于實現(xiàn)光電混合集成。目前文獻所 報道的導(dǎo)向邏輯結(jié)構(gòu)大多是采用硅基微環(huán)諧振光開關(guān)實現(xiàn)的，如電光與/與非門、或/或非 門、同或/異或門、譯碼器/編碼器、半加器等邏輯器件，這些器件采用熱光效應(yīng)或等離子色 散效應(yīng)，可完成不同速率條件下多個電輸入邏輯變量的特定邏輯函數(shù)。這些邏輯器件結(jié)構(gòu) 是針對某種特定功能的邏輯運算而設(shè)計的，因此不具有普適性。

【發(fā)明內(nèi)容】

[0004] 有鑒于此，本發(fā)明的主要目的在于提供一種基于硅基納米線波導(dǎo)的片上集成電光 或-與邏輯器件，通過該電光邏輯器件，實現(xiàn)兩個輸入變量的任意邏輯函數(shù)（包括"與"、"與 非"、"或"、"或非"、"同或"、"異或")。該電光邏輯器件由四個硅基微環(huán)諧振器構(gòu)成，可以解決 兩輸入變量的導(dǎo)向邏輯的可重構(gòu)問題。該電光邏輯器件充分發(fā)揮了硅基波導(dǎo)結(jié)構(gòu)緊湊、功 耗低、與CMOS工藝兼容等優(yōu)點，解決了可重構(gòu)電光導(dǎo)向邏輯器件的集成化和小型化問題。
[0005] 為了達到上述目的，本發(fā)明提供了一種實現(xiàn)兩輸入變量任意邏輯函數(shù)的硅基集成 化的電光或-與邏輯器件，該電光或-與邏輯器件采用絕緣體上硅（SOI)材料制備，該電光 或-與邏輯器件的基本單元為硅基納米線微環(huán)諧振器。
[0006] 上述方案中，微環(huán)諧振器的調(diào)制方式為基于熱光效應(yīng)的熱光調(diào)制或者基于自由載 流子等離子色散效應(yīng)的電光調(diào)制。
[0007] 上述方案中，實現(xiàn)兩輸入變量A和B任意邏輯函數(shù)的硅基集成化的電光或-與邏 輯器件由兩個最大項結(jié)構(gòu)級聯(lián)而成。第一最大項結(jié)構(gòu)中直波導(dǎo)L2的下載通過過渡波導(dǎo)L6 與第二最大項結(jié)構(gòu)中直波導(dǎo)L3的輸入端相連。由第二最大項結(jié)構(gòu)中直波導(dǎo)L4的下載端得 到A和B的任意邏輯函數(shù)。
[0008] 上述方案中，最大項結(jié)構(gòu)由兩段直波導(dǎo)（LI和L2)和兩個微環(huán)諧振器（R11和R12) 組成，輸入變量A加載在Rll上，輸入變量B加載在R12上。由Ll的輸入端輸入的是一個 波長固定、功率恒定的連續(xù)光信號，L2的下載端得到兩個輸入邏輯變量A和B的最大項。
[0009] 上述方案中，將Rll和R12的初始諧振波長設(shè)置于A1，工作波長置于A2，其中A1 <入2，可實現(xiàn)A和B的最大項Yl=A+B。
[0010] 上述方案中，將Rll的初始諧振波長設(shè)置于A2，將R12的初始諧振波長設(shè)置于 A1，工作波長置于X2，其中A2，可實現(xiàn)A和B的最大項Y1 =X+B。
[0011] 上述方案中，將Rll的初始諧振波長設(shè)置于A1，將R12的初始諧振波長設(shè)置于 入2，工作波長置于X2，其中AA2，可實現(xiàn)A和B的最大項Yl=
[0012] 上述方案中，將Rll和R12的初始諧振波長設(shè)置于A2，工作波長置于A2，可實現(xiàn)A和B的最大項Yl=A+ 5。
[0013] 上述方案中，通過第一最大項結(jié)構(gòu)實現(xiàn)（A+0)，第二最大項結(jié)構(gòu)實現(xiàn)（B+0)，娃基 集成化的電光或-與邏輯器件可以輸出A和B的"與"運算結(jié)果。
[0014] 上述方案中，通過第一最大項結(jié)構(gòu)實現(xiàn)i+i,硅基集成化的電光或與邏輯器件可 以輸出A和B的"與非"運算結(jié)果。
[0015] 上述方案中，通過第一最大項結(jié)構(gòu)實現(xiàn)A+B，硅基集成化的電光或-與邏輯器件可 以輸出A和B的"或"運算結(jié)果。
[0016] 上述方案中，通過第一最大項結(jié)構(gòu)實現(xiàn)(1+〇)，第二最大項結(jié)構(gòu)實現(xiàn)(f+O)，硅 基集成化的電光或-與邏輯器件可以輸出A和B的"或非"運算結(jié)果。
[0017] 上述方案中，通過第一最大項結(jié)構(gòu)實現(xiàn)(A+ 第二最大項結(jié)構(gòu)實現(xiàn)硅 基集成化的電光或-與邏輯器件可以輸出A和B的"同或"運算結(jié)果。
[0018] 上述方案中，通過第一最大項結(jié)構(gòu)實現(xiàn)（A+B)，第二最大項結(jié)構(gòu)實現(xiàn)(6[+ ，硅 基集成化的電光或-與邏輯器件可以輸出A和B的"異或"運算結(jié)果。
[0019] 從上述技術(shù)方案可以看出，本發(fā)明具有以下有益效果：
[0020] (1)本發(fā)明提出的硅基集成電光或-與邏輯器件，可以實現(xiàn)兩個電學(xué)輸入變量的 任意邏輯函數(shù)，包括"與"、"與非"、"或"、"或非"、"同或"、"異或"，具有較好的靈活性和普適 性。
[0021] (2)本發(fā)明提出的硅基集成電光或-與邏輯器件，由硅基微環(huán)諧振器和硅波導(dǎo)構(gòu) 成，加工工藝方面與CMOS工藝是兼容的，可以利用現(xiàn)成的CMOS工藝技術(shù)，使得器件體積小、 功耗低、成本低，便于與電學(xué)元件進行集成。
【附圖說明】
[0022] 為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白，以下結(jié)合具體實施例，并參照 附圖，對本發(fā)明進一步詳細說明，其中：
[0023] 圖1是依照本發(fā)明實施例的實現(xiàn)兩個輸入變量（A和B)的最大項的最大項結(jié)構(gòu)示 意圖；
[0024] 圖2是依照本發(fā)明實施例中微環(huán)諧振器環(huán)形波導(dǎo)熱調(diào)制機構(gòu)的剖面圖；
[0025] 圖3是依照本發(fā)明實施例的實現(xiàn)兩個輸入變量A和B的函數(shù)Yl=A+B時，最大項 結(jié)構(gòu)中微環(huán)諧振器Rll和R12在初始狀態(tài)（即A和B均為低電平）的光譜響應(yīng)曲線；
[0026] 圖4是依照本發(fā)明實施例的實現(xiàn)兩個輸入變量A和B的函數(shù)Yl=A+B時，最大 項結(jié)構(gòu)中微環(huán)諧振器Rll和R12在初始狀態(tài)（即A和B均為低電平）的光譜響應(yīng)曲線；
[0027] 圖5是依照本發(fā)明實施例的實現(xiàn)兩個輸入變量A和B的函數(shù)丨Yl=A+B時，最大 項結(jié)構(gòu)中微環(huán)諧振器Rll和R12在初始狀態(tài)（即A和B均為低電平）的光譜響應(yīng)曲線；
[0028] 圖6是依照本發(fā)明實施例的實現(xiàn)兩個輸入變量A和B的函數(shù)Yl=S+B時，最大 項結(jié)構(gòu)中微環(huán)諧振器Rll和R12在初始狀態(tài)（即A和B均為低電平）的光譜響應(yīng)曲線；
[0029] 圖7是依照本發(fā)明實施例的實現(xiàn)兩個輸入變量（A和B)任意邏輯函數(shù)的電光 或-與邏輯器件結(jié)構(gòu)示意圖。
【具體實施方式】
[0030] 需要說明的是，在附圖或說明書描述中，相似或相同的部分都使用相同的圖號。附 圖中未繪示或描述的實現(xiàn)方式，為所屬技術(shù)領(lǐng)域中普通技術(shù)人員所知的形式。另外，雖然本 文可提供包含特定值的參數(shù)的示范，但應(yīng)了解，參數(shù)無需確切等于相應(yīng)的值，而是可在可接 受的誤差容限或設(shè)計約束內(nèi)近似于相應(yīng)的值。此外，以下實施例中提到的方向用語，例如 "上"、"下"、"前"、"后"、"左"、"右"等，僅是參考附圖的方向。因此，使用的方向用語是用來 說明并非用來限制本發(fā)明。
[0031] 本發(fā)明在材料加工方面采用的是絕緣體上娃（SilicononInsulator，SOI)技 術(shù)，SOI波導(dǎo)芯層硅的材料折射率為3. 5,包層為空氣或二氧化硅，二者的折射率分別為I和 1. 44。由于包層和芯層之間的折射率差很大，基于SOI技術(shù)的納米線波導(dǎo)結(jié)構(gòu)具有很強的 光場限制能力和很低的彎曲損耗。這樣的特點使得在一個芯片上實現(xiàn)多個不同形狀與功能 的SOI波導(dǎo)器件更容易集成。本發(fā)明構(gòu)建器件所采用的基本單元是基于硅基納米線波導(dǎo)的 微環(huán)諧振器（MicroringResonator)，環(huán)形波導(dǎo)的半徑可以小至5微米，結(jié)構(gòu)緊湊，可以實 現(xiàn)105/cm2以上的高集成度，有利于復(fù)雜可重構(gòu)導(dǎo)向邏輯