一種液晶顯示面板及制作方法
【專利摘要】本發(fā)明公開了一種液晶顯示面板及制作方法，該液晶顯示面板包括薄膜晶體管，其中，用于連通薄膜晶體管源漏極的有源層由多于2個的成膜層構成，并且有源層與面板上的鈍化層的接觸處為有源層中的非高速成膜層。本發(fā)明的液晶顯示面板具有更好的背溝道特性，漏電會更低。
【專利說明】
一種液晶顯示面板及制作方法
技術領域
[0001]本發(fā)明屬于液晶顯示技術領域，具體地說，尤其涉及一種液晶顯示面板及制作方法。
【背景技術】
[0002]近年來，大尺寸、高解析度的電視受到越來越多商家和消費者的青睞。隨著顯示器尺寸越來越大，在保證開啟電流1n和閾值電壓Vth的基礎上，顯示器的電容保持效果也越來越重要。由于液晶顯示器件大部分時間都工作在關態(tài)，所以漏電流對器件顯示性能的影響很大。
[0003]—般BCE(B表不基極，C表不集電極，E表不發(fā)射極)晶體管結構，溝道做完以后，后續(xù)還有沉積金屬等很多制程，這些后續(xù)制程會對背溝道特性產(chǎn)生影響。有源層一般都采用AL/AH結構，其中，AL是主要導電通道，采用低速成膜，用以以保證良好的薄膜品質(zhì)，較少的界面缺陷;AH使用的是高速成膜，界面缺陷較多，在背溝道有很多的界面態(tài)。當柵極電壓Vg為一小的負電壓時，也就是晶體管處于導電的負亞閾值區(qū)時，在背溝道處會形成一小的導電通道，造成背溝道漏電。同時，TFT-1XD器件的關斷電壓一般也設定在負亞閾值區(qū)附近。并且，由于AH沉積均一性較差且缺陷較多，很容易受后續(xù)制程影響，會造成背溝道處漏電流較高且較為離散，導致亮度顯示不均、信耐性等問題。
[0004]因此，提高背溝道均一性，改善背溝道處有源層的界面特性，對顯示器性能提升的意義重大。器件亞閾值區(qū)1-V表現(xiàn)如圖1標注所示的區(qū)域，其主要受器件背溝道及背溝道和鈍化層PV的界面特性影響。

【發(fā)明內(nèi)容】

[0005]為解決以上問題，本發(fā)明提供了一種液晶顯示面板及制作方法。
[0006]根據(jù)本發(fā)明的一個方面，提供了一種液晶顯示面板，包括薄膜晶體管，其中，
[0007]用于連通薄膜晶體管源漏極的有源層由多于2個的成膜層構成，并且有源層與所述面板的鈍化層的接觸處為有源層中的非高速成膜層。
[0008]根據(jù)本發(fā)明的一個實施例，所述有源層包括3個成膜層。
[0009]根據(jù)本發(fā)明的一個實施例，第二成膜層設置于第一成膜層和第三成膜層之間，其中，
[0010]第一成膜層為低速成膜層，第三成膜層為高速成膜層，第二成膜層的成膜速度介于第一成膜層的成膜速度和第三成膜層的成膜速度之間。
[0011]根據(jù)本發(fā)明的一個實施例，所述有源層與鈍化層的接觸處為有源層的第二成膜層。
[0012]根據(jù)本發(fā)明的一個實施例，所述第一成膜層和所述第二成膜層的厚度之和為所述有源層整體厚度的1/3。
[0013]根據(jù)本發(fā)明的另一個方面，還提供了一種液晶顯示面板制作方法，包括:
[0014]在基底上形成柵極；
[0015]在柵極上形成柵絕緣層；
[0016]在柵絕緣層上形成有源層，其中，所述有源層由多于2個的成膜層構成；
[0017]在有源層上形成歐姆接觸層；
[0018]在歐姆接觸層上形成薄膜晶體管的源極和漏極；
[0019]在薄膜晶體管的源極和漏極上形成有鈍化層，所述有源層與所述鈍化層的接觸處為有源層中的非高速成膜層。
[0020]根據(jù)本發(fā)明的一個實施例，所述有源層包括3個成膜層。
[0021]根據(jù)本發(fā)明的一個實施例，在形成所述有源層時包括:
[0022]在柵絕緣層上形成第一成膜層；
[0023]在第一成膜層上形成第二成膜層；
[0024]在第二成膜層上形成第三成膜層，
[0025]其中，所述第一成膜層為低速成膜層，所述第三成膜層為高速成膜層，所述第二成膜層的成膜速度介于第一成膜層的成膜速度和第三成膜層的成膜速度之間。
[0026]根據(jù)本發(fā)明的一個實施例，所述有源層與所述鈍化層的接觸處為有源層的第二成膜層。
[0027]根據(jù)本發(fā)明的一個實施例，所述第一成膜層和所述第二成膜層的厚度之和為所述有源層整體厚度的1/3。
[0028]本發(fā)明的有益效果:
[0029]本發(fā)明將目前常用的有源層AS由高速成膜層AH和低速成膜層AL的兩層結構，改為目前的AL1/AL2/AH三層結構，并且保證AL1/AL2的總厚度大于有源層AS導電層厚度，以保證背溝道和鈍化層PV界面處的有源層為AL2AL2成膜速度高于ALl低于AH，膜質(zhì)及界面態(tài)密度均優(yōu)于AH，從而使得本發(fā)明的液晶顯示面板具有更好的背溝道特性，漏電會更低。
[0030]本發(fā)明的其它特征和優(yōu)點將在隨后的說明書中闡述，并且，部分地從說明書中變得顯而易見，或者通過實施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點可通過在說明書、權利要求書以及附圖中所特別指出的結構來實現(xiàn)和獲得。
【附圖說明】
[0031]為了更清楚地說明本發(fā)明實施例中的技術方案，下面將對實施例描述中所需要的附圖做簡單的介紹:
[0032I圖1是現(xiàn)有技術中液晶顯示器件亞閾值區(qū)1-V顯示示意圖；
[0033]圖2是現(xiàn)有技術中一種液晶顯示面板背溝道處的剖面示意圖；
[0034]圖3是根據(jù)本發(fā)明的一個實施例的液晶顯示面板背溝道處的剖面示意圖；
[0035]圖4是現(xiàn)有技術中同一液晶顯示面板背溝道不同點位的漏電流顯示示意圖；
[0036]圖5是采用本發(fā)明的液晶顯示面板背溝道不同點位的漏電流顯示示意圖。
【具體實施方式】
[0037]以下將結合附圖及實施例來詳細說明本發(fā)明的實施方式，借此對本發(fā)明如何應用技術手段來解決技術問題，并達成技術效果的實現(xiàn)過程能充分理解并據(jù)以實施。需要說明的是，只要不構成沖突，本發(fā)明中的各個實施例以及各實施例中的各個特征可以相互結合，所形成的技術方案均在本發(fā)明的保護范圍之內(nèi)。
[0038]目前，液晶顯示面板上連通薄膜晶體管源漏極的有源層AS通常由高速成膜AH層和低速成膜AL層兩層結構構成。如圖2所示，在基底上形成有柵極Ml;在柵極Ml上形成有柵絕緣層GI;在柵絕緣層GI上形成有有源層AS，此處的有源層包括形成于柵絕緣層GI上的低速成膜層AL和形成于低速成膜層AL上的高速成膜層AH;在高速成膜層AH上形成有歐姆接觸層N+;在歐姆接觸層N+上形成有薄膜晶體管的源極S和漏極D;在薄膜晶體管的源極S和漏極D上形成有鈍化層PV。
[0039]由圖2可知，鈍化層PV與有源層AS的高速成膜層AH層接觸，由于AH層成膜速度高，形成的AH層膜質(zhì)及界面態(tài)密度較AL層差。這就會造成AH層均一性較差，缺陷較多，造成背溝道漏電流較大。此處的高速成膜AH層和低速成膜AL層中的成膜速度是相對而言的，即高速成膜AH層的成膜速度大于低速成膜AL層的成膜速度。在本發(fā)明中，高速成膜AH層的成膜速度采用現(xiàn)有技術中通用的高速成膜速度，低速成膜AL層的成膜速度采用現(xiàn)有技術中的通用的低速成膜速度。
[0040]為解決以上問題，本發(fā)明提供了一種液晶顯示面板，該液晶顯示面板包括薄膜晶體管，其中，用于連通薄膜晶體管源漏極的有源層由多于2個的成膜層構成，并且有源層與面板上的鈍化層的接觸處為有源層的非高速成膜層。這樣，可以使得鈍化層與有源層接觸處的膜質(zhì)及界面態(tài)密度優(yōu)于AH層，從而使得背溝道具有更好的特性，背溝道漏電會降低。
[0041]如圖3所示為根據(jù)本發(fā)明的一個實施例的液晶顯示面板背溝道處的剖面結構示意圖，該圖中的有源層包括3個成膜層，以下參考圖3來對本發(fā)明進行詳細說明。如圖3所示，該液晶顯示面板在基底上形成有柵極Ml;在柵極Ml上形成有柵絕緣層GI;在柵絕緣層GI上形成有有源層AS，此處的有源層包括形成于柵絕緣層GI上的第一低速成膜層AL1、形成于第一低速成膜層ALl(對應第一成膜層)上的第二成膜層和形成于第二成膜層AL2(對應第二成膜層)上的高速成膜層AH(對應第三成膜層)；在高速成膜層AH上形成有歐姆接觸層N+;在歐姆接觸層N+上形成有薄膜晶體管的源極S和漏極D;在薄膜晶體管的源極S和漏極D上形成有鈍化層PV。
[0042]對比圖2和圖3可知，兩種結構中有源層的結構不同。圖2中的現(xiàn)有技術中采用高速成膜AH層和低速成膜AL層兩層結構。而本發(fā)明的圖3中包括3個成膜層，除包括現(xiàn)有技術中采用高速成膜AH層和低速成膜AL層(對應第一低速成膜層ALl)兩層結構外，還在高速成膜AH層和第一低速成膜ALl層之間設置了一第二成膜層AL2。
[0043]其中，第二成膜層AL2的成膜速度高于ALl而低于AH，其膜質(zhì)及界面態(tài)密度均優(yōu)于AH，具有更好的背溝道特性，漏電會更低，CVD成膜更為均勻。
[0044]在本發(fā)明的一個實施例中，有源層與鈍化層的接觸處為有源層的第二成膜層。如圖3所示，將背溝道和鈍化層PV接觸處設置為第二成膜層AL2，由于第二成膜層AL2膜質(zhì)及界面態(tài)密度均優(yōu)于AH，具有更好的背溝道特性，因此可以降低背溝道漏電流。
[0045]為保證背溝道的導電層厚度及控制該制程所花費時間，在本發(fā)明的一個實施例中，第一低速成膜層ALl(第一成膜層)和第二成膜層AL2的厚度之和設置為有源層整體厚度的 1/3。
[0046]本發(fā)明將目前常用的有源層AS由高速成膜層AH和低速成膜層AL的兩層結構，改為目前的AL1/AL2/AH三層結構，且保證AL1/AL2的總厚度大于有源層AS導電層厚度，以保證背溝道和鈍化層PV界面處的有源層為AL2，因為AL2成膜速度高于ALl低于AH，膜質(zhì)及界面態(tài)密度均優(yōu)于AH。本發(fā)明有更好的背溝道特性，漏電會更低。
[0047]如圖4所示為采用現(xiàn)有技術的兩層結構成膜層的有源層三個不同位置的漏電示意圖，由該圖可知，背溝道有些點位漏電流1ff較高且較為離散，均一性不好。
[0048]如圖5所示為采用本發(fā)明的有源層的三個不同位置的漏電示意圖，由該圖可知，背溝道處的電性均一性較好，且漏電流1ff無明顯很高的點位。由圖5可知，本發(fā)明在降低背溝道漏電流1ff的同時提高了器件的均一性。
[0049]根據(jù)本發(fā)明的另一個方面，還提供了一種液晶顯示面板制作方法，包括:在基底上形成有柵極Ml;在柵極Ml上形成有柵絕緣層GI;在柵絕緣層GI上形成有有源層AS，此處的有源層包括形成于柵絕緣層GI上的第一低速成膜層ALl、形成于第一低速成膜層ALl (對應第一成膜層)上的第二成膜層和形成于第二成膜層AL2(對應第二成膜層)上的高速成膜層AH(對應第三成膜層)；在高速成膜層AH上形成有歐姆接觸層N+;在歐姆接觸層N+上形成有薄膜晶體管的源極S和漏極D;在薄膜晶體管的源極S和漏極D上形成有鈍化層PV，有源層與鈍化層的接觸處為有源層中的非高速成膜層，形成的液晶顯示面板溝道處的剖面如圖3所示。
[0050]在本發(fā)明的一個實施例中，該有源層包括3個成膜層。在形成該具有3個成膜層的有源層時，具體包括以下幾個步驟:在柵絕緣層上形成第一成膜層;在第一成膜層上形成第二成膜層;在第二成膜層上形成第三成膜層，其中，第一成膜層為低速成膜層，第三成膜層為高速成膜層，第二成膜層的成膜速度介于第一成膜層和第三成膜層的速度之間。具體實現(xiàn)時，只需在CVD沉積的時候，將有源層AS兩步沉積變成三步沉積，刻蝕的時候重新確認刻蝕條件和時間即可，制程較容易實現(xiàn)。
[0051]在本發(fā)明的一個實施例中，有源層與鈍化層的接觸處為有源層的第二成膜層。
[0052]在本發(fā)明的一個實施例中，第一成膜層和第二成膜層的厚度之和設置為有源層整體厚度的1/3。
[0053]雖然本發(fā)明所公開的實施方式如上，但所述的內(nèi)容只是為了便于理解本發(fā)明而采用的實施方式，并非用以限定本發(fā)明。任何本發(fā)明所屬技術領域內(nèi)的技術人員，在不脫離本發(fā)明所公開的精神和范圍的前提下，可以在實施的形式上及細節(jié)上作任何的修改與變化，但本發(fā)明的專利保護范圍，仍須以所附的權利要求書所界定的范圍為準。
【主權項】
1.一種液晶顯示面板，包括薄膜晶體管，其中， 用于連通薄膜晶體管源漏極的有源層由多于2個的成膜層構成，并且有源層與所述面板的鈍化層的接觸處為有源層中的非高速成膜層。2.根據(jù)權利要求1所述的面板，其特征在于，所述有源層包括3個成膜層。3.根據(jù)權利要求2所述的面板，其特征在于，第二成膜層設置于第一成膜層和第三成膜層之間，其中， 第一成膜層為低速成膜層，第三成膜層為高速成膜層，第二成膜層的成膜速度介于第一成膜層的成膜速度和第三成膜層的成膜速度之間。4.根據(jù)權利要求3所述的面板，其特征在于，所述有源層與鈍化層的接觸處為有源層的第二成膜層。5.根據(jù)權利要求3或4所述的面板，其特征在于，所述第一成膜層和所述第二成膜層的厚度之和為所述有源層整體厚度的1/3。6.一種液晶顯示面板制作方法，包括: 在基底上形成柵極； 在柵極上形成柵絕緣層； 在柵絕緣層上形成有源層，其中，所述有源層由多于2個的成膜層構成； 在有源層上形成歐姆接觸層； 在歐姆接觸層上形成薄膜晶體管的源極和漏極； 在薄膜晶體管的源極和漏極上形成有鈍化層，所述有源層與所述鈍化層的接觸處為有源層中的非高速成膜層。7.根據(jù)權利要求6所述的方法，其特征在于，所述有源層包括3個成膜層。8.根據(jù)權利要求7所述的方法，其特征在于，在形成所述有源層時包括: 在柵絕緣層上形成第一成膜層； 在第一成膜層上形成第二成膜層； 在第二成膜層上形成第三成膜層， 其中，所述第一成膜層為低速成膜層，所述第三成膜層為高速成膜層，所述第二成膜層的成膜速度介于第一成膜層的成膜速度和第三成膜層的成膜速度之間。9.根據(jù)權利要求8所述的方法，其特征在于，所述有源層與所述鈍化層的接觸處為有源層的第二成膜層。10.根據(jù)權利要求8或9所述的方法，其特征在于，所述第一成膜層和所述第二成膜層的厚度之和為所述有源層整體厚度的1/3。
【文檔編號】G02F1/1368GK106019752SQ201610613722
【公開日】2016年10月12日
【申請日】2016年7月29日
【發(fā)明人】呂曉文
【申請人】深圳市華星光電技術有限公司