專利名稱：一種帶輸出穩(wěn)定電路的學(xué)習(xí)機(jī)音頻解碼模塊的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及學(xué)習(xí)機(jī)電路領(lǐng)域，具體為一種帶輸出穩(wěn)定電路的學(xué)習(xí)機(jī)音頻解碼模塊。
背景技術(shù)：
學(xué)習(xí)機(jī)是一種電子教學(xué)類產(chǎn)品，在國內(nèi)學(xué)生群體中應(yīng)用廣泛。學(xué)習(xí)機(jī)一般由主控模塊及其外圍的其他電路構(gòu)成，如音頻解碼模塊等?，F(xiàn)有技術(shù)學(xué)習(xí)機(jī)音頻解碼模塊輸出音頻信號時常出現(xiàn)輸出不穩(wěn)定的問題，導(dǎo)致學(xué)習(xí)機(jī)播放的聲音文件音質(zhì)變差。

實(shí)用新型內(nèi)容本實(shí)用新型目的是提供一種帶輸出穩(wěn)定電路的學(xué)習(xí)機(jī)音頻解碼模塊，以解決現(xiàn)有 技術(shù)學(xué)習(xí)機(jī)音頻解碼模塊輸出不穩(wěn)定的問題。為了達(dá)到上述目的，本實(shí)用新型所采用的技術(shù)方案為—種帶輸出穩(wěn)定電路的學(xué)習(xí)機(jī)音頻解碼模塊，其特征在于包括有型號為RKlOOO-S的音頻解碼芯片U11、輸出穩(wěn)定電路部分，音頻解碼芯片Ull的GND引腳接地，音頻解碼芯片Ull的VSSAO、VSSA引腳共接后接地，VMID引腳通過電容Cl 12接地，音頻解碼芯片Ull的VDDA_REF引腳通過電阻R78接入電壓，VDDA_REF引腳還通過電容C80接地，音頻解碼芯片Ull的DAC_REXT引腳通過電阻R86、DAC_VREF引腳通過電容C83分別接地，音頻解碼芯片Ull的DAC_C0MP引腳還通過相互并聯(lián)的電容C86、C110接入供電電壓；所述輸出穩(wěn)定電路包括三路電感L70、L71、L72，其中電感L70 —端接入音頻解碼芯片Ull的CVBS/Y引腳，電感L71 —端接入音頻解碼芯片Ull的Cb引腳，電感L72 —端接入音頻解碼芯片Ull的Cr引腳，且電感L70接入音頻解碼芯片Ull的一端通過相互并聯(lián)的電阻R75和電容C69、電感L71接入音頻解碼芯片Ull的一端通過相互并聯(lián)的電阻R77和電容C72、電感L72接入音頻解碼芯片Ull的一端通過相互并聯(lián)的電阻R80和電容C81分別接地，電感L70兩端之間接有電容C68，電感L71兩端之間接有電容C71，電感L72兩端之間接有電容C78，電感L70、L71、L72各自另一端分別通過導(dǎo)線接入一個耳機(jī)接口 J7，且電感L70另一端通過電容C70、電感L71另一端通過電容C73、電感L72另一端通過電容C117分別接地。本實(shí)用新型在音頻解碼芯片的輸出引腳上接入一個輸出穩(wěn)定電路，利用輸出穩(wěn)定電路中電感、電容與電阻配合使音頻解碼芯片的音頻信號能夠穩(wěn)定輸出。本實(shí)用新型能提高學(xué)習(xí)機(jī)中音頻解碼芯片音頻信號輸出穩(wěn)定性，進(jìn)而提高了學(xué)習(xí)機(jī)的音質(zhì)。

圖I為本實(shí)用新型首頻解碼芯片電路原理圖。圖2為本實(shí)用新型輸出穩(wěn)定電路原理圖。
具體實(shí)施方式
[0009]如圖I、圖2所不。一種帶輸出穩(wěn)定電路的學(xué)習(xí)機(jī)音頻解碼模塊,包括有型號為RKlOOO-S的音頻解碼芯片U11、輸出穩(wěn)定電路部分，音頻解碼芯片Ull的GND引腳接地，音頻解碼芯片Ull的VSSAO、VSSA引腳共接后接地，VMID引腳通過電容Cl 12接地，音頻解碼芯片Ull的VDDA_REF引腳通過電阻R78接入電壓，VDDA_REF引腳還通過電容C80接地，音頻解碼芯片Ull的DAC_REXT引腳通過電阻R86、DAC_VREF引腳通過電容C83分別接地，音頻解碼芯片Ull的DAC_C0MP引腳還通過相互并聯(lián)的電容C86、CllO接入供電電壓；輸出穩(wěn)定電路包括三路電感L70、L71、L72，其中電感L70 —端接入音頻解碼芯片Ull的CVBS/Y引腳，電感L71 —端接入音頻解碼芯片Ull的Cb引腳，電感L72 —端接入音頻解碼芯片Ull的Cr引腳，且電感L70接入音頻解碼芯片Ull的一端通過相互并聯(lián)的電阻R75和電容C69、電感L71接入音頻解碼芯片Ull的一端通過相互并聯(lián)的電阻R77和電容C72、電感L72接入音頻解碼芯片Ull的一端通過相互并聯(lián)的電阻R80和電容C81分別接地，電感L70兩端之間接有電容C68，電感L71兩端之間接有電容C71，電感L72兩端之間接有電容C78，電感L70、L71、L72各自另一端分別通過導(dǎo)線接入一個耳機(jī)接口 J7，且電感L70另一端通過電容 C70、電感L71另一端通過電容C73、電感L72另一端通過電容C117分別接地。
權(quán)利要求1. 一種帶輸出穩(wěn)定電路的學(xué)習(xí)機(jī)音頻解碼模塊，其特征在于包括有型號為RKlOOO-S的音頻解碼芯片U11、輸出穩(wěn)定電路部分，音頻解碼芯片Ull的GND引腳接地，音頻解碼芯片Ull的VSSAO、VSSA引腳共接后接地，VMID引腳通過電容C112接地，音頻解碼芯片Ull的VDDA_REF引腳通過電阻R78接入電壓，VDDA_REF引腳還通過電容C80接地，音頻解碼芯片Ull的DAC_REXT引腳通過電阻R86、DAC_VREF引腳通過電容C83分別接地，音頻解碼芯片Ull的DAC_COMP引腳還通過相互并聯(lián)的電容C86、C110接入供電電壓；所述輸出穩(wěn)定電路包括三路電感L70、L71、L72，其中電感L70 —端接入音頻解碼芯片Ull的CVBS/Y引腳，電感L71 —端接入音頻解碼芯片Ull的Cb引腳，電感L72 —端接入音頻解碼芯片Ull的Cr引腳，且電感L70接入音頻解碼芯片Ull的一端通過相互并聯(lián)的電阻R75和電容C69、電感L71接入音頻解碼芯片Ull的一端通過相互并聯(lián)的電阻R77和電容C72、電感L72接入音頻解碼芯片Ul I的一端通過相互并聯(lián)的電阻R80和電容C81分別接地，電感L70兩端之間接有電容C68，電感L71兩端之間接有電容C71，電感L72兩端之間接有電容C78，電感L70、L71、L72各自另一端分別通過導(dǎo)線接入一個耳機(jī)接口 J7，且電感L70另一端通過電容C70、電感L71另一端通過電容C73、電感L72另一端通過電容C117分別接地。
專利摘要本實(shí)用新型公開了一種帶輸出穩(wěn)定電路的學(xué)習(xí)機(jī)音頻解碼模塊，包括有型號為RK1000-S的音頻解碼芯片U11、音頻解碼芯片U11的輸出引腳上接有輸出穩(wěn)定電路，輸出穩(wěn)定電路包括三路電感L70、L71、L72，每個電感上分別連接有電阻、多個電容，通過輸出穩(wěn)定電路使音頻解碼芯片的音頻信號穩(wěn)定輸出。本實(shí)用新型能提高學(xué)習(xí)機(jī)中音頻解碼芯片音頻信號輸出穩(wěn)定性，進(jìn)而提高了學(xué)習(xí)機(jī)的音質(zhì)。
文檔編號G10L19/00GK202694781SQ201220200969
公開日2013年1月23日 申請日期2012年5月7日 優(yōu)先權(quán)日2012年5月7日
發(fā)明者蔣智謀 申請人:安徽狀元郎電子科技有限公司